README

HDL

3I論理回路

MDテンプレ

```
# プログラム
## main.v
```verilog
真理値表
| a | b | z |
| - | - | - |
| 0 | 0 | 0 |
実行結果
. . .
波形
![波形](./pic/wave.png)
```

## 提出課題

- <u>08</u>
- 08
  09
  10
  11
  12