

MCU1 / J1 / W5500(A1) 接続一覧

英語版 / English version: MCU1_J1_W5500_connections_en.md

KiCad回路図(hardware/W5500_PA_PTT_Control/kicad/w5500-esp32.kicad_sch)のnetlistから抽出した、MCU1(ESP32 DevKitC、参考表示のみ・DNP)・J1(実体のDevKitCソケット)・A1(W5500_Lite)間の対応表。

MCU1は回路図上の参考表示シンボルでDNP(実装しない)。実体はJ1に挿し込むFreenove DevKitC基板のため、SPI信号(CS/SCK/MISO/MOSI)はMCU1側では別ネット名(ラベルのみ)であり、実際の結線はJ1-A1間の直接ワイヤ。

J1は2026-08-30に実機(Freenove ESP32-WROOM-32E DevKitC)の実ピン配列に合わせて2x19(38ピン)から2x20(40ピン)へ修正した。さらに2026-08-31、MCU1もJ1と同じ

project_symbols:ESP32_DevKitC_Socket_40Pシンボルに置き換え、**MCU1のピン番号・信号名はJ1と完全に一致**ようになった(従来はMCU1がESP32-WROOM-32モジュール自体のパッド番号(KiCad標準RF_Module:ESP32-WROOM-32ライブラリ)を使っていたため、J1のソケットピン番号と一致しなかった)。以下の表のピン番号はMCU1・J1共通。

2026-09-30、フットプリントを実物の資料に合わせて2点修正した。 - A1(W5500 Lite)は、USR-ES1データシート(Jinan USR IOT「3.3 Dimensions」)に合わせて、ピン列の間隔を15.24mmから20.32mmへ、7~12番の並びを1~6番と同じくRJ45側から数える順に修正した(従来は7番がRJ45と反対側で、右列の信号が逆につながっていた)。フットプリント名はW5500_Lite_USR-ES1_2x06_P2.54mm_20.32mm。 - J1(DevKitCソケット)は、Freenove公式のピン配置図(部品面から見た図)に合わせて、ピンの並びを上下反転した。1番(5V)・21番(GND)がUSB-C側、20番(3V3)・40番(GND)がアンテナ側になる(従来は鏡像の並びで、5Vが3V3やGNDのピンにつながる配置だった)。

信号	MCU 1/J1 ピン	W550 0(A1) ピン	備考
SPI CS	GPIO 5 (31)	CS (5)	MCU1側は別ネット名(ラベルのみ)、実配線はJ1-A1間
SPI SCK	GPIO 18 (32)	SCK (4)	同上
SPI MISO	GPIO 19 (33)	MISO (12)	同上
SPI MOSI	GPIO 23 (39)	MOSI (3)	同上
W5500 RST	GPIO 21 (35)	RST (11)	3者同一ネット(GPIO制御リセット。ファームウェアで起動時にパルス送出)。R9(10kΩ)で+3V3_Aへプルアップ
POWER(12V電源) 制御	GPIO 26 (11)	—	W5500非接続。ネットラベルはGPIO26_PAだが、実体は12V電源のON/OFF制御（下表参照）
PTT制御	GPIO 27 (10)	—	W5500非接続。ネットラベルはGPIO27_PTT。無線機PTT端子をGND側へ落とす方式（下表参照）
GND	GND (7)	1,2,7	共通GND。J1・MCU1とも他に21~24,34,40にGNDピンがあるが未結線
+5V(+5v 0、 DevKitC 基板給電)	5V (1,2)	—	U2(L7805、+12V→+5V)から供給。MCU1(ESP32モジュール自体)は3.3V駆動のため対応ピンなし。DevKitC基板上的オンボードLDOがこの5VをESP32モジュール用3.3Vへ変換する

+3.3V(E SP32系)	3.3V (3)	—	DevKitC基板のオンボードLDO出力(上記+5Vから生成)。MCU1(ESP32モジュール)のVDDピンへの供給元。J1・MCU1とも他に3.3Vピンが4,5,20にあるが未結線
+3V3_A(W5500 専用)	—	VCC (8,9)	上記と同じ+5v0(U2の出力)をU1(TA48033S、+5V→+3.3V)が受けて生成。ESP32側3.3V(DevKitC基板内蔵LDO経由)とは生成回路が別だが、元の5Vは共通

未使用: A1のINT(6)・NC(10)、J1・MCU1の残りGPIOピン
(GPIO13,GPIO12,GPIO14,GPIO33,GPIO32,
GPIO35,GPIO34,VN,VP,EN,GPIO15,GPIO2,GPIO0,GPIO4,GPIO16,GPIO
17,RX,TX,GPIO22)は今回未接続。

MCU1シンボルは回路図上「参考表示のみ・DNP」であり、実体はJ1に挿さるFreenove DevKitC基板そのものを表す。2026-08-31以降はJ1と同じ
project_symbols: ESP32_DevKitC_Socket_40Pシンボルを使っており、
DevKitC基板自体には無いESP32モジュール固有のフラッシュ用ピン
(SD0～SD3/CMD/CLK等)は表示されない。

ESP32モジュールチップ自体は3.3V駆動で5V入力ピンを持たないため、
+5V系統にMCU1側の対応ピンは存在しない……という制約は旧シンボルの
話であり、現行のDevKitCソケット表示では「5V」ピンも(実際にDevKitC
基板が受電する電源として)表示されるが、本回路では未結線のまま。実際に
+5Vを受電するのはJ1に挿さるFreenove DevKitC基板側であり、基板上の
オンボードLDOでの5V→3.3V変換はこの回路図の範囲外(DevKitC基板内
部)である。

W5500(A1)用の+3V3_Aは、MCU1(DevKitC基板)用の+5Vと**同じ+5v0ネ
ット**(U2=L7805の出力)をU1(TA48033S)がさらに3.3Vへ降圧して生成
する。すなわち12V→5Vへの降圧はU2(L7805)1系統のみで、そこから
MCU1用とW5500用の2方向に分岐する構成(外付けDCDCバックコンバー
タモジュールは使用しない)。

GPIO25(J1・MCU1ピン12)はRev.1.1時点でLNA制御用ネット
(GPIO25_LNA)としてラベル付けされていたが、本表・下表いずれの駆動回路に
も接続されておらず、現行回路では未使用(PA_Power/PTTコントローラの

対象外)。

POWER(12V電源)・PTT 駆動回路の接続詳細

GPIO26・GPIO27はW5500とは独立に、以下の駆動回路経由でJ5(Power)・J6(PTT_ON)へ接続される。

GPI O	経路	部品	備考
GPIO 26 (PO WER)	GPIO26 → R6 → Q1(B)、 R12で GNDへプ ルダウン	R6: 510Ω、R12: 10kΩ、Q1: 2SC1815(NPN)	GPIO26 HIGHでQ1がONし、 Q5のゲートをGND側へ引く。 GPIO26が確定しない間はR12 でQ1をOFFに保つ
↳	Q1(C) → Q5(G)、 R8でプル アップ	R8: 1kΩ(+12Vへプルア ップ、1/2W推奨)、Q5: 2SJ334(PMOS, TO-220、足は1=G・ 2=D・3=S、放熱器付き)	Q1 OFF時はR8でゲートが +12Vにプルアップされ、 Q5(ハイサイドスイッチ)はOFF
↳	Q5(S)=+1 2V、 Q5(D) → J5(Power)	J5: Power出力コネクタ	Q5 ONで+12VがJ5(Power)へ 導通 (旧リレーK3の置き換 え)
GPIO 27 (PTT)	GPIO27 → R7 → Q3(B)	R7: 510Ω、Q3: 2SC1815(NPN)	GPIO27 HIGHでQ3がONする
↳	Q3(C) → J6(PTT_O N)	—	Q3(オープンコレクタ的動 作)ONでJ6(PTT_ON)をGND側 へ落とす (無線機PTT端子への 接続を想定。Q3 OFF時はハイ インピーダンス)

Q1・Q3のエミッタ(pin1)は共通GNDに接続。

電源システムの接続詳細

外部から供給される+12V(13.8V)を起点に、**U2(L7805)**が生成する**+5V(+5v0)**を**MCU1 (DevKitC基板)**と**U1 (TA48033S)**の両方に分岐供給する。12V→5Vへの降圧はU2の1系統のみで、外付けのDCDCバックコンバータモジュールは使用しない。

経路	部品	備考
電源入力: J2(DC_IN_13V8) → +12Vネット	J2: 2ピン (+12V, GND)	外部電源(13.8V)の入力コネクタ
+12V → U2(IN) → U2(OUT)=+5v0	U2: L7805(TO-220、12V→5V)	C3(0.1uF)が+12V-GND間のバイパス
+5v0 → J1(1,2)	—	MCU1 (DevKitC基板)へ供給。基板上の オンボードLDOで3.3Vに変換され ESP32モジュールへ渡る
+5v0 → U1(IN) → U1(OUT)=+3V3_A → A1(VCC)	U1: TA48033S(TO-220、 5V→3.3V)	C1(0.1uF)が+5v0-GND間、C2(0.1uF) が+3V3_A-GND間のバイパス

+5v0(U2の出力)は、J1(MCU1用)とU1(W5500用3.3Vレギュレータの入力)の**共通の供給源**であり、この2つは同一ネットで並列に分岐している点に注意 (Rev.2.0時点では外付けDCDCバックコンバータ用のJ3が別系統として存在したが、2026-08-30のRev.2.1で廃止しU2からの単一系統に統合した)。

関連ファイル

- 回路図: hardware/W5500_PA_PTT_Control/kicad/w5500-esp32.kicad_sch
- SPI配線の簡易表(ESP32 GPIO番号のみ): docs/W5500_PA_PTT_Control_仕様書.md 2.2節
- ファームウェア: hardware/W5500_PA_PTT_Control/W5500_PA_PTT_Control.ino

