

MCU1 / J1 / W5500(A1) 接続一覧

MCU1 / J1 / W5500(A1) 接続一覧

KiCad回路図(hardware/w5500_PA_PTT_Control/kicad/w5500-esp32.kicad_sch)の netlistから抽出した、MCU1(ESP32 DevKitC、参考表示のみ・DNP)・J1(実体のDevKitCソケット)・A1(W5500_Lite)間の対応表。

MCU1は回路図上の参考表示シンボルでDNP(実装しない)。実体はJ1に挿し込む Freenove DevKitC基板のため、SPI信号(CS/SCK/MISO/MOSI)はMCU1側では別ネット名(ラベルのみ)であり、実際の結線はJ1-A1間の直接ワイヤ。

J1は2026-08-30に実機(Freenove ESP32-WROOM-32E DevKitC)の実ピン配列に合わせて 2x19(38ピン)から2x20(40ピン)へ修正した。さらに2026-08-31、MCU1もJ1と同じ project_symbols:ESP32_DevKitC_Socket_40Pシンボルに置き換え、**MCU1**のピン番号・信号名は**J1**と完全に一致するようになった(従来はMCU1がESP32-WROOM-32モジュール 自体のパッド番号(KiCad標準RF_Module:ESP32-WROOM-32ライブラリ)を使っていたため、J1のソケットピン番号と一致しなかった)。以下の表のピン番号はMCU1・J1共通。

信号	MCU1/J1ピン	W5500(A1)ピン	備考
SPI CS	GPI05 (31)	CS (5)	MCU1側は別ネット名(ラベルのみ)、実配線はJ1-A1間
SPI SCK	GPI018 (32)	SCK (4)	同上
SPI MISO	GPI019 (33)	MISO (12)	同上
SPI MOSI	GPI023 (39)	MOSI (3)	同上

W5500 RST	GPIO21 (35)	RST (11)	3者同一ネット (GPIO制御リセ ット。ファーム ウェアで起動時 にパルス送出)
POWER(12V電 源)制御	GPIO26 (11)	—	W5500非接続。 ネットラベルは GPIO26_PAだ が、実体は12V 電源のON/OFF 制御（下表参 照）
PTT制御	GPIO27 (10)	—	W5500非接続。 ネットラベルは GPIO27_PTT。 無線機PTT端子 をGND側へ落と す方式（下表参 照）
GND	GND (7)	1,2,7	共通GND。J1・ MCU1とも他に 21～24,34,40に GNDピンがある が未結線

+5V(+5v0、 DevKitC基板給 電)	5V (1,2)	—	U2(L7805、+12 V→+5V)から供 給。 MCU1(ESP32モ ジュール自体)は 3.3V駆動のため 対応ピンなし。 DevKitC基板上の オンボードLDO がこの5Vを ESP32モジュ ール用3.3Vへ変換 する
+3.3V(ESP32系)	3.3V (3)	—	DevKitC基板のオ ンボードLDO出 力(上記+5Vから 生成)。 MCU1(ESP32モ ジュール)のVDD ピンへの供給 元。J1・MCU1と も他に3.3Vピン が4,5,20にある が未結線

+3V3_A(W5500 専用)	—	VCC (8,9)	上記と同じ +5v0(U2の出力) を U1(TA48033S、 +5V→+3.3V)が受 けて生成。 ESP32側 3.3V(DevKitC基 板内蔵LDO経由) とは生成回路が 別だが、元の5V は共通
---------------------	---	-----------	--

未使用: A1のINT(6)・NC(10)、J1・MCU1の残りGPIOピン
(GPIO13,GPIO12,GPIO14,GPIO33,GPIO32,
GPIO35,GPIO34,VN,VP,EN,GPIO15,GPIO2,GPIO0,GPIO4,GPIO16,GPIO17,RX,TX,GPIO22)は 今
回未接続。

MCU1シンボルは回路図上「参考表示のみ・DNP」であり、実体はJ1に挿さる
Freenove DevKitC基板そのものを表す。2026-08-31以降はJ1と同じ
project_symbols: ESP32_DevKitC_Socket_40Pシンボルを使っており、
DevKitC基板自体には無いESP32 モジュール固有のフラッシュ用ピン(SD0～
SD3/CMD/CLK等)は表示されない。

ESP32モジュールチップ自体は3.3V駆動で5V入力ピンを持たないため、+5V系
統に MCU1側の対応ピンは存在しない.....という制約は旧シンボルの話であ
り、現行の DevKitCソケット表示では「5V」ピンも(実際にDevKitC基板が受電
する電源として)表示されるが、本回路では未結線のまま。実際に+5Vを受電
するのはJ1に挿さる Freenove DevKitC基板側であり、基板上のオンボードLDO
での5V→3.3V変換は この回路図の範囲外 (DevKitC基板内部) である。

W5500(A1)用の+3V3_Aは、MCU1(DevKitC基板)用の+5Vと同じ**+5v0**ネット（U2=L7805の出力）をU1(TA48033S)がさらに3.3Vへ降圧して生成する。すなわち12V→5Vへの降圧はU2(L7805)1系統のみで、そこからMCU1用とW5500用の2方向に分岐する構成（外付けDCDCバックコンバータモジュールは使用しない）。

GPIO25(J1・MCU1ピン12)はRev.1.1時点でLNA制御用ネット(GPIO25_LNA)としてラベル付けされていたが、本表・下表いずれの駆動回路にも接続されておらず、現行回路では未使用（PA_Power/PTTコントローラの対象外）。

POWER(12V電源)・PTT 駆動回路の接続詳細

GPIO26・GPIO27はW5500とは独立に、以下の駆動回路経由でJ5(Power)・J6(PTT_ON)へ接続される。

GPIO	経路	部品	備考
GPIO26 (POWER)	GPIO26 → R6 → Q1(B)	R6: 510Ω、Q1: 2SC1815(NPN)	GPIO26 HIGHでQ1がONし、Q5のゲートをGND側へ引く
↳	Q1(C) → Q5(G)、R8でプルアップ	R8: 10kΩ(+12Vへプルアップ)、Q5: 2SJ334(PMOS, TO-220)	Q1 OFF時はR8でゲートが+12Vにプルアップされ、Q5(ハイスайдスイッチ)はOFF
↳	Q5(S)=+12V、Q5(D) → J5(Power)	J5: Power出力コネクタ	Q5 ONで+12VがJ5(Power)へ導通（旧リレーK3の置き換え）

GPI027 (PTT)	GPI027 → R7 → Q3(B)	R7: 510Ω、Q3: 2SC1815(NPN)	GPI027 HIGHで Q3がONする
↳	Q3(C) → J6(PTT_ON)	—	Q3(オープンコレクタ的動作)ONで J6(PTT_ON)を GND側へ落とす (無線機PTT端子への接続を想定。Q3 OFF時はハイインピーダンス)

Q1・Q3のエミッタ(pin1)は共通GNDに接続。

電源システムの接続詳細

外部から供給される+12V(13.8V)を起点に、**U2(L7805)**が生成する**+5V(+5v0)**を**MCU1(DevKitC基板)**と**U1(TA48033S)**の両方に分岐供給する。12V→5Vへの降圧はU2の1系統のみで、外付けのDCDCバックコンバータモジュールは使用しない。

経路	部品	備考
電源入力: J2(DC_IN_13V8) → +12Vネット	J2: 2ピン(+12V, GND)	外部電源(13.8V)の入力コネクタ
+12V → U2(IN) → U2(OUT)=+5v0	U2: L7805(TO-220、12V→5V)	C3(0.1uF)が+12V-GND間のバイパス

+5v0 → J1(1,2)	—	MCU1(DevKitC基板)へ供給。基板上のオンボードLD0で3.3Vに変換されESP32モジュールへ渡る
+5v0 → U1(IN) → U1(OUT)=+3v3_A → A1(VCC)	U1: TA48033S(TO-220、5V→3.3V)	C1(0.1uF)が+5v0-GND間、C2(0.1uF)が+3v3_A-GND間のバイパス

+5v0(U2の出力)は、J1(MCU1用)とU1(W5500用3.3Vレギュレータの入力)の共通の供給源であり、この2つは同一ネットで並列に分岐している点に注意（Rev.2.0時点では外付けDCDCバックコンバータ用のJ3が別系統として存在したが、2026-08-30の Rev.2.1で廃止しU2からの単一系統に統合した）。

関連ファイル

- 回路図: hardware/W5500_PA_PTT_Control/kicad/w5500-esp32.kicad_sch
- SPI配線の簡易表(ESP32 GPIO番号のみ): docs/W5500_PA_PTT_Control_仕様書.md 2.2節
- ファームウェア: hardware/W5500_PA_PTT_Control/W5500_PA_PTT_Control.ino