CA Lab3 Report

Modules Explanation

這份報告是從 lab1, 2 沿用的,因此有些 module 只說明增加或修改之處。

Adder_32

This module simply assigns the sum of two input a, b to output c, which is rather trivial given that the addition of vector is built-in in Verilog.

ALU_Control

Inputs & outputs:

```
input [1:0] ALUOp;
input [6:0] funct7;
input [2:0] funct3;

output reg [2:0] ALUctl;
```

The ALUOP indicates whether the output ALUCt1 depends on the instruction. More specificly, in my implementation, I set ALUOP = 11 when the operation type is decided by both funct3 and funct7 (R-type), while in the I-type case I set ALUOP = 10, meaning that the operation is decided only by funct3.

The output ALUCtl represents the operation type of current instruction, as the following:

ALUctl	Operation	ALUOp	funct3	funct7
0	and	11	111	0
1	xor	11	100	0
2	sll	11	001	0
3	add	11	000	0
3	add	10	000	N.A.
4	sub	11	000	32
5	mul	11	000	1
6	sra	10	101	N.A.

I implemented this logic by several case syntax. I belive there should be some technique to transform this into some logic gates, but I have no background in logic design. ••

LAB 2 修改部分:

如果是 lw 或 sw · 則運算必為加法;而 beq 時因為直接在 ID 進行判斷,所以 ALU 運算類型是 don't care。因此在 sequential logic 中透過對應的 ALUOp 來給出 ALUctl。

L_AB3

beq 對應的運算修改為 sub 。

ALU

Inputs & outputs:

```
input [2:0] ctl;
input signed [31:0]op1, op2;
output reg [31:0] res;
```

In this module we calculate the result by executing corresponding operation of current instruction. All the operations are built-in in Verilog. Note that we have to label op1, op2 as signed to get the correct results.

Furthermore, since we get a 32-bit op2 even when that operand is actually a 5-bits immediate (that is, the srai case), we take only op2[4:0] into account when executing **shift right** operation.

Control

Inputs & outputs:

```
input [6:0] opcode;
output reg [1:0] ALUOp;
output reg ALUSrc;
output reg RegWrite;
```

The outputs will be set according to opcode:

Opcode	ALUOp	ALUSrc	RegWrite
0110011 (R-type)	11	0	1
0010011 (I-type)	10	1	1

I also implement this part with case, for readability.

LAB 2 修改部分:

- 1. 新增 NoOp ,當它為 1 時就將所有 signal 設為 0,使得 effectively 下一輪的 EX 和下下一輪的 MEM、下下下一輪 的 WB 被 stalled。
- 2. 新增 lw 、 sw 和 beq 對應的 signal。

MUX32

Inputs & outputs:

```
input swt;
input [31:0] in0, in1;
output reg [31:0] res;
```

The logic in this module is very easy: res = in0 when swt == 0 and res = in1 otherwise.

MUX32_2

二維版本的 MUX, 簡易的判斷。

Imme Gen

基於 opcode 來使用 instruction 不同部分生成 immediate。如果時間夠的話還有一些優化空間,例如:

- IR[30:25] 永遠是 imme[10:5]
- IR[11:8] 在 sw 和 beq 時都對應到 imme[4:1]

Sign_Extend

Take the highest bit of input. Duplicate it by 20 times. Then combine this extension and original input into the output. Done.

Forwarding Unit & Hazard Detection Unit

這兩個部份的邏輯基本上就是照著 lecture slide 和 spec 寫 的,暫且略過。

Branch Predictor

使用一個 [1:0] 的 register 作為狀態,在 update_i == True 時,根據 result_i 來更新狀態。而 result_i 代表前一個 branch (現在已經跑到 EX)的實際結果。

Branch Handler

這是我自己加的 module,主要工作為根據 IF/ID、ID/EX 及 Predict 來決定

- 下一個 PC
- IF_ID.Flush
- ID EX.Flush

內部的邏輯如下:

- 當 EX.Branch == True 且 EX.Predict 和 EX.Zero 不同,代表預測錯誤;因此需要 flush 掉 IF 和 ID,再根據 ID EX 計算新的 PC 值。
- 其次 ID.Branch == True 時,依據 Predict 來判斷 PC。
 此時 ID 不需要被 flush,而 IF 是否要 flush 取決於
 Predict 是否為真。

CPU

可以把使用 pipeline 的 CPU 想成由 IF, ID, EX, MEM, WB、 Hazard_Detection 及 Forwarding_Unit 這些 module 所構成的。

對於每一個 pipeline stage,會需要從上一個 stage 紀錄一 些資訊 (ex. Rd, ALUout) 或是訊號,並且產生出新的資訊 (ex. ALUout)。 Pipeline registers 的工作就是將這些資訊 在每個 clk 更新到下一個 stage。

在每一個 stage 內部就是將各個 module 依據 interface 接好 對應的訊號。

比較特別之處在於:

• Stall 的機制:

Hazard_Detection 從 EX 和 ID 判斷需要 stall 時,除了發送 NoOp 讓 Control 發出無效的訊號,也發送訊號讓 PC 及 IF/ID 在下一輪不會被改變。

Difficulties Encountered and Solutions in This Lab

這次因為沒有圖可以參(照)考(抄),所以需要先仔細想一下線要怎麼接 QQ

Development Environment

Using iverilog in Win 11.