
Quartus 5


Μύρων Κουφόπουλος 4398 Χρήστος Καραγιαννίδης 4375




Σχεδίαση Καταχωρητή

```
Reg5.vhd
                                                   Compilation Report - Flow Sumr
           library IEEE;
       1
            use IEEE.std logic 1164.all;
          ■entity Reg5 is
                generic (n: integer:=4);
port(
                    D IN: in std logic vector (n-1 downto 0);
                    SI, CLK, RST, SLOAD, ENABLE :in std logic;
                   SO: out std logic;
      10
                   D OUT: out std logic vector (n-1 downto 0));
      11
          end Req5;
      12
      13
         ■architecture RTL of Reg5 is
         signal F: std logic vector (n-1 downto 0);
      14
      15
          ■begin
          ■p0: process(RST, CLK)
      17
                if (RST='1') then F <= (n-1 downto 0 => '0');
      18
                elsif (CLK'event and CLK='1') then
      19 ■
                 if (ENABLE='1') then
      20 ■
      21 

                        if( SLOAD ='0') then F <= D IN;
      22
                        else F <= SI & F(n-1 downto 1);
                       end if;
      23
                  end if;
      24
                end if;
      26 end process;
         D OUT <= F;
      28
            so <= F(0);
          mend RTL;
```






Μέχρι τα πρώτα 30 ns δεν έχουμε κάποια αλλαγή στο κύκλωμα αφού έχουμε το Rst στην μονάδα για να **αρχικοποίησει** το κύκλωμα μας στο '0000' από εκεί και μετά παραμένει στο 0.


Από τα 30 ns - 160 ns το SLOAD είναι στο 0 οπότε ο καταχωρητής κάνει παράλληλη φόρτωση που το παρατηρούμε στο D_OUT. Ωστόσο στην γραμμική περίοδο 90-120 ns, το ENABLE είναι στο 0 οπότε το κύκλωμα αγνοεί την θετική ακμή του ρολογιού στα 100 ns και η παράλληλη φόρτωση της τιμής '0111' δεν γίνεται μέχρι τα 140 ns.

Από τα 160 ns και μετά το SLOAD είναι μόνιμα στο 1 οπότε γίνεται **σειριακή φόρτωση** του 0 ή του 1 αναλόγως με την τιμή του SI (π.χ. στα 180 ns έχουμε το SLOAD = 1 και το SI = 1 και έχουμε θετική ακμή ρολογιού άρα το '0111' θα γίνει '1011'.

Σχεδίαση Αθροιστή

```
Q5_Adder.vhd
                                                                         🔁 Qua
             library ieee;
             use ieee std logic 1164 ALL;
            use ieee std logic arith ALL;
            use ieee.std logic unsigned.ALL;
           ENTITY Q5 Adder IS
                 generic (n: integer :=4);
*
                 PORT
Ę
       10
                    CTRL : IN STD LOGIC;
1
                    A, B : IN STD LOGIC VECTOR (n-1 DOWNTO 0);
%
                          : OUT STD LOGIC VECTOR (n-1 DOWNTO 0);
                     COUT : OUT STD LOGIC);
       13
       14
             END Q5 Adder;
       15
       16
           ARCHITECTURE RTL OF Q5 Adder IS
                 Signal Interm : STD LOGIC VECTOR(n DOWNTO 0);
      17
           ■ BEGIN
       19
20
           ■p0: process(A, B, CTRL)
       21
           BEGIN
                if (CTRL='0') then Interm<= ('0' & B);
                else Interm<=('0' & A)+('0' & B);
ab/
       24
                end if;
       25 end process;
       26
             F<=Interm(n-1 DOWNTO 0);
             COUT<= Interm(n);
             END RTL;
2
```








Q5_Adder.vhd


	Slack	Required P2P Time	 	al P2P Tim	ne I	From	То	
	N/A	None	14.12	6 ns	E	3[2]	F[3]	
	N/A	None	14.04	6 ns	- 4	4[2]	F[3]	
	N/A	None	13.27	7 ns	E	3[2]	F[2]	
	N/A	None	13.20	0 ns	- 4	4[2]	F[2]	
	N/A	None	13.08	7 ns	1	4[1]	F[3]	
	N/A	None	12.98	4 ns	1	4[0]	F[3]	
	N/A	None	12.89	1 ns	E	3[0]	F[3]	
	N/A	None	12.84	4 ns	E	3[1]	F[3]	
	N/A	None	12.55	i3 ns	1	4[1]	F[2]	
0	N/A	None	12.45	0 ns		4[0]	F[2]	
1	N/A	None	12.35	7 ns	E	3[0]	F[2]	
2	N/A	None	12.31	7 ns	- 4	4[3]	F[3]	
3	N/A	None	12.31	0 ns	E	3[1]	F[2]	
4	N/A	None	12.26	0 ns	E	3[2]	COUT	
5	N/A	None	12.18	0 ns	- 4	4[2]	COUT	
6	N/A	None	11.71	6 ns	- 4	4[0]	F[0]	
7	N/A	None	11.62	7 ns	E	3[0]	F[0]	
8	N/A	None	11.22	1 ns		4[1]	COUT	
9	N/A	None	11.11	8 ns	-	4[0]	COUT	
0	N/A	None	11.02	5 ns		3[0]	COUT	
1	N/A	None	10.97	'8 ns	E	3[1]	COUT	
2	N/A	None	10.81	9 ns	- 4	4[0]	F[1]	
3	N/A	None	10.76	7 ns	-	4[3]	COUT	
4	N/A	None	10.72	'6 ns		3[0]	F[1]	
5	N/A	None	10.60	17 ns	-	4[1]	F[1]	
6	N/A	None	10.36	3 ns	E	3[1]	F[1]	
7	N/A	None	8.607	ns	E	3[3]	F[3]	
8	N/A	None	7.776	ns		CTRL		
9	N/A	None	7.348	ns	- 0	CTRL		
0	N/A	None	7.274	ns		CTRL		
1	N/A	None	7.056	ns	-	3[3]	COUT	
2	N/A	None	6.152	ns	-	CTRL	COUT	
3	N/A	None	5.925	ins	1	CTRL	F[1]	

Η καθυστέρηση του αθροιστή είναι 14.126 ns

Σχεδίαση Μονάδας Ελέγχου



end ControlLGC;



Η κάθε διακεκομμένη γραμμή είναι 40 ns.

Στα πρώτα 20 ns το Rst βρίσκεται στην μονάδα οπότε αρχικοποιείται το κύκλωμα μας.

Το SL_C βρίσκεται πάντα στο '0' γιατί δεν θέλουμε να κάνουμε ολίσθηση τον καταχωρητή C του κρατουμένου.

Ένας κύκλος του ρολογιού είναι 100 ns.

Μέχρι τα 760 ns το κύκλωμα βρίσκεται στην κατάσταση load όπου η μεταβλητή count πηγαίνει από το '0000' μέχρι το '0111' δηλαδή το 2n-1. Όπου και αλλάζει το state σε mult. Παράλληλα τα EN_A,EN_B,SL_A και SL_B παίρνουν την τιμή '1' όπως προβλέπεται από τις αντίστοιχες εντολές (π.χ. EN_A<='1' when state=LOAD else '0';). [παρατηρούμε ότι και το SL_H παίρνει την τιμή '1' όμως αυτό γίνεται λόγο του ότι το m_state='0' το οποίο δεν μας επηρεάζει αυτή την στιγμή καθώς δεν βρισκόμαστε στο stage MULT]

Από το 760-1560 ns βρισκόμαστε στο state.MULT.

Όσο βρισκόμαστε στο state.MULT η τιμή του m_state και οι αλλαγές της καθορίζουν τις τιμές των υπόλοιπων εξόδων.

Όταν το m_state= '1' : EN_C= '1' και EN_H= '1' και οι υπόλοιποι έξοδοι στο '0' Όταν το m state= '0' : EN B='1', SL B='1', EN H='1', SL H='1' ,EN L= '1'

,SL_L='1' και οι υπόλοιποι έξοδοι στο '0'.

Κάθε φορά που το m_state πάει από '0' σε '1' η τιμή του count αυξάνεται κατά 1 όσο βρισκόμαστε state. MULT (στο 1560 ns σταματάει η αύξηση αυτή γιατί μπαίνουμε στο state. hold).

Παρατηρούμε ότι αυτό το μοτίβο επαναλαμβάνεται σε κάθε θετική ακμή του ρολογιού όσο βρισκόμαστε state.MULT.

Από τα 1560 ns εώς το Rst='1' βρισκόμαστε στο state.hold.

Όσο είμαστε στο state.hold όλες οι τιμές εξόδου είναι '0' (when HOLD => null;).


Σχεδίαση Πολλαπλασιαστή

Εισαγωγή δεδομένων σε κάθε κελί της ROM.

Τα 0,1,2,3 τα αφήνουμε 00 θα βάλουμε τις εισόδους μας σε αυτά.

Στα υπόλοιπα βάζουμε τον αριθμό 20 για να έχουν κενό χαρακτήρα.

Washington Multiplier.vhd												
Addr	+0	+1	+2	+3	+4	+5	+6	+7				
0	00	00	00	00	00	20	20	20				
8	20	20	20	20	20	20	20	20				
16	20	20	20	20	20	20	20	20				
24	20	20	20	20	20	20	20	20				






{}

```
library IEEE;
      use IEEE.std logic 1164.all;
      use ieee.std logic arith.ALL;
      use ieee.std_logic_unsigned.ALL;
     entity Multiplier is
          generic (n: integer :=4);
          port (
              Rst, CLK, SI : in std logic;
10
              Low, High : out std_logic_vector (n-1 downto 0);
              uOutA, uOutB, uOutC : out std logic vector (n-1 downto 0));
12
      end Multiplier;
13
     architecture Multip of Multiplier is
15
16
          component CtrlLogic
17
              generic ( n: integer := 4 );
18
              port ( Rst, CLK : in std_logic;
19
                  SL A, SL B, SL H, SL L, SL C : out std logic;
20
                  EN A, EN B, EN H, EN L, EN C : out std logic );
21
          end component;
          component Q5 Adder
23
              generic (n: integer :=4);
24
              port ( CTRL : in std logic;
25
                  A, B : in std logic vector (n-1 downto 0);
                  F : out std logic vector (n-1 downto 0);
                  COUT : out std logic );
28
          end component;
29
          component Reg5
30
              generic (n: integer:=4);
31
              port ( D IN: in std logic vector (n-1 downto 0);
                   SI, CLK, RST, SLOAD, ENABLE: in std logic;
                  SO: out std logic;
34
                  D OUT: out std logic vector (n-1 downto 0));
35
          signal SL_A, EN_A, SO_A, SL_B, EN_B, SO_B, SL_C, EN_C, SO_C : std_logic;
          signal SL H, EN H, SO H, SL L, EN L, SO L : std logic;
          signal A,B,F ADD, H: std logic vector(n-1 downto 0);
39
          signal C, COUT :std logic vector (0 downto 0);
40
41
          begin
42
          uA: Reg5 generic map(n=>4)
43
              port map(D IN=>(n-1 downto 0=>'0'), SI=>SI, CLK=>CLK, RST=>RST, SLOAD=> SL A,
                  ENABLE=>EN A, SO=>SO A, D OUT=>A);
45
          uB: Reg5 generic map(n=>4)
46
              port map(D_IN=>(n-1 downto 0=>'0'), SI=>SO_A, CLK=>CLK, RST=>RST, SLOAD=>SL_B,
47
                   ENABLE=>EN B, SO=>SO B, D OUT=>B);
           uAdder: Q5_Adder generic map (n=>4)
48
49
              port map (CTRL=>B(0), A=>A, B=>H, F=>F_ADD, COUT=>COUT(0));
50
51
                  port map (D IN=>COUT, SI=>'0', CLK=>CLK, RST=>RST, SLOAD=>SL C, ENABLE=>EN C,
52
                       SO=>SO C, D OUT=>C);
53
           uH: Reg5 generic map (n=>4)
54
              port map(D_IN=>F_ADD, SI=>SO_C, CLK=>CLK, RST=>RST, SLOAD=>SL_H, ENABLE=>EN_H,
55
                  SO=>SO H, D OUT=>H);
           uL: Reg5 generic map(n=>4)
57
              port map(D IN=>(n-1 downto 0=>'0'), SI=>SO H, CLK=>CLK, RST=>RST, SLOAD=>SL L,
58
                  ENABLE=>EN L, SO=>SO L, D OUT=>Low);
59
          uCTRL:CtrlLogic generic map(n=>4)
              port map(Rst=>RST, CLK=>CLK, SL_A=>SL_A, SL_B=>SL_B, SL_H=>SL_H, SL_L=>SL_L,
60
61
                  SL C=>SL C, EN A=>EN A, EN B=>EN B, EN H=>EN H, EN L=>EN L, EN C=>EN C);
62
          High<=H;
          uOutA<= A;
64
          uOutB<= B;
65
          uOutC<= "000" & C;
      end Multip;
```


Στο κώδικα έχουν προστεθεί 3 δικές μας έξοδοι καθώς μας ζητείται στην υλοποίηση του πολλαπλασιαστή να απεικονίσουμε τα περιεχόμενα των καταχωρητών uA,uB,Uc.



Στο CLK θα βάλουμε not γιατί όταν πιέζουμε τα pushbutton θέλουμε να λαμβάνει χώρα η θετική ακμή.

Αυτή η διαφοροποίηση υπάρχει γιατί δεν χρειαζόμαστε την τιμή του low κάπου αλλού εκτός από το τελικό αποτέλεσμα δεν επηρεάζει το τελικό αποτέλεσμα σε κάθε κύκλο του ρολογιού.

Αντίθετα η τιμή της HIGH μας είναι απαραίτητη σε κάθε κύκλο του ρολογιού καθώς επηρεάζει τον πολλαπλασιασμό.



Σειριακή Ανάθεση Τιμών

Η κάθε διακεκομμένη γραμμή στο παραπάνω vector waveform είναι 10 ns.

Το Rst='1' για τα πρώτα 20 ns για να αρχικοποιήσει τις τιμές.

Σε κάθε θετικό κύκλο του ρολογιού φορτώνεται ως MSB(most significant bit) του καταχωρητή Α η τιμή του SI και όλα τα υπόλοιπα ψηφία του πηγαίνουν μία θέση δεξιά κάνοντας το LSB του Α, MSB του Β(πχ 0001 0000 -> 0000 1000).

Σύμφωνα με τα παραπάνω κατά την σειριακή ανάθεση τιμής η τιμή που θα εισαχθεί στο πρώτο θετικό χτύπο του ρολογιού(από το SI στο καταχωρητή A) θα είναι και η πρώτη τιμή που θα φτάσει στο LSB του καταχωρητή B μετά από 8 κύκλους του ρολογιού.

Εμείς θέλουμε να εισάγουμε A=7(0111) και B=5(0101) οπότε οι αριθμοί θα πρέπει να εισαχθούν με την σειρά 1,0,1,0,1,1,1,0 σε κάθε διαδοχική θετική ακμή του ρολογιού(το SI βρίσκεται στις αντίστοιχες τιμές στις χρονικές στιγμές 50,150,250,350,450,550,650,750 ns)

Οπότε οι καταχωρητές Α και Β θα έχουν τις ζητόύμενες τιμές την χρονική περίοδο 750-950 ns.

Το αποτέλεσμα του πολλαπλασιασμού 7*5=35(00100011) εμφανίζεται στους καταχωρητές High='0010' και Low='0011' μετά την χρονική στιγμή 1550 ns. Αυτό συμβαίνει μετά από 2n θετικές ακμές του ρολογιού από την στιγμή που φορτώθηκαν οι τιμές των καταχωρητών A='0111' και B='0101'. (όπου n=4 άρα 8 θετικές ακμές), οι οποίες είναι 850,950,1050,1150,1250,1350,1450,1550 ns

Το κρατούμενο C παραμένει '0' καθόλη την διάρκεια της εκτέλεσης αφού καμία φορά το αποτέλεσμα μας δεν θα έχει υπερχείλιση (υπάρχουν άλλες αρχικές τιμές των καταχωρητών A και B όπου θα έκαναν το C='1').

Το uCtrl|Count μετράει από το 0-7όταν βρισκόμαστε στο state.load στα 750 ns θα σταματήσει το state.load και θα ξεκινήσει το state.mult. Όπου τα uCtrl|Count και uCtrl|m_state αλλάζουν με βάση όσα αναφέραμε στο Control Unit.

