

基于 PODEM 的电路快速故障诊断系统设计与实现^{*}

刘 可^{1,2} 吕伟栋² 欧庆于² 周学广²

(1. 92723 部队 北京 100841)(2. 海军工程大学信息安全系 武汉 430033)

摘 要 随着数字电路集成度越来越高,电路测试已成为数字电路故障诊断的一个重要研究课题。论文针对数字电路故障检测的自动测试向量生成算法进行研究,提出了基于 PODEM 算法的数字电路确定性测试生成算法,完成了某专用故障诊断系统的设计与实现。

关键词 PODEM; 快速故障诊断; 内建自测试; 初级输入; 初级输出

中图分类号 TP399 **DOI**:10.3969/j.issn.1672-9722.2016.09.019

A Circuit Fast Fault Diagnosis System Based on PODEM

LIU Ke^{1,2} LV Weidong² OU Qingyu² ZHOU Xueguang²

(1. No. 92723 Troops of PLA, Beijing 100841)

(2. Department of Information Security, Naval University of Engineering, Wuhan 430033)

Abstract This paper deeply studies the fault models of digital circuits and proposes a combined implementation of Built-In SelfTestmode, BIST for short, on the basis of which a new implementation of Path Oriented DEcision Making is proposed, shorter form PODEM. In addition, this paper also studies the generation of test vector algorithm, and a fault diagnosis system for special purpose equipment is designed and implemented based on the research, which wins the 2nd prize in a province level.

Key Words PODEM, fast fault diagnosis, BIST, primary input(PI), primary out(PO)

Class Number TP399

1 引言

随着科技的进步,尤其是数字电路的工艺技术飞速发展,集成电路的复杂度也随之提高,而这种趋势则不可避免地增加了电路测试的难度,进而增加了设计的费用与时间。如今的电路设计中,测试已经成为了非常重要的一环。

故障检测和定位是测试的核心,数字电路的测试从小到大可分为门级、芯片级、板级和系统级。但是,测试成本与芯片规模呈指数关系,芯片的主频和引脚增加时,成本会成指数型增长。为了解决此类问题,学者们提出了许多方案:早在 1966 年

Roth 等就首次提出了 D 算法,采用多维敏化思想,但还是存在许多缺陷^[1];1981 年 Goel 在 D 算法的基础上提出了 PODEM(Path Oriented DEcision Making)算法并做出了改进^[2];Rozkovec M 等提出了一种面向功能的循环测试方法,该方法能够在不明显增加资源开销的情况下完成测试,但存在测试向量对于基于 FPGA 实现的电路故障覆盖率较低的问题^[3];Nazar G L 等提出了一片双模冗余方法,可以通过两份输出进行比较实现在线的故障检测,但是存在引起较大的额外面积开销的问题^[4];文献提出了无回溯并行多路径搜索测试向量生成算法^[5];算法是一种公认的成熟有效的针对组合门

^{*} 收稿日期:2016 年 3 月 11 日,修回日期:2016 年 4 月 25 日

基金项目:国家社会科学基金军事学项目(编号:14GJ003-152)资助。

作者简介:刘可,男,硕士,高级工程师,硕士生导师,研究方向:信息保密工程与管理。吕伟栋,男,硕士研究生,研究方向:计算机技术与信息安全。欧庆于,男,硕士,副教授,硕士生导师,研究方向:密码硬件分析。周学广,男,博士,教授,博士生导师,研究方向:信息内容安全、密码防御。

电路的结构化测试算法^[6];国内韩银和提出了一种电路测试压缩方法,并使用一些自组装的大电路和工业界电路对该方法进行了验证^[7];邓禹丹在对 PODEM 算法进行深入研究的基础上,开发了一个基于 Windows 的数字电路测试生成平台。这些研究都为该领域的发展做出了很大的贡献。

本文针对数字电路故障检测的自动测试向量生成算法进行研究,提出了基于 PODEM 算法的数字电路确定性测试生成算法,完成了某舰载专用故障诊断系统的设计与实现。

2 确定性测试生成算法 PODEM

本节主要包括内建自测试(Built-In SelfTest, BIST)、测试激励矢量生成算法和确定性测试生成算法 PODEM 三部分工作。

2.1 内建自测试

内建自测试,就是系统通过某种方法对自己本身进行配置和测试。该方法具有周期短、容易实现、故障覆盖率较高等优点,随着集成电路复杂度逐渐提高,BIST 正受到越来越多人的关注。

芯片或电路系统在进行 BIST 测试时,一般要有测试图形生成电路、被测电路、数据压缩电路等,测试生成电路主要生成测试图形,然后通过时钟加载到被测电路,数据压缩电路主要完成压缩测试响应数据的工作,这样做的目的是为了降低数据使用空间,比较电路主要是输入信号和参考信号的比较,并对结果进行判断。

生成测试图形和处理测试响应是 BIST 主要完成的两大工作,测试图形的生成有多种方法,这里根据系统需要,选择确定性测试与随机性测试相结合的方法。

2.2 测试激励矢量生成算法

测试激励矢量生成算法是自动生成电路测试激励矢量序列,它们通过计算机或其他工具采用通用生成算法实现。Goel 指出:生成算法运算时间与电路门数的平方成比例,也就是说,电路规模为 n ,则运算时间为 n^2 。用算法复杂性观点来分析,生成问题是非线性多项式复杂度难题,也就是说,在线性时间里无法解决这个问题。因此,如何在短时间内获取一个有效的测试激励矢量仍然是一个难题。

在对 PCB 板级电路进行仿真前,要建立可以被识别的电路模型。电路中的故障一般分为网络故障和激励施加故障两大类。网络故障又包括开路故障和短路故障。激励施加故障包括转换故障

和固定故障。开短路故障顾名思义就是由于节点网络的开短路所造成的故障。转换故障是指激励施加不能使“0”、“1”转换。固定逻辑故障则是指由于某种网络缺陷使得电路中的线路不受输入的控制,总是固定在“0”或“1”,开路故障可以等价为 S-A-1(stuck-at-1)或 S-A-0(stuck-at-0)的固定逻辑故障。

电路级数可作为参考值用来计算可操作性和可观测性。在电路节点输入端和输出端之间的级数是初级输入(Primary Input, PI)到初级输出(Primary Output, PO)之间的通路,从 PI 到其他电路节点取其中最长的一条。从 PI 到 PO 的级数标记采用测试激励矢量生成算法实现,具体算法如下所示:

算法名称:测试激励矢量生成算法

算法输入:空的初级输入队列和初级输出队列;

算法输出:已填的 PI 和 PO;

1. 标记所有 PI 为 0;
2. 按下列条件扇出所有项:
 - 2.1 PI 标记为 0 的电路连接;
 - 2.2 增加扇出驱动逻辑模块到 PI 队列中;
3. 当 PI 队列不空时,从中提取出逻辑模块。

如果逻辑模块已经标记了所有的扇入,用其中输入序列中的最大值加 1 去标记当前的逻辑门,作为其扇出结果;然后通过驱动队列逻辑模块加上逻辑模块扇出。否则,加上这个逻辑模块到队列中。

从 PO 到 PI 的节点级数是从 PO 到 PI 的通道,其中从 PO 出发的最短的通道是该电路节点的级数。而标记从 PO 到 PI 的方法也与图 1 所示相近,不同之处在于标记的起始点是 PO。

2.3 确定性测试生成算法 PODEM

PODEM 算法是在 D 算法的基础上进行的改进,采用敏化通路方式传递故障效应算法把测试码自动生成问题归结为状态空间搜索问题,而该问题已被证明为 NP 问题^[9~10]。

PODEM 算法主旨是:追踪活动的故障回溯到初级输入,搜索所有可能的初级输入任务,从中选取最恰当的一个初级输出作为测试激励矢量,循环搜索,直到完成所有故障回溯。这个算法基于电路结构测试,把电路网络作为研究对象,减少递归操作数量,在绝大多数情况下,该算法可以获得令人满意的故障覆盖率。PODEM 算法流程图如下所示:

PODEM 算法:

算法输入:故障电路及所有电路节点值;

算法输出:初级输入以及对应的测试激励适量。

1. 初始化。建立故障电路模型,初始化所有电路节点值;
2. 接受故障现象,指定一个未赋值的初级输入(PI);
3. 用已知初级输入裁决电路节点值;
4. 判断电路节点值是否符合故障检测初级输出(PO)?
5. 符合,给出诊断结论,结束;
6. 不符合,判断是否还有新的初级输入?
7. 有,转 2;
8. 没有,判断是否还有其他可能指定的初级输入?
9. 有,选择其他可能值作为初级输入,转 3;
10. 没有,给出诊断结论,结束。

3 某型专用设备故障诊断系统的设计与实现

基于上述技术,我们完成了某型专用设备故障诊断系统的检测模块的设计与实现。该型故障诊断系统能够针对专用装备的主板模块、I/O 接口模块进行快速故障诊断,并且能够根据每条故障给出维修指导信息,以便于用户的快速维护。

3.1 总体框架设计

系统总体框架结构如图 1 所示。




图 1 系统总体框架图

系统总体框架分为接口部分、主板诊断模块、I/O 接口诊断模块、主控模块、故障信息显示/输出模块和故障诊断软件模块六个部分,本文只介绍 I/O 诊断模块与故障诊断软件模块两个主要功能模块。

3.2 I/O 诊断模块

该模块主要负责对装备 I/O 接口模块及相关底板模块进行故障诊断。一方面,I/O 接口诊断模块通过主板插槽与装备连接。另一方面,I/O 接口模块通过自身提供的打印机口及串口与装备的打印机口及串口进行连接。当对装备 I/O 接口模块进行故障诊断时,I/O 接口诊断模块首先通过主板插槽对 I/O 接口模块中的通信控制芯片进行回环

(Loop Back)测试,然后向装备 I/O 接口模块发送各种控制信号及测试数据,并通过与装备串口的连线接收应答信号及测试结果数据。根据测试结果在 I/O 接口模块故障库中进行提取相应的故障诊断信息及维修辅导信息在液晶显示屏上显示,通过故障诊断信息输出口(串口)进行故障诊断信息的输出,并利用状态指示灯指示 I/O 接口模块的故障情况。I/O 诊断模块框架如图 2 所示。




图 2 I/O 诊断模块图

3.3 故障诊断软件模块

上电复位后故障诊断软件模块运行,首先判断诊断系统当前所处的诊断模式,如果为主动诊断模式则运行主动诊断部分的程序,否则运行被动诊断部分的程序。

在主动诊断程序中,故障诊断软件模块的测试步骤如下:

算法名称:主动故障诊断算法

输入参数:当前诊断模式为主动诊断模式

输出参数:提取故障诊断信息,并显示、输出;

1. 针对装备 I/O 接口模块中通信控制芯片的各类寄存器进行初始化设置,并对装备串行通道 1、2 分别进行回环测试。
2. 如果测试失败,则根据错误现象在 I/O 接口模块故障库中提取相应故障诊断信息及维修指导进行显示、输出。
3. 如果测试成功,则开始串行通道 1、2 通信测试。
4. 如果串口通信测试失败,根据错误现象在 I/O 接口模块故障库中提取相应故障诊断信息及维修辅导信息进行显示、输出。
5. 否则,开始装备并口通信测试。
6. 如果并口通信测试失败,根据错误现象在 I/O 接口模块故障库中提取相应故障诊断信息及维修辅导信息进行显示、输出。
7. 否则,表明装备 I/O 接口模块工作正常。

在被动诊断程序中,故障诊断软件模块采集装备 BIOS 的自检信息,并进行锁存。装备故障诊断
(下转第 1732 页)

- [D]. 长沙:长沙理工大学,2008.
- ZHOU Jian. Preliminary Study on Short Term Traffic Flow Prediction System Based on Data Mining[D]. Changsha: Changsha University of Science and Technology,2008.
- [13] 程琳. 城市交通网络流理论[M]. 南京:东南大学出版社,2010:8-31.
- CHENG Lin. City Traffic Network Flow Theory [M]. Nanjing: Southeast University Press,2010:8-31.
- [14] Ge Y, Wang G. Study of Traffic Flow Short-Time Prediction Based on Wavelet Neural Network[M]. Electrical Engineering and Control. Heidelberg: Springer,2011:509-516.
- [15] 朱顺应. 交通流参数及交通事件动态预测方法[M]. 南京:东南大学出版社,2008:3-10.
- ZHU Shunying. The Traffic Flow Parameters and Dynamic Forecast Method of Traffic Incident.

(上接第 1718 页)

卡主控模块通过锁存的 BIOS 自检信息获得主板模块的错误代码,并测试错误代码的保持时间。如果错误代码的保持时间超过预先设定的时间阈值,则利用错误代码作为索引在主板模块故障库中提取相应的故障诊断信息及维修辅导信息进行显示、输出。否则,重新获取新的主板模块错误代码,并重新计算其保持时间。

4 结语

本文分析了国内外数字电路测试的研究现状,并对 BIST 方法、PODEM 算法进行了研究,提出一种确定性测试与随机性测试相结合的向量生成算法,然后通过实现 PODEM 算法并将其作为 BIST 测试向量生成模块,实现了某型故障检测系统的关键模块,该系统获得了省部级科技进步二等奖。

参考文献

- [1] Xilinx Inc. Spartan-3A FPA Family Data Sheet[M]. USA: Xilinx,2010:8-10.
- [2] 雷绍充. VLSI 测试方法学和可测性设计[M]. 北京:电子工业出版社,2005:32-40.
- LEI Shaochong. VLSI Test Methodology and Design for Testability[M]. Beijing: Publishing House of Electronics Industry,2005:32-40.
- [3] Rozkovec M, Jenicek J, Novak O. An evaluation of the application dependent FPGA test method[C]//Design and Diagnostics of Electronic Circuits & Systems (DDECS), 2012 IEEE 15th International Symposium on Design & Diagnostic of Electronic Circuits & Systems. IEEE,2012:22-25.
- [4] Nazar G L, Carro L. Fast error detection through efficient use of hardwired resources in FPGAs[C]//Test Symposium(ETS), 2012 17th IEEE European. IEEE, 2012:1-6.
- [5] 黄越,于宗光,万书芹. 无回溯并行多路径搜索测试向量生成算法[J]. 计算机应用,2010,30(5):1390-1391.
- HUANG Yue, YU Zhongguang, WAN Shuqin. Non-back tracking multipath algorithm for test pattern generation[J]. Journal of Computer Applications,2010,35(5):1390-1393.
- [6] Fujiwara H, Shimono T. On the acceleration of test generation algorithms[J]. IEEE Transactions on computers,1983,100(12):1137-1144.
- [7] 韩银和. 数字电路测试压缩方法研究[D]. 北京:中国科学院计算技术研究所,2005:5-11.
- HANYinghe. New approaches to test compression for digital circuits [D]. Beijing: Institute of Computing Technology, Chinese Academy of Sciences,2005:5-11.
- [8] 邓禹丹. 数字电路测试生成平台研究与可测性设计的应用[D]. 南京:南京航空航天大学,2007:30-37.
- DENG Yudan. Research of test generation platform for digital circuits and application of DFT [D]. Nanjing: Nanjing University of Aeronautics and Astronautics, 2007:30-37.
- [9] Fujiwara H, Toida S. The complexity of fault problems for combinational logic circuits[J]. IEEE Transaction on Computers,1982,99(1):31-38.
- [10] 罗红,慕德俊,邓智群,等. 网格计算中任务调度研究综述[J]. 计算机应用研究,2005,22(5):16-19.
- LUO Hong, MU Dejun, DENG Zhiqun, et al. A Review of Job Scheduling for Grid Computing[J]. Application Research of Computers,2005,22(5):16-19.