## TIẾN ĐỘ HÀNG TUẦN

Tuần	Buổi	Nội dung công việc	Tiến độ
1	1	Viết RTL bộ giải mã lệnh RV32I. Đọc lệnh	Đã hoàn thành code.
		32bit và giải mã ra thành nhiều trường như	Đã mô phỏng thử
		funct3, funct7, immediate, rs1, rs2, rd, opcode.	nghiệm đầy đủ chức
		_	năng
		Viết RTL bộ tính toán số học ALU. Thực hiện	Đã hoàn thành cơ
		việc tính toán các lệnh số học ADD, SUB,	bản.
		AND, OR, XOR, Shift, Đồng thời có chức	Chưa mô phỏng thử
		năng so sánh đưa ra kết quả cho nhóm lệnh	nghiệm các chức
		Branch.	năng.
	2	Hoàn thiện chức năng đơn vị ALU. Test chức	Đã hoàn thành.
		năng.	Đã mô phỏng thử
			nghiệm đầy đủ chức
			năng.
		Viết mã RTL bộ nhớ lệnh và bộ nhớ dữ liệu.	Đã hoàn thành.
			Chưa mô phỏng thử
			nghiệm các chức
		,	năng.
2	1	Hoàn thiện mã bố nhớ lệnh và bộ nhớ dữ liệu.	Đã hoàn thành.
		Viết mã RTL cho khối 32 thanh ghi x0 – x31	Đã mô phỏng thử
			nghiệm đầy đủ chức
			năng.
		Viết mã thực thi lệnh cho CPU (5 state) (chưa	Đã hoàn thành cơ
		có pipeline).	bản.
		Tạo firmware đơn giản để có đước file hex nạp	Đang mô phỏng và
		vào bộ nhớ lệnh.	sửa lỗi.
	2	Sửa lỗi hoặt động của CPU thực hiện chưa	Đã hoàn thành.
		chính xác.	Đã mô phỏng thử
		Sửa lỗi các trường hợp mã chương trình liên	nghiệm.
		quan tới Stack Pointer do Firmwave chưa cấu	Chưa sửa được lỗi
		hình sections.lds(linker script) phân rõ cho bộ	Stack Pointer.
		nhớ lệnh và dữ liệu.	Da 1 - 5 - 41 5 - 1 - 21 4 -
		Ghép ngoại vi UART vào thử nghiệm.	Đã hoàn thành ghép
		Chinh sửa sections.lds, start.S, Makefile.	ngoại vi Còn lỗi chưa thành
			công.
3	1	Sửa lại linker script, MakeFile để tạo ra 2 mã	Đã hoàn thành.
3	1	hex cho bộ nhớ lệnh và bộ nhớ dữ liệu riêng.	Đã mô phỏng đầy
		Sửa lại các lỗi trong CPU	đủ chức năng.
		Nạp code vào FPGA để chạy thử. Quan sát	Đã chạy thử và
		Uart bằng hercules.	đúng hoàn toàn.
		Cart bang nervates.	dung noan toan.

4	1	Thực hiện viết RTL chế độ hoạt động đơn giản thứ hai nhưng nhanh hơn chế độ thứ nhất. Chế độ thứ nhất sử dụng 4-5 chu kì cho 1 lệnh. Chế độ thứ hai chỉ sử dụng 3 chu kì.  Thực hiện viết RTL chế độ hoạt động pipeline 5 chu kì. Tạo bộ dự đoán rẽ nhánh động(bộ dự	Đã hoàn thành. Đã mô phỏng chạy thử. Đã nạp vào kit FPGA chạy thử và thành công. Hoàn thành module dự đoán rẽ nhánh.
	2	đoán 2-bit)  Tìm cách xử lý xung đột dữ liệu (Data Hazard).	Chưa hoàn thành.
5	1	Nghỉ	
	2	Xử lý hazard cho dữ liệu sử dụng của các lệnh ngoại trừ LOAD.	Đã hoàn thành
6	1	Xử lý tất cả Hazard còn lại liên quan tới LOAD và STORE.	Đã hoàn thành.
	2	Xử lý lỗi CPU không đồng bộ với ngoại vi do đọc ghi quá nhanh. Xử lý lỗi khi dự đoán rẽ nhánh sai, lỗi hazard đặc biệt với lệnh JALR. Hoàn thành CPU pipeline.	Đã hoàn thành
7	1	Bổ sung các thanh ghi CSR, xử lý lệnh system.	Đã hoàn thành
	2	Triển khai Bus AHB và APB kết nối các slave.	Chưa hoàn thành