


AdaptiveDMA SoC

CPU Latency Feedback 기반 Adaptive Bandwidth Control

개인 프로젝트 | Arty Z7-20 · Zynq-7000 | Verilog · SystemVerilog · C · Python

Shared DDR 에서 CPU latency 와 DMA throughput 간 trade-off 를 측정하고, CPU feedback 으로 DMA bandwidth target 을 자동 조절하는 SoC 를 구현했다.

Architecture



64-bit AXI4 · 4 KiB boundary split · Runtime Burst / Outstanding

RBR Run-time Bandwidth Regulation · Monitor + Throttler

Design Decisions

측정 기반 설정 선정 25 개 configuration 을 100 회씩 Sweep 하여 trade-off 를 분석했다. 50% RBR 의 Threshold 비교에서 CPU mean latency 가 가장 낮았던 256 B 를 선정했다.

제어 변수와 안정화 Burst 16-Outstanding 4 를 고정하고 RBR target 50 / 66.7 / 80 / 100%를 조절해 RBR 의 영향을 분리했다. CPU feedback 과 Hysteresis-Confirmation-Hold 를 적용했다.

Board Results

CPU1 DDR load OFF → ON → OFF → ON 을 3 회 반복했다. 동일 session 의 7 개 mode 에서 총 2,100 samples 를 측정했으며, 주요 4 개 mode 의 결과는 다음과 같다. DMA command 는 8 MiB 이다.

Mode	DMA Throughput MiB/s	CPU Latency P95 cycles/access	Violation Rate %
Fixed maximum	689.69	242.18	100.00
Fixed RBR 50%	381.46	135.24	0.00
Static burst 8	561.66	158.76	50.00
Adaptive RBR	426.12	147.73	5.67

Fixed RBR 50% 대비 Throughput +11.71%, Violation rate 5.67%.

CPU1 부하 변화에 따라 RBR 50%와 66.7% 사이에서 13 회 전환하며 DMA 대역폭을 자동 조절했다.

CPU latency 는 sample 당 16,384 회 Non-cacheable pointer chase 의 평균이다. P95 는 sample 300 개의 95 번째 백분위수이며, Violation 은 CPU-only OFF baseline 의 150%인 142.56 cycles/access 초과 비율이다.

Verification and Implementation

Verification 35-case SystemVerilog regression PASS. Random backpressure, 4 KiB boundary, runtime 설정 변경, data integrity 및 Adaptive L0-L3 전환을 검증했다.

Implementation Vivado/Vitis 2022.2 · 100 MHz · Post-route WNS +0.047 ns. Whole PL 의 Post-place 사용량은 LUT 2,646 / FF 2,388 / DSP 2 / BRAM 0 이다.