### Laboratório de Arquitetura e Organização de Computadores Implementação de um processador utilizando uma placa FPGA DE2-115

Gabriel Kenji de Almeida

Universidade Federal do Estado de São Paulo

January 16, 2020



1/32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3 January 16, 2020

#### Schedule

- 1 Considerações Iniciais
- 2 Caminho de Dados
- 3 Sinais de Controle
- 4 Unidade de Controle
- 5 Simulações
- 6 Considerações Finais
- 7 Apêndices



Gabriel Kenji de Almeida



Considerações Iniciais Unidade de Controle

## Considerações Iniciais



Gabriel Kenji de Almeida UNIFESP

### Introdução

- O rápido avanço da tecnologia na última década certamente elevou a importância da eletrônica digital em um patamar nunca visto antes. É fato que a última geração da humanidade possui, em todo nível social e econômico, podendo até ser de modo indireto,uma certa dependência ou até comodismo proporcionados pela eletrônica digital.
- Um dos componentes presentes na maioria dos sistemas digitais mais complexos é o processador, que poderia ser entendido como sendo o "cérebro" do sistema, local onde todas as operações e tomadas de decisões são realizadas.
- Sendo assim, o profissional atuante em áreas que se relacionam com a eletrônica digital deve dominar com maestria uma variedade diversificada de conceitos teóricos e práticos sobre sistemas digitais, incluindo conceitos relacionados a processadores.



4/32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3

## Objetivos

Este projeto tem como objetivo principal a elaboração e o desenvolvimento de um processador funcional a partir de uma arquitetura customizada baseada no MIPS, que possua a capacidade de executar os algoritmos mais básicos da literatura de lógica de programação. A implementação ocorreu por meio do uso da linguagem de descrição de hardware Verilog, no ambiente do software Quartus II. O processador será simulado no dispositivo FPGA (2) DE2-115 Cyclone IV.



5/32

January 16, 2020

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3


#### Caminho de Dados



6/32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3

#### Primeira versão do caminho de dados






7/32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3 January 16, 2020

Caminho de Dados Unidade de Controle Considerações Finais **Apêndices** 

#### Versão atual do caminho de dados





8/32



Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3 January 16, 2020 Sinais de Controle

#### Sinais de Controle



Gabriel Kenji de Almeida UNIFESP

Houve a inclusão de alguns sinais novos em relação ao conjunto de sinais adotados anteriormente.

RegDst:

EscreveReg:

OrigALU;

■ LeMem;

EscreveMem;

MemparaReg;

■ OpALU;

WriteRa;

BifNot;

Branch;

Jump;

JumpR;

■ In;

Out;

Break.



10/32

Unidade de Controle

#### Unidade de Controle



11/32

UNIFESP Ponto de checagem 3 Pelo fato do processador desenvolvido adotar a mesma abordagem de um processador MIPS monociclo, a unidade de controle consiste basicamente em um circuito combinacional decodificador, cuja entrada é o campo "Opcode" da instrução executada, e as saídas são os sinais controle.

```
Elmodule unidade Controle(Opcode, WriteHILO, EscreveReg, OrigALU, LeMem, EscreveMem, MemparaReg,
      WriteRa, BifNot, Slt, Jump, JumpR, Out, In, Break, Branch, OpaLU, RegDst);
          input [5:0] Opcode;
          output reg WriteHILO, EscreveReg, OrigALU, LeMem, EscreveMem, MemparaReg,
          WriteRa, BifNot, Slt. Jump, JumpR, Out, In, Break, Branch:
          output req [1:0] OpALU, ReqDst;
10
          always @(*)
          beain
             case(Opcode)
16
                6'b000001:
17
18
                   begin
                       WriteHILO = 0;
19
                       EscreveReq = 1;
20
                      OrigALU = 0:
21
22
23
24
25
26
27
                      LeMem = 0:
                       EscreveMem = 0:
                      MemparaReg = 0;
                       WriteRa = 0:
                      BifNot = 0:
                       slt = 0:
                       Jump = 0;
28
                       JumpR = 0:
29
                       Out = 0:
30
                       In = 0:
31
                       Break = 0:
                       Branch = 0;
                       OpALU = 2'b00;
                       ReaDst = 2'b01:
34
35
```



12/32

#### Unidade de Controle da ULA

```
module controle ALU (OpAlu, Opcode, controle ULA):
              input [1:0] OpAlu;
input [5:0] Opcode;
              output reg [3:0] controle_ULA;
8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 30 31 32 33 34
              always @(*)
              beain
                   if (opalu == 2'b00) controle_ULA = 4'b0001;
if (opalu == 2'b01) controle_ULA = 4'b0010;
                   if (OpAlu == 2'b10) begin
                        case (Opcode)
                               b000101: controle_ULA = 4'b0011;
                            6'b000111: controle_ULA = 4'b0100;
                            6'b001011: controle_ULA = 4'b0110;
6'b001100: controle_ULA = 4'b0101;
                            6'b001101: controle_ULA = 4'b0111;
                            6'b001101: controle_ULA = 4'b0111;
6'b001111: controle_ULA = 4'b1000;
6'b010000: controle_ULA = 4'b1000;
6'b010001: controle_ULA = 4'b1001;
                            6'b010010: controle_ULA = 4'b1001;
                            6'b010011: controle_ULA = 4'b1010;
                            6'b010110: controle_ULA = 4'b1011:
                            default: controle ULA = 4'b0000:
                        endcase
                   end
              end
          endmodule
```



# Simulações



Gabriel Kenji de Almeida UNII

## Simulação do banco de registradores

	Name	Value at 0 ps	0 ps 0 ps	40.0	ns	80.0 r	ıs	120,0	ns	160,0 ns	i
out	⊕ Dados	50		0	X 7 X	0	X 7 X	0	X 7 X	0	
<u> </u>	⊕ Dados	S 0		0	X 5 X	0	X 3 X		0		
out.	⊕-RS	S 0				0					7
in	··· clk	во				JTL		л		二	$\sqcap$ L
5	⊕ Reg_lei	U O		0	X1X	0	X30 X	0	(28)	0	
-	⊞ Reg_lei	U O		0	X 2 X	0	X29 X		0		
5	⊕ Reg_es	S 0	OX.	1 ( 2	$\supset$			0			
-	⊕ Dados	50			0			7	$\supset$	0	
5	⊕ Dados	S 0	OX.	7 ( 5	$\supset$		0			X 7	0
-	⊞- HI	50		0		7	X		0		
5	±-LO	S 0		0		Х 3	$\times$		0		
in_	- Escrev	B 0									
in_	In	во									
in	Out	во									




15/32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3 January 16, 2020

## Simulações da ULA






UNIVERSIDADE FEDERAL DE SÃO PAULO

Gabriel Kenji de Almeida

### Simulações do concatenador e do extensor





Gabriel Kenji de Almeida

Caminho de Dados Simulações

# Simulação da memória de dados






18/32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3

## Simulação de instruções de adição





19/32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3 January 16, 2020

# Considerações Finais



20 / 32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3 January 16, 2020

A principal dificuldade encontrada nesta etapa do projeto foi com a manipulação do *software* utilizado, que apresenta vários *bugs* e inconsistências, tanto no momento de compilação como no momento de simulação. Mas, com algumas adaptações para contornar esses problemas, foi possível concluir a proposta do Ponto de Checagem 3 de modo satisfatório. As próximas etapas na finalização do projeto incluem:

- Simulação de cada instrução individualmente e correção de possíveis complicações;
- Projeto de um divisor de frequência para possibilitar que o processador funcione com o clock nativo do fpga sem maiores complicações;
- Projeto de um circuito decodificador de binário para BCD, e de um circuito de BCD para o display de 7 segmentos, para que a saída seja exibida adequadamente;
- Implementação de algoritmos básicos utilizando o conjunto de instruções.



Gabriel Kenji de Almeida UNIF

Apêndices

**Apêndices** 



22/32

UNIFESP Gabriel Kenji de Almeida

# Conjunto de Instruções

Instruções de operações aritméticas:

- add:
- addi:
- sub:
- subi:
- mult;
- div.

Instruções de transferência de informação:

- Iw;
- SW.

Instruções de operações lógicas e comparações:

- and:
- andi:
- or:
- ori;
- xor;
- xori;
- nor:
- slt;
- slti;
- not.

Instruções de deslocamento:

- sra;
- sla.

Instruções de salto e desvio:

- j;
- jr;
- beq;
- bne:
- jal

Instruções de parada, entrada e saída:

- In;
- Out;
- break.



Gabriel Kenji de Almeida

# Formatos das instruções

Instruções do tipo R						
Opcode	R1	R2	Rd	shamt	funct	
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	

Instruções do tipo I				
Opcode	R1	Rd	Imediato	
6 bits	5 bits	5 bits	16 bits	

Instruções do tipo J		
Opcode	Endereço	
6 bits	26 bits	



24 / 32

Gabriel Kenji de Almeida UNIFESP Ponto de checagem 3 January 16, 2020

## Modos de endereçamento

- Imediato, onde o operando é uma constante. Será utilizado para instruções do tipo I de operações lógicas e aritméticas. (addi)
- Por Registrador, onde as constantes da instrução carregam um endereço para um registrador. Será utilizado para todas as instruções do tipo R. (add)
- Por deslocamento, onde o operando é um endereço de memória estabelecido a partir da soma de um registrador e uma constante na instrução. Será utilizado para instruções de transferência de informação do tipo I. (lw)
- Relativo a PC, usado para saltos do tipo I, é semelhante ao endereçamento por deslocamento, mas o registrador é o PC. (beq)
- Pseudo Direto, usado para instruções do tipo J, o endereço do desvio é deslocado 2 bits à esquerda e concatenado com os 4 bits mais significativos do PC. (j)



Gabriel Kenji de Almeida UNIFESP Por

## Conjunto de Registradores

- Registradores High(HI) e Low(LO).
- 10 registradores temporários.
- 10 registradores de uso geral.
- 5 registradores que armazenam argumentos para funções.
- 2 registradores que armazenam resultados das funções
- Um registrador de endereço (\$ra), utilizado para armazenar o endereço de retorno da instrução jal.
- Um registrador de pilha, que armazena o endereço do topo de uma pilha na memória.
- Um registrador para armazernar o endereço da próxima instrução a ser executada. Este registrador não está no banco de registradores. No diagrama em bloco, ele é representado pelo módulo com o rótulo "PC" (Program Counter).
- Um registrador de saída;
- Um registrador de entrada;



Gabriel Kenji de Almeida

### Código desenvolvido do Banco de Registradores

```
⊟module banco_Registradores (Reg_leitura1, Reg_leitura2, Reg_escrita, Dados_entrada, Dados_escrita, Dados_leitura1,
       Dados_leitura2, RS, EscreveReg, WriteHILO, In, ResultadoHILO, clk, out, saidaTeste);
 5
       parameter RA = 5'b11111:
       parameter HI = 5'b11110;
       parameter LO = 5'b11101;
parameter RE = 5'b11100;
       parameter ZERO = 5'b11010;
       input [4:0] Reg leitural:
11
       input [4:0] Req_leitura2;
       input [31:0] Dados_escrita;
input [31:0] Dados_entrada;
12
13
14
15
16
17
       input clk:
       input EscreveReg, WriteHILO, Out, In;
       input [63:0] ResultadoHILO;
       input [4:0] Req_escrita;
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
       output wire [31:0] Dados_leitura1;
output wire [31:0] Dados_leitura2;
       output reg [31:0] RS;
output reg [31:0] saidaTeste; /// Usado somente para testar o processador
       reg [31:0] registradores_banco [31:0];
       assign Dados_leitura1 = registradores_banco[Reg_leitura1]; // LEITURA DOS REGISTRADORES
       assign Dados_leitura2 = registradores_banco[Reg_leitura2];
       always @ (negedge clk) // ESCRITA NOS REGISTRADORES
     ⊟begin
          registradores_banco[ZERO] = 0;
34
35
           if(WriteHILO)
36
              registradores_banco[HI] = ResultadoHILO[63:32];
              registradores_banco[LO] = ResultadoHILO[31:0];
38
39
           if(EscreveReg) registradores_banco[Reg_escrita] = Dados_escrita;
40
           if (Out) RS = Dados_escrita;
41
           if (In) registradores_banco[RE] = Dados_entrada;
42
          saidaTeste = registradores_banco[LO]:
43
44
       endmodule
```



### Código desenvolvido do Concatenador e do Extensor de Sinal

```
module concatenador (entrada_AddPC, entrada_jump, saida_endJump);
input [31:0] entrada_AddPC;
input [25:0] entrada_jump;

output wire [31:0] saida_endJump;
assign saida_endJump = { entrada_AddPC [31:26] , entrada_jump };

endmodule
```

```
module extensor_sinal (sin_entrada, sin_saida);
input [15:0] sin_entrada;

output wire [31:0] sin_saida;
reg [15:0] extend = 16 b0000000000000;

assign sin_saida = {extend, sin_entrada};
endmodule
```



28 / 32

Simulações

Apêndices

### Código desenvolvido para a Unidade de Controle da ULA

Sinais de Controle

```
module controle_ALU (OpAlu, Opcode, controle_ULA);
          input [1:0] OpAlu;
          input [5:0] Opcode;
5
6
7
8
9
          output reg [3:0] controle_ULA:
          always @(*)
          beain
             if (OpAlu == 2'b00) controle_ULA = 4'b0001;
11
             if (OpAlu == 2'b01) controle ULA = 4'b0010:
12
13
             if (OpAlu == 2'b10) begin
14
15
     \dot{\vdash}
                case (Opcode)
16
                   6'b000101: controle ULA = 4'b0011:
17
                    6'b000111: controle_ULA = 4'b0100:
18
                    6'b001011: controle_ULA = 4'b0110;
19
                    6'b001100: controle_ULA = 4'b0101;
20
                    6'b001101: controle ULA = 4'b0111:
21
                    6'b001110: controle_ULA = 4'b0111;
22
                    6'b001111: controle_ULA = 4'b1000:
23
                    6'b010000: controle_ULA = 4'b1000:
                    6'b010001: controle_ULA = 4'b1001:
24
25
                    6'b010010: controle_ULA = 4'b1001:
26
                    6'b010011: controle_ULA = 4'b1010;
27
                    6'b010110: controle_ULA = 4'b1011;
28
                    default: controle_ULA = 4'b0000;
29
                endcase
30
             end
31
32
          end
33
34
      endmodule
```



29 / 32

### Código desenvolvido para a Memória de Dados e de Instruções

```
module mem Dados (clk. endereco. Dados escrita. Dados leitura. EscreveMem. LeMem. saidaMem1):
       input clk, EscreveMem, LeMem;
      input [31:0] Dados_escrita;
input [31:0] endereco;
 6
      output reg [31:0] Dados_leitura, saidaMem1;
 8
      reg [31:0] memoria [255:0]:
 ğ
      always @ (posedge clk)
    ⊟begin
          if (EscreveMem) memoria[endereco] <= Dados_escrita;</pre>
14
          if (LeMem) Dados leitura <= memoria[enderecol;</pre>
          saidaMem1 = memoria[1]:
      end
19
      endmodule
```

```
module mem_Instrucao(endereco_leitura, clk, instrucao);
        input [31:0]endereco_leitura;
        input clk;
        integer programa = 1;
5
6
7
8
9
       reg [31:0]mem_instrucao[255:0]:
       output [31:0] instrucao;
10
        always @(posedge clk)
       beain
          if(programa == 1)
14
             begin
15
16
     17
18
19
20
21
22
23
24
        programa = 0:
        assign instrucao = mem instrucao[endereco leitura]:
     endmodule
```



### Amostra de código da interligação de todos os módulos

```
module processador (Clk, Chaves, saida_Display, Reset, SaidaTeste, Resultado_ULA, saidaMemDados);
           input Clk, Reset;
input [9:0] Chaves;
 4
 5
          output wire [31:0] saida_Display, SaidaTeste, saidaMemDados; //// ULTIMA VARIAVEL PARA TESTE, RETIRAR DEPOIS
 6
           wire WriteHILOwire, EscreveRegwire, OrigALUwire,
          LeMemwire, EscreveMemwire, MemparaRegwire, WriteRawire, BifNotwire, Sltwire, Jumpwire, JumpRwire, Outwire, Inwire, Breakwire, Branchwire;
          wire [1:0] OpALUwire, RegDstwire;
14
          wire[3:0] controleALU:
16
17
18
          output wire [63:0] Resultado_ULA;
19
20
21
22
23
24
25
26
27
28
29
30
31
          wire [31:0] Saida_addPC, saida_moduloEntrada, saida_leitura2, saida_RS,
          saida_Concatenador, saida_AddB, saida_MemData, saidaPC, saida_Muxg, saida_Muxf,
Instrucao, saida_Extensor, saida_Muxe, saida_leitural, saida_Muxk, saida_Muxd;
          wire [4:0] saida Muxc:
          wire [25:0] saida_Muxa;
          wire [4:0] saida_Muxb:
          wire slt_ula, zero_ula, saida_branch_logic;
```



Gabriel Kenji de Almeida

```
unidade Controle UndControle(
      .Opcode(Instrucao[31:26]).
      .WriteHILO(WriteHILOwire),
      .EscreveReg(EscreveRegwire),
      .OrigALU(OrigALUwire),
      .LeMem(LeMemwire),
      .EscreveMem(EscreveMemwire),
      .MemparaReg(MemparaRegwire),
      .WriteRa(WriteRawire).
      .BifNot(BifNotwire),
      .slt(sltwire).
      .Jump(Jumpwire),
      .JumpR(JumpRwire).
      .out(outwire),
      .In(Inwire).
      .Break(Breakwire),
      .Branch(Branchwire).
      .Opalu(Opaluwire),
      .ReaDst(ReaDstwire)
):
controle ALU UndContALU(
      .Opalu(Opaluwire)
      .Opcode(Instrucao[31:26]),
      .controle_ULA(controleALU)
):
Program_counter pc(
      .breakk(Breakwire),
      .entrada_PC(saida_Muxg).
      .saida_PC(saidaPC),
      .clk(clk).
      .reset(Réset)
);
```

Sinais de Controle

