

# Laboratório de Arquitetura e Organização de Computadores

## Implementação de um processador utilizando uma placa FPGA DE2-115

Gabriel Kenji de Almeida

Universidade Federal do Estado de São Paulo

January 16, 2020



# Schedule

1 Considerações Iniciais

2 Caminho de Dados

3 Sinais de Controle

4 Unidade de Controle

5 Simulações

6 Considerações Finais

7 Apêndices



# Considerações Iniciais



# Introdução

- O rápido avanço da tecnologia na última década certamente elevou a importância da eletrônica digital em um patamar nunca visto antes. É fato que a última geração da humanidade possui, em todo nível social e econômico, podendo até ser de modo indireto, uma certa dependência ou até comodismo proporcionados pela eletrônica digital.
- Um dos componentes presentes na maioria dos sistemas digitais mais complexos é o processador, que poderia ser entendido como sendo o "cérebro" do sistema, local onde todas as operações e tomadas de decisões são realizadas.
- Sendo assim, o profissional atuante em áreas que se relacionam com a eletrônica digital deve dominar com maestria uma variedade diversificada de conceitos teóricos e práticos sobre sistemas digitais, incluindo conceitos relacionados a processadores.



# Objetivos

- Este projeto tem como objetivo principal a elaboração e o desenvolvimento de um processador funcional a partir de uma arquitetura customizada baseada no MIPS, que possua a capacidade de executar os algoritmos mais básicos da literatura de lógica de programação. A implementação ocorreu por meio do uso da linguagem de descrição de hardware Verilog, no ambiente do software Quartus II. O processador será simulado no dispositivo FPGA (2) DE2-115 Cyclone IV.



## Caminho de Dados




O diagrama ilustra a arquitetura interna de um processador de 32 bits baseado no MIPS. Os componentes principais e suas conexões são os seguintes:

- PC (Program Counter):** Recebe o endereço de leitura da memória de instruções e fornece o endereço de leitura da memória de dados.
- Memória de Instruções:** Fornece a instrução completa (31:0) com base no endereço de leitura do PC.
- Controle:** Decodifica a instrução (31:0) e gera sinais de controle para o banco de registradores, a ALU e a memória de dados. Os sinais incluem:
  - WriteHILO:** Para escrever no registrador de leitura 1 ou 2.
  - WriteRa:** Para escrever no registrador para escrita.
  - OpALU:** Para selecionar a operação da ALU.
  - EscriveMem:** Para escrever na memória de dados.
  - Branch:** Para controlar o salto.
  - Jump:** Para controlar o salto direto.
  - BiNot:** Para controle de negação bit a bit.
  - MemparaReg:** Para controle de leitura da memória para o registrador.
- Banco de registradores:** Contém quatro registradores (leitura 1, leitura 2, escrita e para escrita). Recebe dados de leitura da memória de dados e dados para escrita da memória de dados. O registrador de leitura 1 fornece o endereço de leitura da memória de instruções.
- ALU (Arithmetic Logic Unit):** Realiza operações aritméticas e lógicas. Recebe dados de leitura da memória de dados e dados para escrita da memória de dados. O resultado da ALU é enviado para a memória de dados e para o registrador de leitura 1.
- Memória de dados:** Armazena dados e fornece dados de leitura e dados para escrita com base no endereço fornecido pelo PC.
- Unidades de Controle de Sinal e Deslocamento:**
  - Extensão de sinal:** Estende o sinal de 16 bits para 32 bits.
  - Deslocamento de 2 bits à esquerda:** Desloca o valor para a esquerda por 2 bits.
  - Unidades de Mux (Multiplexador):** Selecionam entre diferentes fontes de dados para o registrador de leitura 1 e para a ALU.



# Versão atual do caminho de dados





## Sinais de Controle

Houve a inclusão de alguns sinais novos em relação ao conjunto de sinais adotados anteriormente.

- **RegDst:**
- **EscreveReg:**
- **OrigALU;**
- **LeMem;**
- **EscreveMem;**
- **MemparaReg;**
- **OpALU;**
- **WriteRa;**
- **BifNot;**
- **Branch;**
- **Jump;**
- **JumpR;**
- **In;**
- **Out;**
- **Break.**



## Unidade de Controle



Pelo fato do processador desenvolvido adotar a mesma abordagem de um processador MIPS monociclo, a unidade de controle consiste basicamente em um circuito combinacional decodificador, cuja entrada é o campo "Opcode" da instrução executada, e as saídas são os sinais controle.

```
1 module unidade_Controlo(Opcode, WriteHILO, EscreveReg, OrigALU, LeMem, EscreveMem, MemparaReg,
2   WriteRa, BifNot, Slt, Jump, JumpR, Out, In, Break, Branch, OpALU, RegDst);
3
4   input [5:0] Opcode;
5
6   output reg WriteHILO, EscreveReg, OrigALU, LeMem, EscreveMem, MemparaReg,
7     WriteRa, BifNot, Slt, Jump, JumpR, Out, In, Break, Branch;
8
9   output reg [1:0] OpALU, RegDst;
10
11   always @(*)
12   begin
13
14       case(Opcode)
15
16           6'b000001:
17               begin
18                   WriteHILO = 0;
19                   EscreveReg = 1;
20                   OrigALU = 0;
21                   LeMem = 0;
22                   EscreveMem = 0;
23                   MemparaReg = 0;
24                   WriteRa = 0;
25                   BifNot = 0;
26                   Slt = 0;
27                   Jump = 0;
28                   JumpR = 0;
29                   Out = 0;
30                   In = 0;
31                   Break = 0;
32                   Branch = 0;
33                   OpALU = 2'b00;
34                   RegDst = 2'b01;
35               end
36       end
```




# Unidade de Controle da ULA

```
1  module controle_ALU (opAlu, opcode, controle_ULA);
2
3      input [1:0] opAlu;
4      input [5:0] opcode;
5
6      output reg [3:0] controle_ULA;
7
8      always @(*)
9      begin
10         if (opAlu == 2'b00) controle_ULA = 4'b0001;
11         if (opAlu == 2'b01) controle_ULA = 4'b0010;
12
13         if (opAlu == 2'b10) begin
14
15             case (opcode)
16                 6'b00101: controle_ULA = 4'b0011;
17                 6'b00111: controle_ULA = 4'b0100;
18                 6'b001011: controle_ULA = 4'b0110;
19                 6'b001100: controle_ULA = 4'b0101;
20                 6'b001101: controle_ULA = 4'b0111;
21                 6'b001110: controle_ULA = 4'b0111;
22                 6'b001111: controle_ULA = 4'b1000;
23                 6'b010000: controle_ULA = 4'b1000;
24                 6'b010001: controle_ULA = 4'b1001;
25                 6'b010010: controle_ULA = 4'b1001;
26                 6'b010011: controle_ULA = 4'b1010;
27                 6'b010110: controle_ULA = 4'b1011;
28                 default: controle_ULA = 4'b0000;
29             endcase
30         end
31     end
32 end
33
34 endmodule
```



# Simulações



# Simulação do banco de registradores



# Simulações da ULA






# Simulações do concatenador e do extensor


Name	Value at 0 ps	0 ps	10
sin_ent...	B 1111111...	1111111111111111	
sin_sai...	B 0000000...	00000000000000001111111111111111	

Name	Value at 0 ps	0 ps	1
saida_...	B 1111111...	11111111111111111111111111111111	
entrad...	B 1111110...	11111100000000000000000000000000	
entrad...	B 1111111...	11111111111111111111111111111111	

# Simulação da memória de dados



# Simulação de instruções de adição



## Considerações Finais



A principal dificuldade encontrada nesta etapa do projeto foi com a manipulação do *software* utilizado, que apresenta vários *bugs* e inconsistências, tanto no momento de compilação como no momento de simulação. Mas, com algumas adaptações para contornar esses problemas, foi possível concluir a proposta do Ponto de Checagem 3 de modo satisfatório. As próximas etapas na finalização do projeto incluem:

- Simulação de cada instrução individualmente e correção de possíveis complicações;
- Projeto de um divisor de frequência para possibilitar que o processador funcione com o *clock* nativo do fpga sem maiores complicações;
- Projeto de um circuito decodificador de binário para BCD, e de um circuito de BCD para o display de 7 segmentos, para que a saída seja exibida adequadamente;
- Implementação de algoritmos básicos utilizando o conjunto de instruções.



## Apêndices

# Conjunto de Instruções

## Instruções de operações aritméticas:

- add;
- addi;
- sub;
- subi;
- mult;
- div.

## Instruções de transferência de informação:

- lw;
- sw.

## Instruções de operações lógicas e comparações:

- and;
- andi;
- or;
- ori;
- xor;
- xori;
- nor;
- slt;
- slti;
- not.

## Instruções de deslocamento:

- sra;
- sla.

## Instruções de salto e desvio:

- j;
- jr;
- beq;
- bne;
- jal

## Instruções de parada, entrada e saída:

- ln;
- Out;
- break.



# Formatos das instruções

## Instruções do tipo R

Opcode	R1	R2	Rd	shamt	funct
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits

## Instruções do tipo I

Opcode	R1	Rd	Imediato
6 bits	5 bits	5 bits	16 bits

## Instruções do tipo J

Opcode	Endereço
6 bits	26 bits





## Modos de endereçamento

- **Imediato**, onde o operando é uma constante. Será utilizado para instruções do tipo I de operações lógicas e aritméticas. (addi)
- **Por Registrador**, onde as constantes da instrução carregam um endereço para um registrador. Será utilizado para todas as instruções do tipo R. (add)
- **Por deslocamento**, onde o operando é um endereço de memória estabelecido a partir da soma de um registrador e uma constante na instrução. Será utilizado para instruções de transferência de informação do tipo I. (lw)
- **Relativo a PC**, usado para saltos do tipo I, é semelhante ao endereçamento por deslocamento, mas o registrador é o PC. (beq)
- **Pseudo Direto**, usado para instruções do tipo J, o endereço do desvio é deslocado 2 bits à esquerda e concatenado com os 4 bits mais significativos do PC. (j)



# Conjunto de Registradores

- Registradores High(HI) e Low(LO).
- 10 registradores temporários.
- 10 registradores de uso geral.
- 5 registradores que armazenam argumentos para funções.
- 2 registradores que armazenam resultados das funções
- Um registrador de endereço (\$ra), utilizado para armazenar o endereço de retorno da instrução **jal**.
- Um registrador de pilha, que armazena o endereço do topo de uma pilha na memória.
- Um registrador para armazenar o endereço da próxima instrução a ser executada. Este registrador não está no banco de registradores. No diagrama em bloco, ele é representado pelo módulo com o rótulo "PC" (Program Counter).
- Um registrador de saída;
- Um registrador de entrada;



# Código desenvolvido do Banco de Registradores

```

1 module banco_registradores (Reg_leitura1, Reg_leitura2, Reg_escrita, Dados_entrada, Dados_escrita, Dados_leitura1,
2   [Dados_leitura2, RS, EscreverReg, WriteHILO, In, ResultadoHILO, clk, Out, saídaTeste];
3
4   parameter RA = 5'b11111;
5   parameter HI = 5'b11110;
6   parameter LO = 5'b11101;
7   parameter RE = 5'b11100;
8   parameter ZERO = 5'b11010;
9
10  input [4:0] Reg_leitura1;
11  input [4:0] Reg_leitura2;
12  input [31:0] Dados_escrita;
13  input [31:0] Dados_entrada;
14  input clk;
15  input EscreverReg, WriteHILO, Out, In;
16  input [63:0] ResultadoHILO;
17  input [4:0] Reg_escrita;
18
19  output wire [31:0] Dados_leitura1;
20  output wire [31:0] Dados_leitura2;
21  output reg [31:0] RS;
22  output reg [31:0] saídaTeste; /// Usado somente para testar o processador
23
24
25  reg [31:0] registradores_banco [31:0];
26
27  assign Dados_leitura1 = registradores_banco[Reg_leitura1]; // LEITURA DOS REGISTRADORES
28  assign Dados_leitura2 = registradores_banco[Reg_leitura2];
29
30  always @ (negedge clk) // ESCRITA NOS REGISTRADORES
31  begin
32    registradores_banco[ZERO] = 0;
33
34    if(WriteHILO)
35    begin
36      registradores_banco[HI] = ResultadoHILO[63:32];
37      registradores_banco[LO] = ResultadoHILO[31:0];
38    end
39    if(EscreverReg) registradores_banco[Reg_escrita] = Dados_escrita;
40    if (Out) RS = Dados_escrita;
41    if (In) registradores_banco[RE] = Dados_entrada;
42    saídaTeste = registradores_banco[LO];
43  end
44 endmodule
45

```

## Código desenvolvido do Concatenador e do Extensor de Sinal

```
1  module concatenador (entrada_AddPC, entrada_jump, saida_endJump);  
2      input [31:0] entrada_AddPC;  
3      input [25:0] entrada_jump;  
4  
5      output wire [31:0] saida_endJump;  
6      assign saida_endJump = { entrada_AddPC [31:26] , entrada_jump };  
7  
8  endmodule  
9
```

```
1  module extensor_sinal (sin_entrada, sin_saida);  
2  
3      input [15:0] sin_entrada;  
4  
5      output wire [31:0] sin_saida;  
6      reg [15:0] extend = 16'b0000000000000000;  
7  
8      assign sin_saida = {extend, sin_entrada};  
9  
10     endmodule  
11
```



# Código desenvolvido para a Unidade de Controle da ULA

```
1  module controle_ALU (OpAlu, Opcode, controle_ULA);
2
3      input [1:0] OpAlu;
4      input [5:0] Opcode;
5
6      output reg [3:0] controle_ULA;
7
8      always @(*)
9      begin
10         if (OpAlu == 2'b00) controle_ULA = 4'b0001;
11         if (OpAlu == 2'b01) controle_ULA = 4'b0010;
12
13         if (OpAlu == 2'b10) begin
14
15             case (Opcode)
16                 6'b000101: controle_ULA = 4'b0011;
17                 6'b000111: controle_ULA = 4'b0100;
18                 6'b001011: controle_ULA = 4'b0110;
19                 6'b001100: controle_ULA = 4'b0101;
20                 6'b001101: controle_ULA = 4'b0111;
21                 6'b001110: controle_ULA = 4'b0111;
22                 6'b001111: controle_ULA = 4'b1000;
23                 6'b010000: controle_ULA = 4'b1000;
24                 6'b010001: controle_ULA = 4'b1001;
25                 6'b010010: controle_ULA = 4'b1001;
26                 6'b010011: controle_ULA = 4'b1010;
27                 6'b010110: controle_ULA = 4'b1011;
28                 default: controle_ULA = 4'b0000;
29             endcase
30         end
31     end
32 end
33
34 endmodule
```



# Código desenvolvido para a Memória de Dados e de Instruções

```

1  module mem_Dados (clk, endereco, Dados_escrita, Dados_leitura, EscreveMem, LeMem, saidaMem1);
2
3  input clk, EscreveMem, LeMem;
4  input [31:0] Dados_escrita;
5  input [31:0] endereco;
6  output reg [31:0] Dados_leitura, saidaMem1;
7
8  reg [31:0] memoria [255:0];
9
10 always @(posedge clk)
11 begin
12     if (EscreveMem) memoria[endereco] <= Dados_escrita;
13     if (LeMem) Dados_leitura <= memoria[endereco];
14     saidaMem1 = memoria[1];
15 end
16 endmodule
17
18
19
20

```

```

1  module mem_Instrucao(endereco_leitura, clk, instrucao);
2
3  input [31:0] endereco_leitura;
4  input clk;
5  integer programa = 1;
6
7  reg [31:0] mem_instrucao[255:0];
8
9  output [31:0] instrucao;
10
11 always @(posedge clk)
12 begin
13     if (programa == 1)
14     begin
15         ////////////////////////////////////INSTRUÇOES DO PROGRAMA////////////////////////////////////
16
17         ////////////////////////////////////
18
19         end
20         programa = 0;
21     end
22     assign instrucao = mem_instrucao[endereco_leitura];
23 endmodule
24
25

```



# Amostra de código da interligação de todos os módulos

```
1 module processador (clk, chaves, saida_Display, Reset, saidaTeste, Resultado_ULA, saidaMemDados);
2
3     input clk, Reset;
4     input [9:0] Chaves;
5     output wire [31:0] saida_Display, saidaTeste, saidaMemDados; /// ULTIMA VARIÁVEL PARA TESTE, RETIRAR DEPOIS
6
7
8     //SINAIS DE CONTROLE////////////////////////////////////
9     wire writeHiLowwire, EscreveRegwire, OrigALUwire,
10    LeMemwire, EscreveMemwire, MemparaRegwire, WriteRawire, Bifnotwire, sltwire,
11    Jumpwire, JumpRwire, Outwire, Inwire, Breakwire, Branchwire;
12
13    wire [1:0] OpALUwire, RegDstwire;
14
15    wire[3:0] controleALU;
16
17    //////////////////////////////////
18
19    output wire [63:0] Resultado_ULA;
20
21    wire [31:0] saida_addPC, saida_moduloEntrada, saida_leitura2, saida_RS,
22    saida_Concatorador, saida_AddB, saida_MemData, saidaPC, saida_Muxg, saida_Muxf,
23    Instrucao, saida_extensor, saida_Muxe, saida_leitural, saida_Muxk, saida_Muxd;
24
25    wire [4:0] saida_Muxc;
26
27    wire [25:0] saida_Muxa;
28
29    wire [4:0] saida_Muxb;
30
31    wire slt_ula, zero_ula, saida_branch_logic;|
32
```

```
unidade_controle UndControle(  
    .Opcode(Instrucao[31:26]),  
    .writeHILO(writeHILOWire),  
    .EscreveReg(EscreveRegwire),  
    .OrigALU(OrigALUwire),  
    .LeMem(LeMemwire),  
    .EscreveMem(EscreveMemwire),  
    .MemparaReg(MemparaRegwire),  
    .writeRa(writeRawire),  
    .BifNot(BifNotwire),  
    .Slt(Sltwire),  
    .Jump(Jumpwire),  
    .JumpR(JumpRwire),  
    .Out(Outwire),  
    .In(Inwire),  
    .Break(Breakwire),  
    .Branch(Branchwire),  
    .OpALU(OpALUwire),  
    .RegDst(RegDstwire)  
);  
  
controle_ALU UndContALU(  
    .OpAlu(OpALUwire),  
    .Opcode(Instrucao[31:26]),  
    .controle_ULA(controleALU)  
);  
  
Program_counter pc(  
    .breakk(Breakwire),  
    .entrada_PC(saida_Muxg),  
    .saida_PC(saidaPC),  
    .clk(Clk),  
    .reset(Reset)  
);
```