
第5回 ハードウェア記述言語 ~CPUのデータパス、制御信号生成回路~

中野 秀洋


CPUの主な仕様

1語長	4bit
命令メモリ (IM) 16Byte	アドレス:4bit 0~15番地 命令長:2語=8bit 命令:8bit ×16
データメモリ (DM) 8Byte	アドレス:4bit 0~15番地 データ長:1語=4bit データ:4bit ×16
汎用レジスタ (GR)	データ: 4bit × 4 GR0~GR3



PR:プログラムレジスタ GR:汎用レジスタ

IR: 命令レジスタ



CPUの命令セット

命令	ニモニック	操作コード	動作	例
即値ロード	LDI IMM	0 (0000)	GRØ ← IMM	p = 6; y = 6
レジスタ間転送	MOV GRa, GRb	1 (0001)	GRa ← GRb	y = x;
加算	ADD GRa, GRb	2 (0010)	GRa ← GRa + GRb	y += x;
減算	SUB GRa, GRb	3 (0011)	GRa ← GRa - GRb	y -= x;
ロード	LD GRa, GRb	4 (0100)	GRa ← DM[GRb]	y = *p;
ストア	ST GRa, GRb	5 (0101)	DM[GRb] ← GRa	*p = y;
無条件ジャンプ	JMP ADRS	6 (0110)	PR ← ADRS	while(1);

- ※ 汎用レジスタは GR0~GR3 の4つを指定可能
- ※即値ロードの書き込み先はGROのみ

命令と機械語の例

	ニモニック	機 第1ワード	戒語 第2ワ <i>ー</i> ド	動作	
LDI	6	0000	0110	GRØ ← 6	
MOV	GR1, GR0	0001	01 00	GR1 ← GR0	
ADD	GR2, GR1	0010	10 01	GR2 ← GR2 + GR1	
SUB	GR2, GR1	0011	10 01	GR2 ← GR2 - GR1	
LD	GR3, GR2	0100	11 10	GR3 ← DM[GR2]	
ST	GR3, GR2	0101	11 10	DM[GR2] ← GR3	
JMP	5	0110	0101	PR ← 5	

- ※ 汎用レジスタは GR0~GR3 の4つを指定可能
- ※即値ロードの操作対象はGROのみ

プログラム例

```
C言語
プログラム
```

```
x = 6;
do{
    y = x - 2;
    x = x + y;
while(1);
```

意味

動作

```
アセンブラ
プログラム
```

```
LDI X ; Xのアドレスをロード
                             GR0 = &x
    MOV GR2,GR0 ; Xのアドレスを転送
                             GR2 = &x
    LDI Y ; Yのアドレスをロード GR0 = &y
    MOV GR3,GR0 ; Yのアドレスを転送
                             GR3 = &y
    LDI 6 ; 6を即値ロード
                             GR0 = 6
LOOP: ST GRO,GR2 ; Xにストア
                             x = 6 x = x + y
    MOV GR1,GR0 ; Xの値を転送
                             GR1 = x
    LDI 2 ; 2を即値ロード
                             GR0 = 2
    SUB GR1,GR0 ; Xから2を減算 GR1 = x - 2
    ST GR1,GR3; Yにストア
                             y = x - 2
    LD GR0,GR2 ; Xをロード
                             GR0 = x
    ADD GRO, GR1 ; XにYを加算
                             GR0 = x + y
    JMP LOOP ; LOOPに戻る
```

機械語プログラム(メモリの内容)

命令メモリ(IM)


```
ADRS
          INST
0000 : 0000 0000
                            LDI
                                 X
0001
      0001 10 00
                                 GR2,GR0
                            MOV
0010 : 0000 0001
                            LDI
0011 : 0001 11 00
                                 GR3.GR0
                            MOV
0100 : 0000 0110
                                 6
                            LDI
0101 : 0101 00 10
                   : L00P: ST
                                 GRO, GR2
0110 : 0001 01 00
                            MOV
                                 GR1.GR0
0111 : 0000 0010
                            LDI
1000 : 0011 01 00
                                 GR1,GR0
                            SUB
1001 : 0101 01 11
                                 GR1,GR3
                            ST
1010 : 0100 00 10
                                 GRO, GR2
                            LD
1011 : 0010 00 01
                                 GRO, GR1
                            ADD
1100 : 0110 0101
                            JMP
                                 LO<sub>O</sub>P
1101:
      XXXX XXXX
1110 : xxxx xxxx
1111 : xxxx xxxx
```

データメモリ(DM)


```
ADRS
       DATA
0000 : 0000 :
             X
0001: 0000
0010 : 0000
0011:0000
0100 :
      0000
0101 : 0000
0110 : 0000
0111:
       0000
1000 : 0000
1001 : 0000
1010:
       0000
1011 : 0000
1100 : 0000
1101:
       0000
1110 :
       0000
1111 : 0000
```

```
命令メモリ(IM) ・・・ アドレス: 4bit(0~15番地) 命令: 8bit データメモリ(DM)・・・ アドレス: 4bit(0~15番地) データ: 4bit 変数のラベル X と Y は実際の格納先番地と対応 ジャンプ先のラベル LOOP は実際のジャンプ先と対応
```


CPUのブロック図(初期バージョン)




LDI命令の動作




MOV命令の動作






LD命令の動作

LD GR3,GR2 | 0100 | 1110 | GR3 ← DM[GR2]




ST命令の動作

ST GR3,GR2 0101 1110 DM[GR2] ← GR3



命令フェッチ: Instruction Fetch (IF)



書き込み信号(pr_we)が1なら PRを1繰り上げる


```
assign im_adrs = pr_dout;
rom im(.adrs(im_adrs), .dout(im_dout));
```

PRで指定した番地の内容(命令)を IMから読み出す


書き込み信号(ir_we)が1なら IMの内容(命令)をIRに格納する

レジスタ・フェッチ: Register Fetch (RF)

IR[1:0]の値を GRbのレジスタ番号として指定



レジスタ・フェッチ: Register Fetch (RF)




GRaの内容をARに格納する

選択信号(br_sel)が1ならGRbの内容、 0ならIR[3:0]の値をBRに格納する


命令実行: Execution (EX)

アドレス(dm_adrs)によって 読み出し先や書き込み先を指定




読み出し信号(dm_re)が1なら DMの内容(データ)を読み出し

書き込み信号(dm_we)が1なら データ(dm_din)をDMに書き込み



選択信号(dr_sel)が 1ならBRの内容、 0ならDMの内容を 選択してDRに格納

書き込み: Write Back (WB)




命令メモリ (IM)

```
module rom(
  adrs, dout
  input [3:0] adrs;
  output [7:0] dout;
  reg [7:0] dout;
                                                                 IM
  always@(adrs) begin
    case(adrs)
                                                                    DOUT
                                                            ADRS
      4'b0000: dout <= 8'h06; /* LDI 6 */
      default: dout <= 8'hxx;</pre>
    endcase
  end
endmodule
```

指定したアドレス(adrs)の内容(命令)を読み出し

データメモリ (DM)

```
module ram(
 clk, re, we, adrs, din, dout
);
  input clk, re, we;
                               16個の
  input [3:0] adrs, din;
                            4bitレジスタ
 output [3:0] dout;
 reg [3:0] data [0:15];
  always@(posedge clk) begin
   if(we == 1'b1) begin
     data[adrs] <= din;</pre>
   end
  end
  assign dout = (re == 1'b1)
       ? data[adrs] : 4'bxxxx;
endmodule
```




書き込み信号(we)が1なら 指定したアドレス(adrs)にデータ(din)を書き込み

読み出し信号(re)が1なら 指定したアドレス(adrs)のデータを読み出し

汎用レジスタ (GR)


```
module regf(
  clk, we, din, a, dout_a, b, dout_b
);
  input clk, we;
  input [3:0] din;
  input [1:0] a, b;
 output [3:0] dout_a, dout_b;
 reg [3:0] data [0:3]; 🗸
                                 4個の
  always@(posedge clk) begin `
                             4bitレジスタ
   if(we == 1'b1) begin
     data[a] <= din;</pre>
   end
  end
  assign dout a = data[a];
  assign dout b = data[b];
endmodule
```



書き込み信号(we)が1なら 指定した番号(a)のレジスタにデータ(din)を書き込み

指定した番号(a,b)のレジスタの内容をそれぞれ読み出し

CPUの制御信号



DM読み出し

dm_re

各命令のRTL動作と制御信号

時刻	LDI (0000)	MOV (0001)	LD (0100)	ST (0101)
0	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>
1	AR ← xx BR ← IMM br_sel = 0	AR ← xx BR ← GRb br_sel = 1	AR ← xx BR ← GRb br_sel = 1	AR ← GRa BR ← GRb gr_sel = 1 br_sel = 1
2	DR ← BR dr_sel = 1	DR ← BR dr_sel = 1	<pre>DR ← DM[BR] dm_re = 1 dr_sel = 0</pre>	<pre>DM[BR] ← AR dm_we = 1</pre>
3	GR0 ← DR gr_sel = 0 gr_we = 1	GRa ← DR gr_sel = 1 gr_we = 1	GRa ← DR gr_sel = 1 gr_we = 1	

CPUの制御回路

SRに1を加算 2bitなので3(11)の次は0(00)

```
csg csg(
   .iru(ir_dout[7:4]), .sr(sr_dout),
   .gr_sel(gr_sel), .br_sel(br_sel), .dr_sel(dr_sel),
   .ir_we(ir_we), .pr_we(pr_we), .gr_we(gr_we),
   .dm_re(dm_re), .dm_we(dm_we));
```

操作コードIR[7:4]の内容と ステートレジスタSRの内容に応じて 各制御信号を出力 SR iru CSG control signals

IR: 命令レジスタ

SR:ステートレジスタ

CSG:制御信号生成回路

制御信号生成回路(CSG)

```
module csg(
                                                                   IR
  iru, sr,
 gr_sel, br_sel, dr_sel,
                                                         SR
  ir_we, pr_we, gr_we,
 dm re, dm we
                                                            iru
);
      always@(iru or sr) begin
                                 case(sr)
                                                              CSG
        gr_sel <= 1'bx;</pre>
                                   2'b00: begin
       br sel <= 1'bx;</pre>
                                    ir_we <= 1'b1;
       dr sel <= 1'bx;</pre>
                                    pr we <= 1'b1;
        ir_we <= 1'b0;
                                  end
                                                          control signals
       pr_we <= 1'b0;
                                  2'b01: begin
       gr_we <= 1'b0;
                                     case(iru)
       dm re <= 1'b0;</pre>
                                                      IR: 命令レジスタ
       dm we <= 1'b0;
                                    endcase
                                                      SR:ステートレジスタ
        case(sr)
                                                      CSG:制御信号生成回路
                                   end
        endcase
                                 endcase
     end
```

制御信号のデフォルト値を指定すれば以降の記述は単純IRとSRに対する制御信号の動作を記述

課題

(1)配布した初期バージョンのCPUは 以下の4つの命令が実行できる。


> LDI 即値ロード MOV レジスタ間転送 LD ロード ST ストア

命令メモリの内容を変更し、 右のテストプログラムを実行せよ。 ● テストプログラム
LDI 5
MOV GR1, GR0
LDI 2
ST GR1, GR0
LD GR2, GR0
MOV GR3, GR2

命令メモリ (IM)

命令メモリの各アドレスに対して命令の機械語を記述せよ。

```
module rom(
  adrs, dout
  input [3:0] adrs;
  output [7:0] dout;
  reg [7:0] dout;
  always@(adrs) begin
    case(adrs)
      4'b0000: dout <= 8'hxx;
      4'b0001: dout <= 8'hxx;
      default: dout <= 8'hxx;</pre>
    endcase
  end
endmodule
```



機械語の定数を16進数(8'hxx)ではなく、 2進数(8'bxxxxxxxx)で記述しても良い。 また、以下の4つの記述はいずれも 8ビットの定数 01010110 を表しており、 どの記述も同じである。

- 1) 8' h56
- ② {4'h5, 2'h1, 2'h2}
- ③ {4'b0101, 2'b01, 2'b10}
- ④ 8'b01010110 (ST GR1, GR2の機械語)

課題


(2)以下の命令を実行できるようにCPUに変更を加えよ。

ADD 加算 SUB 減算


時刻	LDI (0000)	MOV (0001)	ADD (0010)	SUB (0011)
0	$IR \leftarrow IM[PR]$ $PR \leftarrow PR+1$			
1	$AR \leftarrow xx$ $BR \leftarrow IMM$	$AR \leftarrow xx$ $BR \leftarrow GRb$	AR ← GRa BR ← GRb	AR ← GRa BR ← GRb
2	DR ← BR	DR ← BR	DR ← AR + BR	DR ← AR - BR
3	GRØ ← DR	GRa ← DR	GRa ← DR	GRa ← DR


演算回路の追加

ALUを追加 2bitの選択信号(alu_sel)を追加



ADD, SUB命令の動作






3

GRa ← DR

算術論理演算ユニット(ALU)


```
module alu(
  a, b, sel, y
);
  input [3:0] a, b;
  input [1:0] sel;
  output [3:0] y;
  reg [3:0] y;
  always@(a or b or sel) begin
    case(sel)
      default: ...;
    endcase
  end
endmodule
```



2bitの選択信号(alu_sel)に対して ALUの出力を選択

alu_sel	1	В
	2	A+B
	3	A-B

ALUの追加




各命令のRTL動作と制御信号

時刻	LDI (0000)	MOV (0001)	ADD (0010)	SUB (0011)
0	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_we = 1</pre>
1	AR ← xx BR ← IMM br_sel = 0	AR ← xx BR ← GRb br_sel = 1	AR ← GRa BR ← GRb gr_sel = 1 br_sel = 1	AR ← GRa BR ← GRb gr_sel = 1 br_sel = 1
2	DR ← BR alu_sel = 01 dr_sel = 1	DR ← BR alu_sel = 01 dr_sel = 1	DR \leftarrow AR + BR alu_sel = 10 dr_sel = 1	DR ← AR - BR alu_sel = 11 dr_sel = 1
3	GRØ ← DR gr_sel = 0 gr_we = 1	GRa ← DR gr_sel = 1 gr_we = 1	GRa ← DR gr_sel = 1 gr_we = 1	<pre>GRa ← DR gr_sel = 1 gr_we = 1</pre>

LD, ST命令はALUを使用しないので制御は変更なし

ALU選択信号の追加

```
module csg(
  iru, sr,
  gr_sel, br_sel, dr_sel,
  alu_sel,
  ir_we, pr_we, gr_we,
  dm re, dm we
);
      always@(iru or sr) begin
        gr sel <= 1'bx;</pre>
        br sel <= 1'bx;</pre>
        dr sel <= 1'bx;</pre>
        alu sel <= 2'bxx;</pre>
        ir we <= 1'b0;
        pr_we <= 1'b0;
        gr_we <= 1'b0;
        dm re <= 1'b0;</pre>
        dm we <= 1'b0;
        case(sr)
        endcase
      end
```



IR: 命令レジスタ

SR:ステートレジスタ

CSG:制御信号生成回路

2bitの選択信号(alu_sel)を追加 LDI, MOVの制御を修正 ADDとSUBの制御を追加


課題

(3)以下の命令を実行できるようにCPUに変更を加えよ。

JMP 無条件ジャンプ

時刻	JMP (1010)
0	<pre>IR ← IM[PR]</pre>
	PR ← PR+1
1	PR ← ADRS

PR選択回路の追加



pr_sel	PR+1 または IR[3:0]
gr_sel	IR[3:2] または 0
br_sel	GRb または IR[3:0]
dr_sel	ALU または DM

GR書き込み

DM書き込み

DM読み出し


gr_we

dm we

dm_re

atu_set	1	В
	2	A+B
	3	А-В

JMP命令の動作



各命令のRTL動作と制御信号

時刻	JMP (0110)
0	<pre>IR ← IM[PR] PR ← PR+1 ir_we = 1 pr_sel = 1 pr_we = 1</pre>
1	PR ← ADRS pr_sel = 0 pr_we = 1

時刻Oは命令フェッチの動作


- → 何の命令か確定していない段階
- → ジャンプ命令も一旦はPRを繰り上げる

時刻Oでの pr_sel の動作は全命令で共通

→ PRを繰り上げるために必要

PR選択信号の追加

```
module csg(
  iru, sr,
  pr_sel, gr_sel, br_sel, dr_sel,
  alu_sel,
  ir we, pr we, gr we,
  dm re, dm we
);
      always@(iru or sr) begin
        pr sel <= 1'bx;</pre>
        gr sel <= 1'bx;
        br sel <= 1'bx;</pre>
        dr_sel <= 1'bx;</pre>
        alu sel <= 2'bxx;</pre>
        ir we <= 1'b0;
        pr_we <= 1'b0;
        gr we <= 1'b0;
        dm re <= 1'b0;</pre>
        dm we <= 1'b0;</pre>
        case(sr)
        endcase
      end
```



IR: 命令レジスタ

SR:ステートレジスタ

CSG:制御信号生成回路

選択信号(pr_sel)を追加 全命令共通の制御を修正 JMPの制御を追加

課題

(1)命令メモリを変更し、テストプログラムを実行せよ。

(2)以下の命令を実行できるようにCPUに変更を加えよ。

ADD 加算

SUB 減算

(3)以下の命令を実行できるようにCPUに変更を加えよ。

JMP 無条件ジャンプ

テストプログラム例


課題(1)		課題((2)		課題(3)	
LDI MOV LDI ST LD	GR1, 2 GR1, GR2,	GRØ GRØ	LDI MOV LDI ST LD	GR1, 2 GR1, GR2,	GRØ GRØ	LDI MOV LDI ST LD	GR1, 2 GR1, GR2,	GRØ GRØ
MOV	GR3,	GR2	MOV ADD SUB	GR3, GR1, GR2,	GRØ	MOV ADD SUB JMP	GR3, GR1, GR2,	GR0

課題(1)は上記のプログラムを実行すること。 課題(2)(3)は他のプログラムでテストしてもよい。 すべての命令が正しく動作することを確認せよ。

変更のポイント

- 課題2: 2bitのALUの選択信号(alu_sel)を追加
 - ALUに加算と減算の回路を追加
- 課題3: PRの選択信号(pr_sel)を追加
 - PR+1またはIRの内容を選択する回路を追加
- 共通: 制御信号の動作をCSGに記述
- 共通: 命令メモリにプログラムを記述

波形の提出方法



波形にはどの箇所でどの部分が動作しているかを 色付きのペンなどでわかりやすく示すこと。(手書きのみ可、コピー不可)

レポート提出

ソースファイル:Webから提出

(次回授業日の当日9時締切)

※課題ごとに動作に必要な*.v を全て(他のファイルを含めても可)

レポート: 3号館1階知識工学部事務室へ提出

(次回授業日の当日9時締切)

※全ての課題についてまとめた一通のレポート

レポートの内容:

iverilog の実行結果(ワープロ可) gtkwave の波形(印刷可、ペンの追記は手書きのみ可) 結果に対する説明や考察などを記述(ワープロ可)

レポートの表紙:

第5回ハードウェア記述言語レポート 学籍番号、氏名