

第4回 ハードウェア記述言語 ~乗算器、除算器~

中野 秀洋



単一サイクル乗算器





4bit単一サイクル乗算器

```
module mul_s(clk, a, b, p);
                clk;
   input
   input
         [3:0] a, b;
   output [7:0] p;
   reg [7:0] p;
   wire [3:0] w0, w1, w2, w3;
   assign w0 = a & \{4\{b[0]\}\};
   assign w1 = a & \{4\{b[1]\}\}
   assign w2 = a \& \{4\{b[2]\}\}
   assign w3 = a & \{4\{b[3]\}\};
  { n{w} }
  信号線wをn本コピー
   always@(posedge clk) begin
          + \{w1,1'b0\}
          + \{w2, 2'b00\}
          + {w3,3'b000};
   end
endmodule
```

```
1101

x 1011


1101


11010

000000

1101000

10001111
```






マルチサイクル乗算器

C1

各段の加算結果をレジスタに格納


マルチサイクルで動作 遅延小→動作周波数高



p0[5:0]	XXXXXXX	100111		
p1[6:0]	XXXXXXX	xxxxxxx	0100111	
p[7:0]	xxxxxx	xxxxxxx	xxxxxxx	10001111
•	C1	C2	C3	CA

4bitマルチサイクル乗算器


```
module mul_m(clk, a, b, p);
   input
                 clk;
   input
          [3:0] a, b;
   output [7:0]
   reg
           [5:0] p0;
           [6:0]
                 p1;
   reg
           [7:0]
   reg
                 p;
           [3:0] w0, w1, w2, w3;
   wire
   assign w0 = a & \{4\{b[0]\}\};
   assign w1 = a & \{4\{b[1]\}\}
   assign w2 = a \& \{4\{b[2]\}\}
   assign w3 = a & {4\{b[3]\}};
   always@(posedge clk) begin
       p0 <= w0 + \{w1,1'b0\};
   end
   always@(posedge clk) begin
       p1 <= p0 + \{w2, 2, b00\};
   end
   always@(posedge clk) begin
         <= p1 + {w3,3'b000};
   end
endmodule
```



パイプライン乗算器

後段の回路の動作時 前段の回路は未使用 → 無駄

未使用回路を後続の演算で利用 → 高速化



パイプライン乗算器

0010

0011

0010

00100


000000

0000000


X

パイプライン


複数の演算をオーバーラップさせて実行 先行する演算の完了を待たずに 後続の演算を開始可能 → 高速化




パイプライン乗算器(C1→C2)




パイプライン乗算器(C2→C3)




パイプライン乗算器(C3→C4)



パイプライン乗算器(C4→C5)



パイプライン乗算器(C5→C6)




4bitパイプライン乗算器

```
module mul_p(clk, a, b, p);
   input
           clk;
   input [3:0] a, b;
   output [7:0]
               p;
   reg [5:0] p0;
   reg [6:0] p1;
   reg [7:0]
   reg [3:0] a0, b0, a1, b1;
          [3:0] w0, w1, w2, w3;
   wire
   assign w0 = a & \{4\{b[0]\}\};
   assign w1 = a & \{4\{b[1]\}\};
   assign w2 = a0 & {4{b0[2]}};
   assign w3 = a1 & {4{b1[3]}};
   always@(posedge clk) begin
      p0 <= w0 + \{w1,1'b0\};
      a0 <= a;
      b0 <= b;
   end
```

```
被乗数・乗数もパイプラインへ 部分積の計算で必要
```


```
always@(posedge clk) begin
    p1 <= p0 + {w2,2'b00};
    a1 <= a0;
    b1 <= b0;
end
    always@(posedge clk) begin
        p <= p1 + {w3,3'b000};
end
endmodule</pre>
```



2種類の代入文


- . ノンブロッキング代入
 - 全ての式の右辺を先に評価して左辺に代入
 - 以下の例では a0 ← a と a1 ← a0 の並列代入

```
always@(posedge clk) begin
  a0 <= a;
  a1 <= a0;
end</pre>
```




- . ブロッキング代入
 - 上の式を評価してから下の式を評価
 - 以下の例では a1 ← a0 ← a の直列代入

```
always@(posedge clk) begin
  a0 = a;
  a1 = a0;
end
```




除算器の設計



右から商に追加

- 1. 商を左シフト
- 2. 差=剰余-除数
- 3a. 差>0なら剰余=差、商に1加算
- 3b. 差 < 0なら剰余と商はそのまま
- 4. 除数を右シフト



4bit単一サイクル除算器

```
module div(clk, a, b, q, r);
   input
                 clk;
   input [3:0] a, b;
   output [3:0] q, r;
   reg [3:0] q, r;
   wire [8:0] d0, d1, d2, d3;
   wire [3:0] r0, r1, r2;
   assign d\theta = \{4'b0000, a\} - \{1'b0, b, 3'b000\};
   assign d1 = \{4'b0000, r0\} - \{2'b00, b, 2'b00\};
   assign d2 = \{4'b0000, r1\} - \{3'b000, b, 1'b0\};
   assign d3 = \{4'b0000, r2\} - \{4'b0000, b\};
   assign r0 = (d0[8] == 1'b1)? a : d0[3:0];
   assign r1 = (d1[8] == 1'b1) ? r0 : d1[3:0];
   assign r2 = (d2[8] == 1'b1) ? r1 : d2[3:0];
   always@(posedge clk) begin
      r <= (d3[8] == 1'b1) ? r2 : d3[3:0];
      q <= {\sim d0[8], \sim d1[8], \sim d2[8], \sim d3[8]};
   end
endmodule
```

```
0000 1011 a
     - 0<mark>001 0</mark>000
0← 1 1111 1011 d0
       0000 1011
     - 00<mark>00 10</mark>00
1← 0 0000 0011 d1
       0000 0011 r1
     - 000<mark>0 010</mark>0
0← 1 1111 1111 d2
        0000 0011
     - 0000 <mark>0010</mark>
       0000 0001
                     d3
```

4bitマルチサイクル除算器

```
module div(clk, a, b, q, r);
   input
                 clk;
   input [3:0] a, b;
   output [3:0] q, r;
   reg [3:0] q, r;
   wire [8:0] d0, d1, d2, d3;
           [3:0] r0, r1, r2;
   reg
   assign d0 = \{4'b0000, a\} - \{1'b0, b, 3'b000\};
   assign d1 = \{4'b0000, r0\} - \{2'b00, b, 2'b00\};
   assign d2 = \{4'b0000, r1\} - \{3'b000, b, 1'b0\};
   assign d3 = \{4'b0000, r2\} - \{4'b0000, b\};
   always@(posedge clk) begin
       r0 <= (d0[8] == 1'b1) ? a : d0[3:0];
       r1 \leftarrow (d1[8] = 1'b1) ? r0 : d1[3:0];
       r2 \leftarrow (d2[8] = 1'b1) ? r1 : d2[3:0];
       r <= (d3[8] == 1'b1) ? r2 : d3[3:0];
       q <= {\sim d0[8], \sim d1[8], \sim d2[8], \sim d3[8]};
   end
endmodule
```


```
0000 1011
- 0<mark>001 0</mark>000
               b
1 1111 1011 d0
  0000 1011
  0000 1000
  0000 0011 d1
  0000 0011
- 000<mark>0 010</mark>0
1 1111 1111 d2
  0000 0011
               b
  0000 0010
  0000 0001
              d3
```

4bitパイプライン除算器


```
module div(clk, a, b, q, r);
  input clk;
  input [3:0] a, b;
  output [3:0] q, r;
  reg [3:0] q, r;
  wire [8:0] d0, d1, d2, d3;
  reg [3:0] r0, r1, r2;
                                             end
  reg [3:0] q0, q1, q2;
  reg [3:0] b0, b1, b2;
  assign d0 = \{4'b0000, a\} - \{1'b0, b, 3'b000\};
  assign d1 = \{4'b0000, r0\} - \{2'b00, b0, 2'b00\};
  assign d2 = \{4'b0000, r1\} - \{3'b000, b1, 1'b0\};
  assign d3 = \{4'b0000, r2\} - \{4'b00002, b2\};
  always@(posedge clk) begin
    r0 <= (d0[8] == 1'b1) ? a : d0[3:0];
    r1 <= (d1[8] == 1'b1) ? r0 : d1[3:0];
r2 <= (d2[8] == 1'b1) ? r1 : d2[3:0];
    r <= (d3[8] == 1'b1) ? r2 : d3[3:0];
```


```
q0 <= {3'b0,~d0[8]};
q1 <= {q0[2:0],~d1[8]};
q2 <= {q1[2:0],~d2[8]};
q <= {q2[2:0],~d3[8]};


b0 <= b;
b1 <= b0;
b2 <= b1;
end
endmodule</pre>
```



除算器の設計








シフトレジスタ(左シフト)


```
module shreg(
   clk, ld, d, q);
   input
           clk, ld;
   input [7:0] d;
   output [7:0] q;
   reg [7:0] q;
   always@(posedge clk) begin
      if(ld == 1'b1) begin
          q \ll d;
      end else begin
          q \leftarrow \{q[6:0], 1'b0\};
      end
   end
endmodule
```



1ビットずつ左シフト 最下位ビットにOを挿入 最上位ビットは消滅

シフトレジスタ(右シフト)


```
module shreg(
   clk, ld, d, q);
   input
           clk, ld;
   input [7:0] d;
   output [7:0] q;
   reg [7:0] q;
   always@(posedge clk) begin
      if(ld == 1'b1) begin
          q \ll d;
      end else begin
          q \leftarrow \{1'b0, q[7:1]\};
      end
   end
endmodule
```



1ビットずつ右シフト 最上位ビットにOを挿入 最下位ビットは消滅

入出力付きシフトレジスタ(左シフト)


```
module shreg(
   clk, ld, d, si, so, q);
   input
            clk, rst, ld;
   input [7:0] d;
   input
                 si;
   output
               so;
   output [7:0] q;
   reg [7:0] q;
   always@(posedge clk) begin
      if(ld == 1'b1) begin
          q \ll d;
      end else begin
          q \leftarrow \{q[6:0], si\};
      end
   end
   assign so = q[7];
endmodule
```



1ビットずつ左シフト 空いたビットに入力si あふれたビットが出力so

入出力付きシフトレジスタ(右シフト)

```
module shreg(
   clk, ld, d, si, so, q);
   input
            clk, rst, ld;
   input [7:0] d;
   input
                 si;
   output
               so;
   output [7:0] q;
   reg [7:0] q;
   always@(posedge clk) begin
      if(ld == 1'b1) begin
          q \ll d;
      end else begin
          q \leftarrow \{si, q[7:1]\};
      end
   end
   assign so = q[0];
endmodule
```



1ビットずつ右シフト 空いたビットに入力si あふれたビットが出力so

1101 (1)逐次型乗算器 1011 1101 **1101**0 000000 被乗数 **1101**000 1bit左シフト 10001111 8bit 0000000 1011 乗数 **C1** 00001101 1bit右シフト 00001101 00001101 0101 4bit 加算 + 00011010 00100111 00100111 0010 制御 + 00000000 **C3** 8bit 00100111 0001 00100111 乗数の最下位bitが1なら 01101000 **C4** 10001111 被乗数を加算(初期値:O) 10001111 **C5** 0000

0101 10) 1011 (2)逐次型除算器 除数 商 1bit右シフト 1bit左シフト 8bit 右から商を 00001011 0000 1桁追加 **C1** 00010000 11111011 00001011 0000 4bit 減算 **C2** 00001000 0000011 制御 0000011 0001 **C3** 00000100 8bit 11111111 剰余 0000011 0010 除数を減算して正なら更新 0000010 **C4**

(初期値:被除数)

C5 0000001 0101

0000001

課題

- (1)逐次型乗算器
- (2)逐次型除算器

verilogソースファイル(テストベンチを含む)を 作成し、シミュレーションを実行せよ.

また, シミュレーション波形も表示させよ.

提出すべきファイル

- 課題の回路のHDLソースファイル(テストベンチを含む)課題(1)~(2)に対してディレクトリ(ex4-?)を作成すること
- 課題の回路のシミュレーション実行結果 (iverilog の実行結果をリダイレクトして txt ファイルを作成)
- 課題の回路のシミュレーション波形 (gtkwaveから pdf ファイルを作成)
- 圧縮アーカイブファイル(ex4-?.tar.gz)を作成して Web上から提出せよ

```
ex4/

ex4-1/

ex4-2/

*.v, *.txt, *.pdf

*.v, *.txt, *.pdf
```

```
cd ex4
tar zcvf ex4-1.tar.gz ex4-1/
tar zcvf ex4-2.tar.gz ex4-2/
```