

實 習 十 三

單載子接面場效電晶體元件之基本特性

◆ 實習目的

1. 學習判斷 n 通道與 p 通道單載子接面場效電晶體種類之方法。
2. 學習判斷單載子接面場效電晶體之閘極 (G)、源極 (S) 與汲極 (D) 等 3 個接腳的方法。
3. 藉由實習過程，以瞭解單載子接面場效電晶體之基本原理與共源極 (CS) 組態之輸入、輸出電壓 - 電流特性曲線。



相 關 知 識

- ◆ **場效電晶體** (Field-Effect Transistors; **FET**) 屬於一種**單載子**之電子元件，即 FET 之電流僅由**多數載子**的流動所控制，亦可稱為**單載子場效電晶體** (Unipolar FET)。
- ◆ FET 為**閘極** (Gate; G)、**汲極** (Drain; D) 與**源極** (Source; S) 所構成之三端電子元件，它直接利用**閘極電壓**來調整汲 - 源極間之**通道空乏區寬度**，以控制流過電晶體之**電流**，故此元件 (FET) 可視為**電壓控制之電流源** (Voltage Control Current Source; VCIS)。
- ◆ **雙載子接面電晶體** (Bipolar Junction Transistor; **BJT**) 是由**射極**所發射之**多數載子**進入**基極**後，僅少部份與基極的**多數載子**結和外，大部份皆被**集 - 基極之逆向偏壓**收集起來，以形成集極電流之主要部份 (BJT 屬於雙載子之電子元件)，因此 BJT 是用基 - 射極電壓所產生之**電流**來控制集極電流，故可視為**電流控制之電流源** (Current Control Current Source; ICIS)。
- ◆ 由前面之討論可知，FET 之**閘極** (Gate; G)、**汲極** (Drain; D) 與**源極** (Source; S) 等三個端點的電氣特性，分別與 BJT 之**基極** (Base; B)、**集極** (Collector; C) 與**射極** (Emitter; E) 等三個端點的電氣特性有相互對應關係。



FET 與 BJT 之比較

◆ 單載子場效電晶體 (FET) 之物理結構與雙載子接面電晶體 (BJT) 完全不同，故兩種電晶體之電氣特性亦有許多不同，接著列出 FET 與 BJT 之主要不同特性如下：

- 1、 控制 FET 之電流完全由多數載子移動來決定，而控制 BJT 之電流，分別由多數載子與少數載子之移動來決定。
- 2、 FET 之汲極與源極區域的結構完全對稱，而 BJT 之 3 個區域的結構（基極、射極與集極）完全不對稱，因此 FET 之構造較 BJT 簡單。
- 3、 FET 直接使用電場(外加電壓)來控制通過電晶體之電流，只要適當偏壓設計，便可用來代替電阻。
- 4、 FET 之輸入電阻相當高，因此輸入電流相當小，FET 具有相當高之扇入 (Fan-In) 與相當低之雜訊。
- 5、 當輸入（閘 - 源極）偏壓為零時，亦可使 FET 導通，即無障壁電壓 (Barrier Voltage) 之問題，故 FET 可用來設計相當良好之訊號截波器。而欲使 BJT 導通，必須在基 - 射極加上適當之順向偏壓。
- 6、 因輸入端具有高電容與高電阻之特性，導致 FET 之增益與頻帶寬度 (GBW) 乘積比 BJT 小，故操作速度亦比 BJT 慢，此為 FET 之最大缺點。







- ◆ 依構成 FET 之半導體材料來分類，可以分成 **n 通道** (n Channel) 與 **p 通道** (p Channel) 等兩種；若以結構來分類，場效電晶體 (FET) 可分成**接面閘型 FET** — 接面場效電晶體 (Junction-Gate FET; JGFET) 與 **絕緣閘型 FET** (Insulated-Gate FET; IGFET) — **金氧半場效電晶體** (Metal-Oxide-Semiconductor FET; MOSFET) 等兩大類。
- ◆ 接面閘型場效電晶體可分成**接面場效電晶體** (Junction FET; JFET) 與**金半場效電晶體** (Metal semiconductor FET; MESFET) 等兩種；而絕緣閘型場效電晶體 (IGFET) 泛指**金氧半場效電晶體** (MOSFET)，而依製程之不同，MOSFET 亦可分成**加強型** (Enhancement) 與**空乏型** (Depletion) 等兩種。
- ◆ 為節省篇幅起見，本實習僅討論**接面場效電晶體** (JFET) 元件特性為主，而 MOSFET 之元件特性，大致上與 JFET 相似的特性。
- ◆ 依據半導體材料來分類，接面場效電晶體 (JFET) 可以分成 **n 通道** (n Channel) 與 **p 通道** (p Channel) 等兩種，而控制這兩種 JFET 所流動電流之載子，僅分別為**電子** (Electrons) 與**電洞** (Holes)。




接面場效電晶體 (JFET) 之基本結構與符號

- ◆ 在一塊 n 型 (p 型) 半導體兩端作歐姆接觸，以形成汲極與源極等兩個端點，接著將閘極連接至兩塊預先做好之 $p^+(n^+)$ 區，以形成第三個端點，即可構成 n 通道 (p 通道) 接面場效電晶體。
- ◆ 而 n 通道場效電晶體之透視圖、側面圖、電路符號與 p 通道之側面圖、電路符號，分別如下圖所示。



JFET 之基本原理

- ◆ 當在閘極加上**逆向偏壓** (Reverse Bias) 時，因閘極連接至**較高摻雜濃度**的 $p^+(n^+)$ 區域，會導致**空乏區**大部分往較低摻雜濃度之通道擴散，即逆向偏壓所產生之空乏區，大部份會朝**面積較大之通道擴散**，故施加於閘極之逆向偏壓 (輸入電壓) **可調整通道寬度**，以達**控制流過汲 - 源極電流** (輸出電流) 之目的。




- ◆ 構成 **n 型半導體材料**之多數載子為**電子** (Electrons)，而構成 **p 型半導體材料**之多數載子為**電洞** (Holes)，而電洞移動率 μ_p 只有電子移動率 μ_n 的**一半**，欲得到相同操作速度之 FET，則 **p 通道** (Channel) FET 之**通道寬度**必須為 **n 通道 FET** 之**兩倍**，因此 **n 通道 FET** 較為常用，故本書之討論皆以 **n 通道**為主。




接面場效電晶體之偏壓方式

- ◆ 因輸入端（閘極）使用**逆向偏壓**來控制輸出電流，使 JFET 具有**相當高之輸入阻抗**，導致僅有**相當小之輸入電流**（幾乎可視為零），因此 FET 僅有**電壓放大**，而無電流放大之功能，故 FET 之偏壓方式較 BJT 簡單。
- ◆ 當於**汲-源極**加入適當之偏壓後，若改變 JFET **閘-源極之逆向偏壓大小**，即可**調整通道之寬度**（即改變通道之導電率），以**控制輸出電流**。而 n 通道與 p 通道之**偏壓方式**，分別如下圖(a)與(b)所示。



(a) n 通道 JFET




(b) p 通道 JFET



- ◆ 若在接面場效電晶體 (JFET) 之**閘 - 源極**加入適當之**逆向偏壓**(V_{GS})，即藉改變**閘 - 源極**之**逆向偏壓** (Reverse Bias) 大小來**調整通道寬度** (即改變通道之導電率)，以控制流過電晶體之**輸出電流** (以 n 通道為例，輸出電流是由汲極流向源極： I_D)，而這種使用**外加輸入電壓** (電場)，直接控制電晶體之輸出電流，故此種電子元件稱為**場效電晶體**。


- ◆ 當分別在**閘 - 源極** (輸入端) 與**汲 - 源極** (輸出端) 施加適當之偏壓 (以共源極電路組態的偏壓方式為例) 時，若**適當的改變** V_{GS} 與 V_{DS} 之大小，便可調整 JFET 之**通道寬度**，進而改變通道之導電率與電荷數量，以控制**輸出電流** (I_D) 之大小，以設計各種實際所需電子電路。

- ◆ 接著將分成 3 個部分，以討論辨別 **JFET 之種類**、**接腳**與共源極電路組態之**輸出電壓 - 電流特性曲線**。




辨別 JFET 種類 (n 通道與 p 通道) 之方法


- ◆ 因 JFET 之汲極與源極連接至同一塊**較低摻雜濃度**之 n 型 (p 型) 半導體的兩端，以形成電流通過之通道，因此汲-源極可視為一個**等效電阻**，而閘-汲極與閘-源極之兩端，分別連接至**高摻雜濃度**之 p 型 (n 型) 與**低摻雜濃度** n 型 (p 型) 半導體的兩端，因此可視為 pn **接面二極體**。
- ◆ 若利用 JFET 之物理結構特性，即可用**三用電表**來判斷 JFET 之種類。接著討論使用三用電表之歐姆檔，以判斷 JFET 之閘極(G) 與種類的方法如下：
 1. 將**類比式三用電表** (使用指針顯示之電表) 之測量範圍選擇旋鈕撥至「 $R \times 10$ 」的歐姆檔位，並確定電表之正、負電壓輸出端與進行**歸零調整**。
 2. 首先將三用電表之**兩支測試棒**接觸 JFET 之某 2 支接腳後，再將電表之兩支測試棒所接觸的接腳**交換**，如右圖所示，若這兩次測量電表之指針皆有**相當大之偏轉**，則待測之兩支接腳，即為 JFET 之**汲極 (D) 與源極 (S)**，而剩下未碰觸之接腳，即可判定為**閘極 (G)** 接腳。



3. 接著將三用電表之**正電壓輸出端**接觸 JFET 之**閘極 (G)**，而負輸出電壓接觸剩下之任一接腳，如右下圖所示，若電表之指針有**大幅度之偏轉**，則表示待測電晶體之種類為 n 通道 JFET。反之，將三用電表之**負電壓輸出端**接觸 JFET 之**閘極 (G)**，而電壓正輸出端接觸剩下接腳之任一接腳，若電表之指針有**大幅度之偏轉**，則表示待測電晶體之種類為 p 通道 JFET，如左下圖所示。



判斷 JFET 之種類為 n 通道的示意圖




判斷 JFET 之種類為 p 通道的示意圖




分辨 JFET 之源極 (S) 與汲極 (D) 等 2 個接腳之方法

◆ 雖然 JFET 之源極 (S) 與汲極 (D)，皆連至**同一塊區域之半導體**，因此大部分 JFET 之源極與汲極可互換使用。但有些 JFET 之源極與汲極互換使用，可能會導致**增益下降**之問題，故如何**正確分辨 JFET 之源極與汲極**，亦必須加以討論。接著討論確定 JFET 之源極與汲極接腳位置之方法如下：

1. 將**類比式三用電表**（使用指針顯示之電表）之測量範圍選擇旋鈕撥至「 $R \times 10$ 」的歐姆檔位，並確定電表之正、負電壓輸出端與進行歸零調整。
2. 假設待測 JFET 之種類為 n 通道，首先將三用電表之**正、負電壓輸出端**，分別接觸尚未判定之 2 支接腳位置上，接著用**手指**（取代電阻）跨接正電壓輸出端與閘極後，如右圖所示。若電表之指針有**大幅度之偏轉**，則電表之正電壓輸出端所接觸之端點為**汲極**，而電表之負電壓輸出端所接觸之端點為**源極**。若電表之指針沒有明顯的偏轉，則**對調**正、負電壓輸出端所接觸之接腳（手指依然跨接正電壓輸出端與閘極），再重複上述動作。




3. 假設待測 JFET 之種類為 p 通道，首先將三用電表之**正、負電壓輸出端**，分別接觸**尚未判定之 2 支接腳**位置上，接著用**手指**（取代電阻）跨接負電壓輸出端（此端點與 JFET 之其中一支接腳接觸）與閘極後，如下圖所示。若電表之指針有**大幅度之偏轉**，則電表之負輸出電壓端所接觸之端點為**汲極**，而電表之正輸出電壓端所接觸之端點為**源極**。若電表之指針沒有明顯偏轉，則**對調**正、負電壓輸出端所接觸之接腳（手指依然跨接負電壓輸出端與閘極），再重複上述動作。





共源極 (CS) 電路組態之輸出電壓 - 電流特性曲線

- ◆ 當分別在**閘 - 源極**與**汲 - 源極**施加適當之偏壓(V_{GS} 與 V_{DS}) 時，若適當的改變 V_{GS} 與 V_{DS} 之大小，便可調整 JFET 之**通道寬度**，進而**改變**通道之導電率與電荷數量，以**控制**輸出電流 (I_D) 之大小。當使用者了解這些**電壓與電流之關係**後，便可使用 JFET 來設計各種實際所需電子電路。
- ◆ 當加上**不同偏壓** (V_{GS} 與 V_{DS}) 於 n 通道 JFET 後，便可討論 V_{GS} 、 V_{DS} 與 I_D 間之關係，分成**截止區**、**歐姆區**、**飽和區**與**崩潰區**等 4 個工作區，以說明 n 通道 JFET 的**操作原理**如下：



- 1、**歐姆區**(使用 V_{DS} 控制 I_D) : 若 V_{GS} 接受**固定逆向偏壓**，導致通道形成**固定大小之空乏區**。當 $V_{DS} < V_P$ 時，因通道之寬度固定，則 I_D 會隨 V_{DS} 之上升而逐漸增加，即 V_{DS} 與 I_D 成**近似線性關係**，此時 JFET 之特性與**電阻**相同。





而 JFET 操作在**歐姆區**之**汲極電流** I_D 可表示為

$$I_D = \frac{I_{DSS}}{V_P^2} \cdot (2 \cdot (V_{GS} + V_P) \cdot V_{DS} - V_{DS}^2)$$

註：當 JFET 操作於**飽和區**，且輸入電壓 $V_{GS} = 0$ 時，所得之**汲極電流**稱為 I_{DSS} 。




2、**飽和區**（使用 V_{GS} 控制 I_D ）：若 V_{GS} 接受**固定逆向偏壓**， I_D 會隨著 V_{DS} 之上升而增加，而隨著 I_D 之增加，沿著通道電阻所呈現之**歐姆壓降**，亦會在接面形成**反向偏壓**，導致通道受到**擠壓**，而逐漸**減少通道之寬度**。當 V_{DS} 增加到**某一值**時，即使再增加 V_{DS} ， I_D 亦會保持定值（通道之**導電率**不改變），而此時 V_{DS} 稱為**夾止電壓** (Pinch-Off Voltage)。當 $V_{DS} > V_P$ 時，JFET 便會進入**飽和區**操作（ I_D 之大小會隨 V_{GS} 之**減少而增加**），而此時之 $I_D = I_{DSS} \cdot \left(1 + \frac{V_{GS}}{V_P}\right)^2$ 。



註：夾止電壓之大小會隨 V_{GS} 之**減少而降低**，當 $V_{GS} = 0$ 時，所得之**汲極電流**與**夾止電壓**，分別被稱為 I_{DSS} （最大之 I_D ）與 V_P （最大之夾止電壓），而這兩個**物理量**為 JFET 相當重要的**參數**。



- 3、**截止區**：若 V_{DS} 之大小**固定**時，隨著 V_{GS} 逆向偏壓之**增加**，通道的**空乏區**亦會隨之加大，導致通道之**寬度逐漸縮小**（即導電率下降），因此 I_D 亦會隨之減小。當 V_{GS} 之**逆向電壓達到某一值**時，通道之寬度會縮小為**零**（即通道完全被堵住），導致 JFET 完全**截止** (Cut-Off)，此時 JFET 之 I_D 會降低至零，而此時之 V_{GS} 稱為 $V_{GS(off)}$ 。




註：當 JFET 操作於飽和區之**夾止**(Pinch-Off)現象(當 $V_{GS} = 0$ 時，所得之 V_{DS} 稱為**夾止電壓** V_P) 與操作於截止區之**截止** (Cut-Off) 現象（當 V_{GS} 達到某一值時，導致 JFET 完全截止之 V_{GS} 稱為 $V_{GS(off)}$ ）完全不同。雖然這兩個現象完全不同，但依據 JFET 之特性， $V_{GS(off)}$ 與 V_P 為**相等**，且**符號相反**之數

值，即 $V_{GS(off)} = -V_P$ ，故 JFET 操作在**飽和區**之 $I_D = I_{DSS} \cdot \left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)^2$





4、**崩潰區**：當 V_{GS} 之逆向電壓**固定**，若繼續增加 V_{DS} 至某一大小時，此 V_{DS} 會**貫穿整個通道**，導致 JFET 之**崩潰** (Breakdown)，而此時之**崩潰電壓**稱為 V_{DSS} 。一般而言，崩潰電壓 (V_{DSS}) 之大小與 V_{GS} 有關，即愈大之 V_{GS} 會導致愈大之 V_{DSS} 。

◆ 綜合以上之討論，即可繪出 n 通道 JFET 所構成之共源極組態的輸出特性曲線 (輸出電壓 V_{DS} 對輸出電流 I_D 之關係，而以輸入電壓 V_{GS} 作參考)，如下圖所示。



n 通道 JFET 之 $V_{DS}-I_D$ 特性曲線與 $V_{GS}-I_D$ 轉換特性曲線

- ◆ 由 n 通道 JFET 之操作原理可得 $V_{DS}-I_D$ 特性曲線，如右下圖所示，當 $I_D = 0$ 時， $V_{GS} = V_{GS(off)}$ ；而當 $V_{GS} = 0$ 時， $I_D = I_{DSS}$ ，若以這個電壓與電流之量為端點，配合實驗之方式 (JFET 操作於飽和區)，以施加不同 V_{GS} 時，所對應之 I_D ，所得到的 V_{GS} 與 I_D 關係，即可得到 n 通道 JFET 之 $V_{GS}-I_D$ 轉換特性曲線，如右下圖所示。



實習步驟與結果

(一) 辨別 JFET 之種類 (n 通道與 p 通道)





表 13-1 判斷 JFET 之閘極 (G) 與種類

JFET 種類	測量 接腳	正電壓輸出端	1	1	2	2	3	3	判斷測量結果	
	負電壓輸出端		2	3	1	3	1	2	G 極接腳	種類
2SK30A	電阻值 (Ω)		∞	∞	90	90	∞	∞	2	n 通道
2SK40	電阻值 (Ω)		∞	∞	85	85	∞	∞	2	n 通道



(二)判斷源 (S)、閘極 (G) 與汲極 (D) 等 3 個接腳之方法




表 13-2 判斷 JFET 之源極 (S) 與汲極 (D) 接腳位置

JFET 種類	測量 接腳	正電壓輸出端		判斷測量結果	
		1	3	源極 (S) 接腳	汲極 (D) 接腳
	負電壓輸出端	3	1		
2SK30A	電阻值(Ω)	450	450	1	3
2SK40	電阻值(Ω)	700	700	1	3



(三) n 通道 JFET 之 I_{DSS} 的測量





表 13-3 不同外加偏壓 V_{DD} 之 n 通道 JFET 的 I_{DSS} 值

V_{DD} (V)	1	2	4	6	8	10	12
V_{DS} (V)	0.27	0.57	1.34	2.59	4.48	6.45	8.38
I_{DSS} (mA)	0.72	1.47	2.69	3.43	3.58	3.62	3.63



(四) n 通道 JFET 之 $V_{GS(off)}$ 測量




表 13-4 不同外加偏壓 V_{DD} 之 n 通道 JFET 的 $V_{GS(off)}$ 值

V_{DD} (V)	5	7	10	12
$V_{GS(off)}$ (V)	~ 2.12	~ 2.14	~ 2.18	~ 2.26



(五) 共源極 (CS) 組態之輸出電壓 - 電流 ($V_{DS} - I_D$) 特性曲線






表 13-5 共源極 (CS) 組態之 V_{GS} 、 I_D 與 V_{DS} 的關係值

$V_{GS}(V) \backslash V_{DS}(V)$	1	2	3	5	6	8	10
0	2.27	3.3	3.52	3.61	3.63	3.65	3.65
-0.5V	1.68	2.11	2.18	2.23	2.24	2.26	2.26
-1V	0.85	1	1.03	1.05	1.06	1.06	1.07
-1.5V	0.32	0.34	0.35	0.35	0.36	0.36	0.36
-2V	0.01	0.01	0.01	0.01	0.01	0.01	0.01






■ 13-16 共源極 (CS) 組態之 $V_{DS} - I_D$ (以 V_{GS} 作參考) 特性曲線




■ 13-17 共源極 (CS) 組態之 $V_{GS} - I_D$ 轉換特性曲線




(六) 利用示波器直接測量共源極組態之 $V_{DS} - I_D$ (以 V_{GS} 作參考) 特性曲線







(a) $V_{GS} = 0V$




(b) $V_{GS} = -0.5V$



(c) $V_{GS} = -1V$



(d) $V_{GS} = -1.5V$



(e) $V_{GS} = -2.0V$

共源極組態之 $V_{DS} - I_D$ (以 V_{GS} 作參考) 輸出特性曲線

