Universidad del Valle de Guatemala Facultad de Ingeniería Departamento de Ingeniería Electrónica IE2011 - Electrónica Digital I Kurt Kellner

# Laboratorio 03 - Solución

Este laboratorio será trabajado de forma individual y se entregará de forma digital de acuerdo a la fecha de entrega en Canvas. Haga los ejercicios **SIN** usar una calculadora (a menos que se le indique lo contrario). Deberá identificar su entrega con su nombre, carné y sección. Deberá hacer un repositorio con carpetas por cada ejercicio

# Ejercicio 01

Para las siguientes tablas de verdad encuentre la ecuación SOP y POS:

#### Tabla 01

Α	В	С	Υ	
0	0	0	1	
0	0	1	0	
0	1	0	1	
0	1	1	0	
1	0	0	1	
1	0	1	1	
1	1	0	0	
1	1	1	1	

 $\begin{array}{ll} \textbf{Respuestas} & \textbf{SOP:} \ \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot B \cdot \overline{C} + A \cdot \overline{B} \cdot \overline{C} + A \cdot \overline{B} \cdot C + A \cdot B \cdot C \\ \textbf{POS:} \ (A + B + \overline{C}) \cdot (A + \overline{B} + \overline{C}) \cdot (\overline{A} + \overline{B} + C) \end{array}$ 

### Tabla 02

$$\begin{array}{ll} \textbf{Respuestas} & \textbf{SOP:} \ (\overline{A} \cdot \overline{B} \cdot C) + (A \cdot B \cdot \overline{C}) + (A \cdot B \cdot C) \\ & \textbf{POS:} \ (A + B + C) \cdot (A + \overline{B} + C) \cdot (A + \overline{B} + \overline{C}) \cdot (\overline{A} + B + C) \cdot (\overline{A} + B + \overline{C}) \end{array}$$

#### Tabla 03

Α	В	С	D	Υ
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

 $\begin{aligned} & \mathsf{SOP:} \ (\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot D) + (\overline{A} \cdot \overline{B} \cdot C \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot C \cdot D) + (\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot C \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}) + (\overline{A}$ 

#### Tabla 04

Α	В	С	D	Υ
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

 $\begin{aligned} & \mathsf{SOP:} \ (\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot C \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot C \cdot D) + (\overline{A} \cdot B \cdot C \cdot \overline{D}) + (\overline{A} \cdot B \cdot C \cdot D) + (\overline{A} \cdot B \cdot C \cdot D) + (\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot C \cdot \overline{D}) + (\overline{A} \cdot \overline{B} \cdot \overline{D} \cdot \overline{D}) + (\overline{A} \cdot \overline{D} \cdot \overline{D}) + ($ 

## Ejercicio 02

Implemente una ecuación booleana de cada tabla de verdad del Ejercicio 01 en el *assignment* en CircuitVerse. En total deberá implementar 4 circuitos: 1 por tabla (usted escoge si implementa la POS o la SOP).

Tome una captura de pantalla a cada ejercicio que implemente y agrege esta captura a su entrega de laboratorio en Canvas.

#### 0.0.1 Solución:

https://circuitverse.org/users/20719/projects/lab03-solucion

## Ejercicio 03

Implemente **TODAS** las ecuaciones booleanas del ejercicio 01 en verilog utilizando *gate level modelling*.

Deberá hacer cada ejercicio en un folder individual (en total necesitará 8 carpetas). Dentro de cada carpeta deberá ejecutar el comando apio init -b TinyFPGA-BX. Este comando creará un archivo .ini que incluye la configuración del TinyFPGA.

Después de eso deberá crear 2 archivos con extensión verilog (.v). El nombre del primer archivo es irrelevante, pero el segundo sí tiene que tener un formato. A manera de ejemplo digamos que usted creó un archivo llamado tabla01POS.v. El segundo archivo deberá tener el siguiente nombre: tabla01POS\_tb.v. Note que lo importante es agregar el \*\*\_tb\*\* al final. Estas letras le indican al simulador que ese archivo será el testbench. Para este laboratorio uno de los dos archivos de verilog deberá estar completamente vacío y su ejercicio estará en el otro archivo. No importa cuál de los dos archivos escoja. Para poder ejecutar su código deberá utilizar el comando apio sim.

- Puede ver un ejemplo del código (que vimos en clase) en el siguiente repositorio: GitHub kekellner/digital1\_lab03.
- Su simulación deberá incluir pruebas para **cada fila** de la tabla de verdad (es decir, si su tabla de verdad es de 3 entradas deberá tener 8 pruebas diferentes).

En la entrega de Canvas deberá adjuntar un link a su repositorio (su repositorio debe ser público) y también deberá entregar un archivo .zip con todos sus códigos.

## Ejercicio 04

0.0.2 Solucion → Ver documento adjunto