

MRF24J40

数据手册

IEEE 802.15.4TM 2.4 GHz RF 收发器

请注意以下有关 Microchip 器件代码保护功能的要点:

- ? tMicrochip 的产品均达到 Microchip 数据手册中所述的技术指标。
- ? tMicrochip 确信:在正常使用的情况下,Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- ? t 目前,仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知,所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- ? tMicrochip 愿与那些注重代码完整性的客户合作。
- ? tMicrochip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 " 牢不可破 " 的。

代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下,能访问您的软件或其他受版权保护的成果,您有权依据该法案提起诉讼,从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分,因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利,它们可能由更新之信息所替代。确保应用符合技术规范,是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保,包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和/或生命安全应用,一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时,会维护和保障Microchip 免于承担法律责任,并加以赔偿。在 Microchip 知识产权保护下,不得暗中或以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、 Microchip 徽标、 Accuron、 dsPIC、 KEELoQ、 KEELoQ 徽标、 MPLAB、 PIC、 PICmicro、 PICSTART、 rfPIC、 SmartShun 和 UNI/O 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

FilterLab、Linear Active Thermistor、MXDEV、MXLAB、SEEVAL、SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标。

Analog-for-the-Digital Age、Application Maestro、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、FanSense、In-Circuit Serial Programming、ICSP、ICEPIC、Mindi、MiWi、MPASM、MPLAB Certified 徽标、MPLIB、MPLINK、mTouch、nanoWatt XLP、PICkit、PICDEM、PICDEM.net、PICtail、PIC³² 徽标、PowerCal、PowerInfo、PowerMate、PowerTool、REAL ICE、rfLAB、Select Mode、Total Endurance、TSHARC、WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 是 Microchip Technology Inc. 在美国的服务标记。 在此提及的所有其他商标均为各持有公司所有。

© 2009, Microchip Technology Inc. 版权所有。

QUALITY MANAGEMENT SYSTEM CERTIFIED BY DNV ISO/TS 16949:2002

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了ISO/TS-16949:2002 认证。公司在 PIC® MCU 与dsPIC® DSC、KEELOQ® 跳码器件、串行EEPROM、生材机外设、非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002。此外,Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

MRF24J40

IEEE 802.15.4TM 2.4 GHz RF 收发器

特性:

- 符合 IEEE 802.15.4™标准的 RF 收发器
- 支持 ZigBee[®]、MiWi™、MiWi P2P 和专有无线网络协议
- 简单的 4 线 SPI 接口
- 集成 20 MHz 和 32.768 kHz 晶振电路
- 低电流消耗:
 - RX 模式: 19 mA (典型值)
 - TX 模式: 23 mA (典型值)
 - 休眠模式: 2 uA (典型值)
- 小型 40 引脚无引线 QFN 6x6 mm² 封装


RF/ 模拟特性:

- ISM 频段 2.405-2.48 GHz 工作
- 数据传输率: 250 kbps (IEEE 802.15.4);
 625 kbps (加速模式)
- +5 dBm 最大输入值时,典型灵敏度为 -95 dBm
- 36 dB TX 功率控制范围时, 典型输出功率为 +0 dBm
- 集成 TX/RX 开关的差分 RF 输入 / 输出
- 集成低相位噪声压控振荡器 (Voltage Control Oscillator, VCO)、频率合成器和 PLL 环路滤波器
- · 数字 VCO 和滤波器校准
- 集成 RSSI ADC 和 I/Q DAC
- 集成 LDO
- 高收发器和 RSSI 动态范围

MAC/ 基带特性:

- 硬件 CSMA-CA 机制、自动应答响应和 FCS 校验
- · 独立的信标、发送和 GTS FIFO
- 支持所有 CCA 模式和 RSSI/ED
- 自动数据包重发能力
- 具备 CTR、CCM 和 CBC-MAC 模式的硬件安全引擎(AES-128)
- 支持 MAC 子层和上层的加密和解密

引脚图:



MRF24J40

景目

1.0	概述	3
2.0	硬件说明	5
	功能描述	
4.0	应用	129
	电气特性	
	封装信息	
附录 A		141
索引		143
	chip 网站	
	近 知客户服务	
客户支	7持	147
		148
		149

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此,我们将不断改进出版物的内容和质量,使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议,请通过电子邮件联系我公司 TRC 经理,电子邮件地址为 CTRC@microchip.com,或将本数据手册后附的 《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本,请查询我公司的网站:

http://www.microchip.com

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号,例如 DS30000A是DS30000 的 A 版本。

勘误表

现有器件可能带有一份勘误表,描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件/文档存在某些差异时,就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表,请通过以下方式之一查询:

- Microchip 网站, http://www.microchip.com
- 当地 Microchip 销售办事处 (见最后一页)

在联络销售办事处时,请说明您所使用的器件型号、硅片版本和数据手册版本 (包括文献编号)。

客户通知系统

欲及时获知 Microchip 产品的最新信息,请到我公司网站 www.microchip.com 上注册。

1.0 概述

MRF24J40 是符合 IEEE 802.15.4™ 标准的 2.4 GHz RF 收发器。它在单芯片解决方案中集成了 PHY 和 MAC 功能。图 1-1 给出了 MRF24J40 无线节点的简化框图。MRF24J40 是低成本、低功耗及低数据传输率(250 或625 kbps)的无线个人局域网(Wireless Personal Area Network,WPAN)器件。MRF24J40 通过 4 线串行 SPI接口、中断、唤醒和复位,与许多普及型Microchip PIC®单片机接口。

MRF24J40 提供如下硬件支持特性:


- 能量检测
- 载波侦听

- 三种 CCA 模式
- CSMA-CA 算法
- 自动数据包重发
- 自动应答
- · 独立的发送、信标和 GTS FIFO 缓冲区
- 安全引擎支持 MAC 子层和上层的加密和解密

这些特性降低了处理负担,从而允许使用低成本的8位单片机。

MRF24J40 与 Microchip 的 ZigBee[®]、MiWi™和 MiWi P2P 软件协议栈兼容。上述每种协议栈(包括源代码)都可通过如下 Microchip 网站免费下载: http://www.microchip.com/wireless。


图 1-1: 无线节点框图



1.1 IEEE 802.15.4-2003 标准

MRF24J40 符合 IEEE 802.15.4™-2003 标准。该标准指定了构成无线网络器件基础的物理层(PHY)和介质访问控制器层(Media Access Controller,MAC)功能。图 1-2 给出了 PHY 包和 MAC 帧的结构。

为了更好地理解 MRF24J40 的配置和运行,强烈推荐设计工程师熟悉 IEEE 802.15.4-2003 标准。可从 IEEE 网站: http://www.ieee.org 下载此标准。



2.0 硬件说明

2.1 概述

MRF24J40 是符合 IEEE 802.15.4 标准的 2.4 GHz RF 收发器。它在单芯片解决方案中集成了 PHY 和 MAC 功能。图 2-1 给出了 MRF24J40 的电路框图。

频率合成器采用外部 20 MHz 晶振作为时钟,产生 2.4 GHz RF 频率。

接收器采用低 IF 架构,由低噪声放大器(Low Noise Amplifier,LNA)、下变频混频器、多相通道滤波器和带接收器信号强度指示器(Receiver Signal Strength Indicator,RSSI)的基带限制放大器。

发送器采用具有 0 dBm 最大输出 (典型值)和 36 dB 功率控制范围的直接变频架构。

内部收发(Transmit/Receive, TR)开关将发送器和接收器电路组合成差分 RFP 和 RFN 引脚。这些引脚连接到阻抗匹配电路(balun)和天线。可通过 GPIO 引脚控制外部功率放大器(Power Amplifier, PA)和 / 或 LNA。


可将 6 个通用输入 / 输出(General Purpose Input/Output,GPIO)引脚配置为控制或监视用途。还可将这几个 GPIO 引脚配置为控制外部 PA/LNA RF 开关。

功率管理电路包含一个集成低压差(Low Dropout, LDO)稳压器。可将 MRF24J40 置于极低电流(典型值为 2 μA)的休眠模式。可将内部 100 kHz 振荡器或32 kHz 外部晶振用于休眠模式时序。

介质访问控制器(MAC)电路对符合 IEEE 802.15.4 标准的数据包的接收和格式进行验证。数据缓存在发送和接收 FIFO 中。载波侦听多路访问一冲突避免(Carrier Sense Multiple Access-Collision Avoidance,CSMA-CA)、超帧构造器、接收帧过滤器和安全引擎功能都由硬件实现。安全引擎为具备 CTR、CCM 和CBC-MAC 模式的 AES-128 提供硬件电路。

通过 4 线串行外设接口(Serial Peripheral Interface, SPI)、中断、唤醒和复位引脚对收发器进行控制。

2.2 框图



2.3 引脚说明

表 2-1: MRF24J40 引脚说明

衣 2-1:	IAIL	KF24J4U 5	1.04 60-93
引脚	符号	类型	说明
1	VDD	电源	RF 电源。尽可能靠近该引脚连接一个旁路电容。
2	RFP	AIO	差分 RF 输入 / 输出 (+)。
3	RFN	AIO	差分 RF 输入 / 输出 (-)。
4	VDD	电源	RF 电源。尽可能靠近该引脚连接一个旁路电容。
5	Vdd	电源	电源保护环。尽可能靠近该引脚连接一个旁路电容。
6	GND	地	地保护环。
7	GPIO0	DIO	通用数字 I/O,也用作外部 PA 使能功能。
8	GPIO1	DIO	通用数字 I/O,也用作外部 TX/RX 开关控制。
9	GPIO5	DIO	通用数字 I/O。
10	GPIO4	DIO	通用数字 I/O。
11	GPIO2	DIO	通用数字 I/O,也用作外部 TX/RX 开关控制。
12	GPIO3	DIO	通用数字 I/O。
13	RESET	DI	全局硬件复位引脚,低电平有效。
14	GND	地	数字电路地。
15	WAKE	DI	外部唤醒触发 (必须用软件使能)。
16	INT	DO	至单片机的中断引脚。
17	SDO	DO	MRF24J40 的串行接口数据输出。
18	SDI	DI	MRF24J40 的串行接口数据输入。
19	SCK	DI	串行接口时钟。
20	CS	DI	串行接口使能。
21	VDD	电源	数字电路电源。尽可能靠近该引脚连接一个旁路电容。
22	GND	地	数字电路地。
23	NC	_	无连接。
24	GND	地	数字电路地。
25	GND	地	数字电路地。
26	NC	_	无连接。(允许引脚悬空;不连接信号。)
27	LPOSC2	Al	32 kHz 晶振输入。
28	LPOSC1	Al	32 kHz 晶振输入。
29	NC	_	无连接。(允许引脚悬空;不连接信号。)
30	NC	_	无连接。(允许引脚悬空;不连接信号。)
31	VDD	电源	带隙参考电路的电源。尽可能靠近该引脚连接一个旁路电容。
32	VDD	电源	模拟电路的电源。尽可能靠近该引脚连接一个旁路电容。
33	OSC2	Al	20 MHz 晶振输入。
34	OSC1	Al	20 MHz 晶振输入。
35	Vdd	电源	PLL 电源。尽可能靠近该引脚连接一个旁路电容。
36	GND	地	PLL 的地。
37	VDD	电源	电荷泵的电源。尽可能靠近该引脚连接一个旁路电容。
38	NC	_	无连接。
39	VDD	电源	VCO 的电源。尽可能靠近该引脚连接一个旁路电容。
40	LCAP	_	PLL 环路滤波器的外部电容。连接到外部 100 pF 电容。

图注: A = 模拟, D = 数字, I = 输入, O = 输出

2.4 电源和地引脚

表 2-2 列出了推荐的旁路电容。 VDD 引脚 1 和 31 需要连接两个旁路电容以确保足够的旁路去耦。尽可能缩短 VDD 引脚到旁路电容的走线长度。

表 2-2: 推荐的旁路电容值

旁路电容
47 pF 和 0.01 μF
47 pF
0.1 μF
0.01 μF
47 pF 和 0.01 μF
47 pF
47 pF
0.01 μF
1 μF

2.5 20 MHz 主振荡器


20 MHz 的主振荡器为内部 RF、基带和 MAC 电路提供主频率(MAINCLK)信号。外部 20 MHz 石英晶振连接在 OSC1 和 OSC2 引脚之间,如图 2-2 所示。表 2-3 列出了晶振参数。

表 2-3: 20 MHz 晶振参数 ⁽¹⁾

<u> </u>	
参数	值
频率	20 MHz
25°C 时的频率容差	±20 ppm ⁽²⁾
工作温度范围内的频率稳定性	±20 ppm ⁽²⁾
模式	基本
负载电容	15-20 pF
ESR	80Ω
	(最大值)

- 注 1: 这些值仅作为设计指导。
 - **2:** IEEE 802.15.4™标准指定发送的中心频率 容差最大值为 ±40 ppm。

图 2-2: 20 MHz 主晶振电路



2.6 锁相环

锁相环(Phase Lock Loop,PLL)电路需要在引脚 40(LCAP)上连接一个外部电容。推荐的电容值为 100 pF。电容和引脚 40 周围的 PCB 布线应谨慎设计,以最大程度降低对 PLL 的干扰。

2.7 32 kHz 外部晶振

32 kHz 外部晶振是休眠模式计数器两个休眠时钟(SLPCLK)频率的其中一个。休眠模式计数器对使能信标器件的信标间隔(Beacon Interval, BI)和无效周期以及未使能信标器件的休眠间隔进行计时。更多信息,请参见第 3.15 节 "休眠"。


SLPCLK 频率可在 32 kHz 外部晶振或 100 kHz 内部振荡器之间进行选择。32 kHz 外部晶振的频率精度和稳定性都优于 100 kHz 内部振荡器。外部 32 kHz 音叉式晶振连接在 LPOSC1 和 LPOSC2 引脚之间,如图 2-3 所示。表 2-4 列出了晶振参数。

表 2-4: 32 kHz 晶振参数 ⁽¹⁾

参数	值
频率	32.768 kHz
频率容差	±20 ppm
负载电容	12.5 pF
ESR	70 kΩ (最大值)

注 1: 这些值仅作为设计指导。

图 2-3: 32 kHz 外部晶振电路



2.8 100 kHz 内部振荡器

100 kHz 内部振荡器不需要外部元件,是休眠模式计数器两个休眠时钟(SLPCLK)频率的其中一个。休眠模式计数器对使能信标器件的信标间隔(BI)和无效周期以及未使能信标器件的休眠间隔进行计时。更多信息,请参见**第 3.15 节 " 休眠 "**。

SLPCLK 频率可在 32 kHz 外部晶振或 100 kHz 内部振荡器之间进行选择。32 kHz 外部晶振的频率精度和稳定性都优于 100 kHz 内部振荡器。建议在使用 100 kHz 内部振荡器之前先对其进行校准。校准过程请参见第3.15.1.2节"休眠时钟校准"。

2.9 复位 (RESET) 引脚

可通过将RESET引脚13置为低电平来执行外部硬件复位。在释放RESET引脚大约250μs后,MRF24J40将从复位状态释放。RESET引脚具有一个内部弱上拉电阻。

2.10 中断 (INT) 引脚

中断(INT)引脚 16 从 MRF24J40 向主单片机提供中断信号。中断的极性通过 SLPCON0 寄存器中的INTEDGE 位(0x211<1>)进行配置。在 INT 引脚有效之前,必须对中断进行允许和取消屏蔽。关于中断的功能描述,请参见第 3.3 节"中断"。

注: INTEDGE 极性默认为: 0 = 下降沿中断。 要确保中断极性与主单片机的中断引脚极 性相匹配。

2.11 唤醒 (WAKE) 引脚

唤醒(WAKE)引脚 15 从主单片机向 MRF24J40 提供外部唤醒信号。它与 MRF24J40 的休眠模式结合使用。WAKE 引脚默认情况下是被禁止的。关于立即休眠和唤醒模式的功能描述,请参见第 3.15.2 节"立即休眠和唤醒模式"。

2.12 通用输入/输出(GPIO)引脚

可将 6 个 GPIO 引脚单独配置为控制或监视用途。输入或输出选择通过 TRISGPIO (0x34) 寄存器进行配置。 GPIO 数据可通过 GPIO (0x33) 寄存器进行读 / 写。

GPIO 引脚具有有限的输出驱动能力。表 2-5 列出了各 GPIO 引脚的拉电流限制。

表 2-5: GPIO 拉电流限制


引脚	最大拉电流
GPIO0	4 mA
GPIO1	1 mA
GPIO2	1 mA
GPIO3	1 mA
GPIO4	1 mA
GPIO5	1 mA


GPIO0、GPIO1和 GPIO2可配置为通过内部 RF 状态机控制外部 PA、LNA和 RF的开关。这使得 MRF24J40可控制外部 PA和 LNA,而无需任何主单片机的干预。关于控制寄存器配置、时序图和应用信息,请参见第 4.2 节"外部 PA/LNA 控制"。

2.13 串行外设接口 (SPI) 端口引脚

MRF24J40作为从器件通过4线SPI端口与主单片机通信。MRF24J40支持SPI模式0,0,此模式要求SCK的空闲状态为低电平。在与MRF24J40通信期间,CS引脚必须保持为低电平。图 2-4 给出了写操作的时序。MRF24J40通过SDI引脚接收数据,并在SCK的上升沿移入数据。图 2-5 给出了读操作的时序。MRF24J40通过SDO引脚发送数据,并在SCK的下降沿移出数据。

注: 当 CS 为高电平(未选择 MRF24J40)时, SDO 引脚 17 默认为低电平状态。如果 MRF24J40 共用 SPI 总线,应在 SDO 信号线上加一个三态缓冲器,以提供高阻抗信号给 SPI 总线。请参见第4.4节"MRF24J40原理图和元器件清单"中的示例应用电路。





2.14 存储器构成

MRF24J40 中的存储器实现为静态 RAM, 可通过 SPI 端口访问。存储器根据功能划分为控制寄存器和数据缓冲区(FIFO),如图 2-6 所示。控制寄存器为 MRF24J40


的操作提供控制、状态和器件寻址功能。 FIFO 用作数据发送、接收和安全密钥的临时缓冲区。通过两种寻址方法访问存储器:短地址和长地址。


图 2-6: MRF24J40 的存储器映射		
短地址 存储空间	长地址 存储空间	
0x00 0x3F 控制寄存器 64 字节 0x000 0x07F	TX 常规 FIFO	128 字节
0x080	TX 信标 FIFO	128 字节
0x0FF 0x100	TX GTS1 FIFO	128 字节
0x17F 0x180	TX GTS2 FIFO	128 字节
0x1FF 0x200	控制寄存器	128 字节
0x27F 0x280 0x2BF	安全密钥 FIFO	64 字节
0x2C0 0x2FF 0x300	保留	
0x38F	RX FIFO	144 字节

2.14.1 短地址寄存器接口

短地址存储空间包含6位地址范围0x00至0x3F的控制寄存器。图2-7显示了短地址读,图2-8显示了短地址写。8位SPI传输首先传输0,表明是短地址传输。后

跟 6 位寄存器地址,最高有效位 (Most Significant bit, MSb) 在前。第 8 位指明是读操作 (0) 还是写操作 (1)。







2.14.2 长地址寄存器接口

长地址存储空间包含 10 位地址范围 0x000 至 0x38F 的 控制寄存器和 FIFO。图 2-9 显示了长地址读,图 2-10 显示了长地址写。12 位 SPI 传输首先传输 1,表明是长

地址传输。后跟 10 位寄存器地址,最高有效位 (MSb) 在前。第 12 位指明是读操作 (0) 还是写操作 (1)。





2.15 控制寄存器说明

控制寄存器为 MRF24J40 的操作提供控制、状态和器件寻址功能。下面的图、表和寄存器定义对控制寄存器的操作进行了说明。

2.15.1 控制寄存器映射

图 2-11: MRF24J40 的短地址控制寄存器映射

0x00	RXMCR	0x10	ORDER	0x20	ESLOTG67	0x30	RXSR
0x01	PANIDL	0x11	TXMCR	0x21	TXPEND	0x31	INTSTAT
0x02	PANIDH	0x12	ACKTMOUT	0x22	WAKECON	0x32	INTCON
0x03	SADRL	0x13	ESLOTG1	0x23	FRMOFFSET	0x33	GPIO
0x04	SADRH	0x14	SYMTICKL	0x24	TXSTAT	0x34	TRISGPIO
0x05	EADR0	0x15	SYMTICKH	0x25	TXBCON1	0x35	SLPACK
0x06	EADR1	0x16	PACON0	0x26	GATECLK	0x36	RFCTL
0x07	EADR2	0x17	PACON1	0x27	TXTIME	0x37	SECCR2
0x08	EADR3	0x18	PACON2	0x28	HSYMTMRL	0x38	BBREG0
0x09	EADR4	0x19	保留	0x29	HSYMTMRH	0x39	BBREG1
0x0A	EADR5	0x1A	TXBCON0	0x2A	SOFTRST	0x3A	BBREG2
0x0B	EADR6	0x1B	TXNCON	0x2B	保留	0x3B	BBREG3
0x0C	EADR7	0x1C	TXG1CON	0x2C	SECCON0	0x3C	BBREG4
0x0D	RXFLUSH	0x1D	TXG2CON	0x2D	SECCON1	0x3D	保留
0x0E	保留	0x1E	ESLOTG23	0x2E	TXSTBL	0x3E	BBREG6
0x0F	保留	0x1F	ESLOTG45	0x2F	保留	0x3F	CCAEDTH
,		. <u>-</u>				•	

图 2-12: MRF24J40 的长地址控制寄存器映射

0x200	RFCON0	0x210	RSSI	0x220	SLPCON1	0x230	ASSOEADR0	0x240	UPNONCE0
0x201	RFCON1	0x211	SLPCON0	0x221	保留	0x231	ASSOEADR1	0x241	UPNONCE1
0x202	RFCON2	0x212	保留	0x222	WAKETIMEL	0x232	ASSOEADR2	0x242	UPNONCE2
0x203	RFCON3	0x213	保留	0x223	WAKETIMEH	0x233	ASSOEADR3	0x243	UPNONCE3
0x204	保留	0x214	保留	0x224	REMCNTL	0x234	ASSOEADR4	0x244	UPNONCE4
0x205	RFCON5	0x215	保留	0x225	REMCNTH	0x235	ASSOEADR5	0x245	UPNONCE5
0x206	RFCON6	0x216	保留	0x226	MAINCNT0	0x236	ASSOEADR6	0x246	UPNONCE6
0x207	RFCON7	0x217	保留	0x227	MAINCNT1	0x237	ASSOEADR7	0x247	UPNONCE7
0x208	RFCON8	0x218	保留	0x228	MAINCNT2	0x238	ASSOSADR0	0x248	UPNONCE8
0x209	SLPCAL0	0x219	保留	0x229	MAINCNT3	0x239	ASSOSADR1	0x249	UPNONCE9
0x20A	SLPCAL1	0x21A	保留	0x22A	保留	0x23A	保留	0x24A	UPNONCE10
0x20B	SLPCAL2	0x21B	保留	0x22B	保留	0x23B	保留	0x24B	UPNONCE11
0x20C	保留	0x21C	保留	0x22C	保留	0x23C	未实现	0x24C	UPNONCE12
0x20D	保留	0x21D	保留	0x22D	保留	0x23D	未实现		
0x20E	保留	0x21E	保留	0x22E	保留	0x23E	未实现		
0x20F	RFSTATE	0x21F	保留	0x22F	TESTMODE	0x23F	未实现		

2.15.2 控制寄存器汇总

表 2-6: MRF24J40 的短地址控制寄存器汇总

表 2	-6:	MRF2	4J4U 的短	地址控制智	<u> </u>	T	1	1	1					
地址	文件寄存器 名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR 时 的值	详细信息所在页:			
0x00	RXMCR	r	r	NOACKRSP	r	PANCOORD	COORD	ERRPKT	PROMI	0000 0000	18			
0x01	PANIDL				PAN ID 低字节	(PANIDL<7:0>)				0000 0000	19			
0x02	PANIDH			0000 0000	19									
0x03	SADRL			0000 0000	20									
0x04	SADRH		短地址低字节(SADRL<7:0>) 短地址高字节(SADRH<15:8>)											
0x05	EADR0				64 位扩展地址位	(EADR0<7:0>)				0000 0000	21			
0x06	EADR1				64 位扩展地址位					0000 0000	21			
0x07	EADR2				64 位扩展地址位					0000 0000	21			
0x08	EADR3				64 位扩展地址位					0000 0000				
0x09	EADR4				64 位扩展地址位					0000 0000				
0x0A	EADR5				64 位扩展地址位					0000 0000				
0x0B	EADR6				64 位扩展地址位					0000 0000	-			
0x0C	EADR7									0000 0000				
0x0D	RXFLUSH	r	WAKEPOL	WAKEPAD	64 位扩展地址位 r	CMDONLY	DATAONLY	BCNONLY	RXFLUSH	0000 0000				
0x0E						r								
0x0F	保留	r	r	r	r		r	r	r	0000 0000				
	保留	l L	l DO3	r PO4	r DO0	1	1	1	1	0000 0000	-			
0x10	ORDER	BO3	BO2	BO1	BO0	SO3	SO2	SO1	S00	1111 1111	25			
0x11	TXMCR	NOCSMA	BATLIFEXT	SLOTTED	MACMINBE1	MACMINBE0	CSMABF2	CSMABF1	CSMABF0	0001 1100	1			
0x12	ACKTMOUT	DRPACK	MAWD6	MAWD5	MAWD4	MAWD3	MAWD2	MAWD1	MAWD0	0011 1001				
0x13	ESLOTG1	GTS1-3	GTS1-2	GTS1-1	GTS1-0	CAP3	CAP2	CAP1	CAP0	0000 0000				
0x14	SYMTICKL	TICKP7	TICKP6	TICKP5	TICKP4	TICKP3	TICKP2	TICKP1	TICKP0	0100 0000				
0x15	SYMTICKH	TXONT6	TXONT5	TXONT4	TXONT3	TXONT2	TXONT1	TXONT0	TICKP8	0101 0001	29			
0x16	PACON0	PAONT7	PAONT6	PAONT5	PAONT4	PAONT3	PAONT2	PAONT1	PAONT0	0010 1001	30			
0x17	PACON1	r	r	r	PAONTS3	PAONTS2	PAONTS1	PAONTS0	PAONT8	0000 0010	30			
0x18	PACON2	FIFOEN	r	TXONTS3	TXONTS2	TXONTS1	TXONTS0	TXONT8	TXONT7	1000 1000	31			
0x19	保留	r	r	r	r	r	r	r	r	0000 0000	_			
0x1A	TXBCON0	r	r	r	r	r	r	TXBSECEN	TXBTRIG	0000 0000	32			
0x1B	TXNCON	r	r	r	FPSTAT	INDIRECT	TXNACKREQ	TXNSECEN	TXNTRIG	0000 0000	33			
0x1C	TXG1CON	TXG1RETRY1	TXG1RETRY0	TXG1SLOT2	TXG1SLOT1	TXG1SLOT0	TXG1ACKREQ	TXG1SECEN	TXG1TRIG	0000 0000	34			
0x1D	TXG2CON	TXG2RETRY1	TXG2RETRY0	TXG2SLOT2	TXG2SLOT1	TXG2SLOT0	TXG2ACKREQ	TXG2SECEN	TXG2TRIG	0000 0000	34			
0x1E	ESLOTG23	GTS3-3	GTS3-2	GTS3-1	GTS3-0	GTS2-3	GTS2-2	GTS2-1	GTS2-0	0000 0000	35			
0x1F	ESLOTG45	GTS5-3	GTS5-2	GTS5-1	GTS5-0	GTS4-3	GTS4-2	GTS4-1	GTS4-0	0000 0000	35			
0x20	ESLOTG67	r	r	r	r	GTS6-3	GTS6-2	GTS6-1	GTS6-0	0000 0000	35			
0x21	TXPEND	MLIFS5	MLIFS4	MLIFS3	MLIFS2	MLIFS1	MLIFS0	GTSSWITCH	FPACK	1000 0100	36			
0x22	WAKECON	IMMWAKE	REGWAKE	r	r	r	r	r	r	0000 0000	37			
0x23	FRMOFFSET	OFFSET7	OFFSET6	OFFSET5	OFFSET4	OFFSET3	OFFSET2	OFFSET1	OFFSET0	0000 0000	38			
	TXSTAT	TXNRETRY1	TXNRETRY0	CCAFAIL	TXG2FNT	TXG1FNT	TXG2STAT	TXG1STAT	TXNSTAT	0000 0000				
0x25		TXBMSK	WU/BCN	RSSINUM1	RSSINUM0	r	r	r	r	0011 0000				
0x26						GTSON	r	r	r	0000 0000				
		r IDNITIME3	TI IDNITIME?	TI IDNITIME1	TI IDNITIMEN									
0x27	TXTIME	TURNTIME3	TURNTIME2	TURNTIME1	TURNTIME0	l LICVMTMD2	LICVINTMDO	l LICVATAD1	I LICVIATINDO	0100 1000				
0x28	HSYMTMRL	HSYMTMR7	HSYMTMR6	HSYMTMR5	HSYMTMR4	HSYMTMR3	HSYMTMR2	HSYMTMR1	HSYMTMR0	0000 0000				
0x29	+	HSYMTMR15	HSYMTMR14	HSYMTMR13	HSYMTMR12	HSYMTMR11	HSYMTMR10	HSYMTMR09	HSYMTMR08	0000 0000				
0x2A		r	r	r	r	r	RSTPWR	RSTBB	RSTMAC	0000 0000				
0x2B	保留	r	r	r	r	r	r	r	r	0000 0000				
	SECCON0	SECIGNORE	SECSTART	RXCIPHER2	RXCIPHER1	RXCIPHER0	TXNCIPHER2	TXNCIPHER1	TXNCIPHER0	0000 0000				
0x2D	SECCON1	r	TXBCIPHER2	TXBCIPHER1	TXBCIPHER0	r	r	DISDEC	DISENC	0000 0000	46			
0x2E	TXSTBL	RFSTBL3	RFSTBL2	RFSTBL1	RFSTBL0	MSIFS3	MSIFS2	MSIFS1	MSIFS0	0111 0101	47			
0x2F	保留	r	r	r	r	r	r	r	r	0000 0000	-			

图注:

r = 保留

MRF24J40

表 2-6: MRF24J40 的短地址控制寄存器汇总 (续)

地址	文件寄存器 名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR 时 的值	详细信 息所在 页:
0x30	RXSR	r	UPSECERR	BATIND	r	r	r	r	r	0000 0000	48
0x31	INTSTAT	SLPIF	WAKEIF	HSYMTMRIF	SECIF	RXIF	TXG2IF	TXG1IF	TXNIF	0000 0000	49
0x32	INTCON	SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE	1111 1111	50
0x33	GPIO	r	r	GPIO5	GPIO4	GPIO3	GPIO2	GPIO1	GPI00	0000 0000	51
0x34	TRISGPIO	r	٢	TRISGP5	TRISGP4	TRISGP3	TRISGP2	TRISGP1	TRISGP0	0000 0000	51
0x35	SLPACK	SLPACK	WAKECNT6	WAKECNT5	WAKECNT4	WAKECNT3	WAKECNT2	WAKECNT1	WAKECNT0	0000 0000	52
0x36	RFCTL	r	r	r	WAKECNT8	WAKECNT7	RFRST	r	r	0000 0000	53
0x37	SECCR2	UPDEC	UPENC	TXG2CIPHER2	TXG2CIPHER1	TXG2CIPHER0	TXG1CIPHER2	TXG1CIPHER1	TXG1CIPHER0	0000 0000	54
0x38	BBREG0	r	r	r	r	r	r	r	TURBO	0000 0000	55
0x39	BBREG1	r	r	r	r	r	RXDECINV	r	r	0000 0000	55
0x3A	BBREG2	CCAMODE1	CCAMODE0	CCACSTH3	CCACSTH2	CCACSTH1	CCACSTH0	r	r	0100 1000	56
0x3B	BBREG3	PREVALIDTH3	PREVALIDTH2	PREVALIDTH1	PREVALIDTH0	PREDETTH2	PREDETTH1	PREDETTH0	r	1101 1000	56
0x3C	BBREG4	CSTH2	CSTH1	CSTH0	PRECNT2	PRECNT1	PRECNT0	r	r	1001 1100	57
0x3D	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x3E	BBREG6	RSSIMODE1	RSSIMODE2	r	r	r	r	r	RSSIRDY	0000 0001	57
0x3F	CCAEDTH	CCAEDTH7	CCAEDTH6	CCAEDTH5	CCAEDTH4	CCAEDTH3	CCAEDTH2	CCAEDTH1	CCAEDTH0	0000 0000	58

图注: r = 保留

表 2-7: MRF24J40 的长地址控制寄存器汇总

<u> </u>			O HA PARENT	T1T161 Ed 11.	HH 10.0.						
地址	文件寄存器 名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR 时 的值	详细信 息所在 页:
0x200	RFCON0	CHANNEL3	CHANNEL2	CHANNEL1	CHANNEL0	RFOPT3	RFOPT2	RFOPT1	RFOPT0	0000 0000	59
0x201	RFCON1	VCOOPT7	VCOOPT6	VCOOPT5	VCOOPT4	VCOOPT3	VCOOPT2	VCOOPT1	VCOOPT0	0000 0000	59
0x202	RFCON2	PLLEN	r	r	r	r	r	r	r	0000 0000	60
0x203	RFCON3	TXPWRL1	TXPWRL0	TXPWRS2	TXPWRS1	TXPWRS0	r	r	r	0000 0000	60
0x204	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x205	RFCON5	BATTH3	BATTH2	BATTH1	BATTH0	r	r	r	r	0000 0000	61
0x206	RFCON6	TXFIL	r	r	20MRECVR	BATEN	r	r	r	0000 0000	61
0x207	RFCON7	SLPCLKSEL1	SLPCLKSEL0	r	г	r	r	CLKOUTMODE1	CLKOUTMODE0	0000 0000	62
0x208	RFCON8	r	r	r	RFVCO	r	r	r	r	0000 0000	62
0x209	SLPCAL0	SLPCAL7	SLPCAL6	SLPCAL5	SLPCAL4	SLPCAL3	SLPCAL2	SLPCAL1	SLPCAL0	0000 0000	63
0x20A	SLPCAL1	SLPCAL15	SLPCAL14	SLPCAL13	SLPCAL12	SLPCAL11	SLPCAL10	SLPCAL9	SLPCAL8	0000 0000	63
0x20B	SLPCAL2	SLPCALRDY	r	r	SLPCALEN	SLPCAL19	SLPCAL18	SLPCAL17	SLPCAL16	0000 0000	64
0x20C	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x20D	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x20E	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x20F	RFSTATE	RFSTATE2	RFSTATE1	RFSTATE0	r	r	r	r	r	0000 0000	65
0x210	RSSI	RSSI7	RSSI6	RSSI5	RSSI4	RSSI3	RSSI2	RSSI1	RSSI0	0000 0000	65
0x211	SLPCON0	r	r	r	г	r	r	INTEDGE	SLPCLKEN	0000 0000	66
0x212	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x213	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x214	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x215	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x216	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x217	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x218	保留	r	r	r	г	r	r	r	r	0000 0000	_
0x219	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x21A	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x21B	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x21C	保留	r	r	r	r	r	r	r	r	0000 0000	_
0x21D	保留	r	r	r	r	r	r	r	r	0000 0000	_

图注: r = 保留

表 2-7: MRF24J40 的长地址控制寄存器汇总 (续)

表 2	-/:	WKF24J4	0 的长地工	L控制寄存	器汇尽 ((续)				_		
地址	文件寄存器 名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR 时 的值	详细信息所在 页:	
0x21E	保留	r	r	r	r	r	r	r	r	0000 0000	o —	
0x21F	保留	r	r	r	r	r	r	r	r	0000 0000) <u> </u>	
0x220	SLPCON1	r	r	CLKOUTEN	SLPCLKDIV4	SLPCLKDIV3	SLPCLKDIV2	SLPCLKDIV1	SLPCLKDIV0	0000 0000	66	
0x221	保留	r	r	r	r	r	r	r	r	0000 0000) —	
0x222	WAKETIMEL	WAKETIME7	WAKETIME6	WAKETIME5	WAKETIME4	WAKETIME3	WAKETIME2	WAKETIME1	WAKETIME0	0000 1010	67	
0x223	WAKETIMEH	r	r r r r WAKETIME10 WAKETIME9 WAKETIME8									
0x224	REMCNTL	REMCNT7										
0x225	REMCNTH	REMCNT15										
0x226	MAINCNT0	MAINCNT7	MAINCNT6	MAINCNT5	MAINCNT4	MAINCNT3	MAINCNT2	MAINCNT1	MAINCNT0	0000 0000	69	
0x227	MAINCNT1	MAINCNT15	MAINCNT14	MAINCNT13	MAINCNT12	MAINCNT11	MAINCNT10	MAINCNT9	MAINCNT8	0000 0000	69	
0x228	MAINCNT2	MAINCNT23	MAINCNT22	MAINCNT21	MAINCNT20	MAINCNT19	MAINCNT18	MAINCNT17	MAINCNT16	0000 0000	70	
0x229	MAINCNT3	STARTCNT	r	r	г	r	r	MAINCNT25	MAINCNT24	0000 0000	70	
0x22A	保留	r	r	r	г	r	r	r	r	0000 0000	<u> </u>	
0x22B	保留	r	r	r	г	r	r	r	r	0000 0000	—	
0x22C	保留	r	r	r	r	r	r	r	r	0000 0000	_	
0x22D	保留	r	r	r	г	r	r	r	r	0000 0000		
0x22E	保留	r	r	r	г	r	r	r	r	0000 0000	_	
0x22F	TESTMODE	r	r	r	RSSIWAIT1	RSSIWAIT0	TESTMODE2	TESTMODE1	TESTMODE0	0000 0000	71	
0x230	ASSOEADR0		ASSOEADR0<7:0>								72	
0x231	ASSOEADR1										72	
0x232	ASSOEADR2				ASSOEAL	DR2<23:16>				0000 0000	73	
0x233	ASSOEADR3				ASSOEAL	DR3<31:24>				0000 0000	73	
0x234	ASSOEADR4				ASSOEAL	DR4<39:32>				0000 0000	74	
0x235	ASSOEADR5				ASSOEAL	DR5<47:40>				0000 0000	74	
0x236	ASSOEADR6				ASSOEAL	DR6<55:48>				0000 0000	75	
0x237	ASSOEADR7				ASSOEA	DR7<63:56>				0000 0000	75	
0x238	ASSOSADR0				ASSOSA	ADR0<7:0>				0000 0000	76	
0x239	ASSOSADR1				ASSOSA	DR1<15:8>				0000 0000	76	
0x23A	保留	r	r	r	г	r	r	r	r	0000 0000) —	
0x23B	保留	r	r	r	г	r	r	r	r	0000 0000		
0x23C	未实现	_	ı	_	_	_	_	_	_		_	
0x23D	未实现	_	ı	_	_	_	_	_	_			
0x23E	未实现	_	_	_	_	_	_	_	_			
0x23F	未实现	_	-	_	_	_	_	_	_			
0x240	UPNONCE0				UPNON	NCE<7:0>				0000 0000	77	
	UPNONCE1				UPNON	CE<15:8>				0000 0000		
0x242	UPNONCE2				UPNON	CE<23:16>				0000 0000	78	
0x243	UPNONCE3		UPNONCE<31:24>								78	
0x244	UPNONCE4		UPNONCE<39:32>								79	
0x245	UPNONCE5		UPNONCE<47:40>									
0x246	UPNONCE6		UPNONCE<55:48>									
0x247	UPNONCE7		UPNONCE<63:56>									
0x248	UPNONCE8				UPNON	CE<71:64>				0000 0000	81	
0x249	UPNONCE9		UPNONCE<79:72>									
0x24A	UPNONCE10				UPNON	CE<87:80>				0000 0000	82	
0x24B	UPNONCE11				UPNON	CE<95:88>				0000 0000	82	
0x24C	UPNONCE12				UPNONO	CE<103:96>				0000 0000	83	

图注: r=保留

2.15.3 短地址控制寄存器详细信息

寄存器 2-1: RXMCR: 接收 MAC 控制寄存器 (地址: 0x00)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
r	r	NOACKRSP	r	PANCOORD	COORD	ERRPKT	PROMI
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-6 **保留:** 保持为 0

bit 5 NOACKRSP: 自动应答响应位

1 = 禁止自动应答响应

0 = 使能自动应答响应。当请求应答 (默认) 时返回应答。

CARTICLE 19 CARTICLE 19

bit 3 PANCOORD: PAN 协调器位

1 = 将器件设置为 PAN 协调器

0 = 不将器件设置为 PAN 协调器 (默认)

bit 2 COORD: 协调器位

1 = 将器件设置为协调器

0 = 不将器件设置为协调器 (默认)

bit 1 ERRPKT:包错误模式位

1 = 接受所有包,包括有 CRC 错误的包

0 = 仅接受 CRC 正确的包 (默认)

bit 0 PROMI: 混杂模式位

1 = 接收 CRC 正确的所有包类型

0 = 丢弃有 MAC 地址不匹配、非法帧类型、 dPAN/sPAN 或 MAC 短地址不匹配的包 (默认)

寄存器 2-2: PANIDL: PAN ID 低字节寄存器 (地址: 0x01)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		P/	AN ID 低字节	(PANIDL<7:0	>)		
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

bit 7-0 **PANIDL<7:0>:** PAN ID 低字节位

寄存器 2-3: PANIDH: PAN ID 高字节寄存器 (地址: 0x02)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		PA	N ID 高字节	(PANIDH<15:8	3>)		
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **PANIDH<15:8>:** PAN ID 高字节位

寄存器 2-4: SADRL: 短地址低字节寄存器 (地址: 0x03)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
			短地址低字节	(SADRL<7:0>)			
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

bit 7-0 **SADRL<7:0>:** 短地址低字节位

寄存器 2-5: SADRH: 短地址高字节寄存器 (地址: 0x04)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		短	地址高字节	(SADRH<15:8>)		
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **SADRH<15:8>:** 短地址高字节位

寄存器 2-6: EADRO: 扩展地址 0 寄存器 (地址: 0x05)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64	· 位扩展地址位	(EADR<7:0	>)		
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

bit 7-0 **EADR<7:0>:** 64 位扩展地址位

寄存器 2-7: EADR1: 扩展地址 1 寄存器 (地址: 0x06)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64	位扩展地址位	(EADR<15:8	3>)		ļ
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **EADR<15:8>:** 64 位扩展地址位

寄存器 2-8: EADR2: 扩展地址 2 寄存器 (地址: 0x07)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64 1	立扩展地址位	(EADR<23:1	6>)		
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **EADR<23:16>:** 64 位扩展地址位

寄存器 2-9: EADR3: 扩展地址 3 寄存器 (地址: 0x08)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64 1	位扩展地址位	(EADR<31:2	4>)		
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

-n = POR 时的值 1 = 2 1 = 2 1 = 2 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 =

bit 7-0 **EADR<31:24>:** 64 位扩展地址位

寄存器 2-10: EADR4: 扩展地址 4 寄存器 (地址: 0x09)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64 1	位扩展地址位	(EADR<39:3	2>)		
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

-n = POR 时的值 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 =

bit 7-0 **EADR<39:32>:** 64 位扩展地址位

寄存器 2-11: EADR5: 扩展地址 5 寄存器 (地址: 0x0A)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64 4	位扩展地址位	(EADR<47:4	.0>)		
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **EADR<47:40>:** 64 位扩展地址位

寄存器 2-12: EADR6: 扩展地址 6 寄存器 (地址: 0x0B)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64 1	立扩展地址位	(EADR<55:48	8>)		
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

bit 7-0 **EADR<55:48>:** 64 位扩展地址位

寄存器 2-13: EADR7: 扩展地址 7 寄存器 (地址: 0x0C)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
		64 4	位扩展地址位	(EADR<63:5	6 >)		
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **EADR<63:56>:** 64 位扩展地址位

寄存器 2-14: RXFLUSH: 接收 FIFO 清除寄存器 (地址: 0x0D)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	W-0
r	WAKEPOL	WAKEPAD	r	CMDONLY	DATAONLY	BCNONLY	RXFLUSH
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 保留: 保持为 0

bit 6 WAKEPOL: 唤醒信号极性位

1 = 唤醒信号极性为高电平有效

0 = 唤醒信号极性为低电平有效 (默认)

bit 5 WAKEPAD: 唤醒 I/O 引脚使能位

1 = 使能唤醒 I/O 引脚

0 = 禁止唤醒 I/O 引脚 (默认)

CATION OF THE PROOF OF THE PART OF THE P

bit 3 CMDONLY: 命令帧接收位

1 = 仅接收命令帧,过滤掉所有其他帧

0 = 接收所有有效帧 (默认)

bit 2 **DATAONLY:** 数据帧接收位

1 = 仅接收数据帧,过滤掉所有其他帧

0 = 接收所有有效帧 (默认)

bit 1 BCNONLY: 信标帧接收位

1 = 仅接收信标帧,过滤掉所有其他帧

0 = 接收所有有效帧 (默认)

bit 0 RXFLUSH: 复位接收 FIFO 地址指针位

1 = 将 RXFIFO 地址指针复位为零。不修改 RXFIFO 数据。此位由硬件自动清零。

寄存器 2-15: ORDER: 信标和超帧级数寄存器 (地址: 0x10)

| R/W-1 |
|--------------------|--------------------|--------------------|--------------------|--------------------|--------------------|--------------------|--------------------|
| BO3 ⁽¹⁾ | BO2 ⁽¹⁾ | BO1 ⁽¹⁾ | BO0 ⁽¹⁾ | SO3 ⁽¹⁾ | SO2 ⁽¹⁾ | SO1 ⁽¹⁾ | SO0 ⁽¹⁾ |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-4 BO<3:0>: 信标级数位(macBeaconOrder)(1)

指定协调器发送信标的频度。(2)

1111 = 协调器不发送信标,且忽略超帧级数 (Superframe Order, SO)参数的值 (默认)

1110 = 14

..

0000 = 0

bit 3-0 SO<3:0>: 超帧级数位 (macSuperframeOrder) (1)

指定超帧有效部分的长度,包括信标帧。(2)

1111 = 信标帧后的超帧无效 (即,超帧中无有效部分 (默认))

1110 = 14

• • •

0000 = 0

- 注 1: 请参见 IEEE 802.15.4™-2003 标准的 Section 7.5.1.1 "Superframe Structure"。
 - **2:** 希望使用超帧结构的 PAN 应将 macBeaconOrder 设置为 0 到 14 之间的值,将 macSuperframeOrder 设置为 0 到 macBeaconOrder 值之间的值(即, 0 ≤ SO ≤ BO ≤ 14)。

寄存器 2-16: TXMCR: CSMA-CA 模式控制寄存器 (地址: 0x11)

R/W-0	R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0
NOCSMA	BATLIFEXT	SLOTTED	MACMINBE1	MACMINBE0	CSMABF2	CSMABF1	CSMABF0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7 NOCSMA: 无载波侦听多路访问 (CSMA) 算法位

1 = 当 GTSSWITCH 位 (TXPEND 0x21<1>) 置 1、在无时隙模式下发送时,禁止 CSMA-CA 算法

0 = 当GTSSWITCH位(TXPEND 0x21<1>)置1、在无时隙模式下发送时,使能CSMA-CA算法(默认)

bit 6 BATLIFEXT: 电池寿命延长模式位 (macBattLifeExt)

1 = 使能

0 = 禁止 (默认)

bit 5 **SLOTTED:** 有时隙 CSMA-CA 模式位

1 = 使能有时隙 CSMA-CA 模式

0 = 禁止有时隙 CSMA-CA 模式 (默认)

bit 4-3 MACMINBE<1:0>: MAC 最小后退指数位 (macMinBE)

CSMA-CA 算法中后退指数的最小值。注意,如果此值设置为 0,将禁止冲突避免功能。(1)

默认值: 0x3。

bit 2-0 CSMABF<2:0>: CSMA 后退位 (macMaxCSMABackoff)

在声明一个通道访问失败之前, CSMA-CA 算法将尝试的最大后退数。 (1)

111 = 未定义

110 = 未定义

101 = 5

100 = 4 (默认)

011 = 3

010 = 2

001 = 1

000 = 0

注 1: 请参见 IEEE 802.15.4™-2003 标准的 Table 71 – MAC PIB Attributes。

寄存器 2-17: ACKTMOUT: MAC ACK 超时持续时间寄存器 (地址: 0x12)

R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0	R/W-1
DRPACK	MAWD6 ⁽¹⁾	MAWD5 ⁽¹⁾	MAWD4 ⁽¹⁾	MAWD3 ⁽¹⁾	MAWD2 ⁽¹⁾	MAWD1 ⁽¹⁾	MAWD0 ⁽¹⁾
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7 DRPACK: 数据请求等待应答位 (1)

置 1 或清零所收到数据请求 MAC 命令的应答帧中的帧等待位。

1 = 帧等待位 = 1 0 = 帧等待位 = 0

bit 6-0 MAWD<6:0>: macAckWaitDuration 位 (2)

在已发送数据或 MAC 命令帧之后,要等待应答帧到达的最大符号数。单位:符号周期(16 μ s)。默认值: 0x39。

- 注 1: 请参见 IEEE 802.15.4™-2003 标准的 Section 5.4.2.2 "Data Transfer from a Coordinator" 和 Section 7.3 "MAC Command Frames"。
 - 2: 请参见 IEEE 802.15.4™-2003 标准的 Table 71: MAC PIB Attributes。

寄存器 2-18: ESLOTG1: GTS1 和 CAP 结束时隙寄存器 (地址: 0x13)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GTS1-3	GTS1-2	GTS1-1	GTS1-0	CAP3	CAP2	CAP1	CAP0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-4 **GTS1-<3:0>:** 第 1 个 GTS 的结束时隙位

1111 = 15

• •

0000 = 0 (默认)

bit 3-0 CAP<3:0>: 竞争访问周期 (Contention Access Period, CAP) 结束时隙位

1111 = 15

..

0000 = 0 (默认)

寄存器 2-19: SYMTICKL: 符号周期节拍低字节寄存器 (地址: 0x14)

R/W-0	R/W-1	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TICKP7	TICKP6	TICKP5	TICKP4	TICKP3	TICKP2	TICKP1	TICKP0
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

-n = POR 时的值 $1 = \mathbb{Z}$ 1 0 = $1 = \mathbb{Z}$ $1 = \mathbb{Z}$ $1 = \mathbb{Z}$ $1 = \mathbb{Z}$

bit 7-0 **TICKP<7:0>:** 符号周期节拍位

用来定义符号周期的节拍数。节拍周期基于 20 MHz 的系统时钟频率。TICKP 是一个 9 位值。TICKP8 位位于 SYMTICKH<0>。

单位: 节拍 (50 ns)。默认值 = 0x140 (320 * 50 ns = 16 μs)。

寄存器 2-20: SYMTICKH: 符号周期节拍高字节寄存器 (地址: 0x15)

R/W-0	R/W-1	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0	R/W-1
TXONT6 ⁽¹⁾	TXONT5 ⁽¹⁾	TXONT4 ⁽¹⁾	TXONT3 ⁽¹⁾	TXONT2 ⁽¹⁾	TXONT1 ⁽¹⁾	TXONT0 ⁽¹⁾	TICKP8
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-1 **TXONT<6:0>:** 发送器使能开启时间节拍位 (1)

开始发送包之前发送器开启的时间。TXONT 是一个 9 位值。TXONT<8:7> 位位于 PACON2<1:0> 中。单位: 节拍(50 ns)。默认值 = 0x028(40 * 50 ns = 2 μ s)。

bit 0 TICKP8: 符号周期节拍位

用来定义符号周期的节拍数。节拍周期基于20 MHz的系统时钟频率。TICKP是一个9位值。TICKP<7:0>

位位于 SYMTICKL<7:0> 中。 单位: 节拍(50 ns)。默认值 = 0x140 (320 * 50 ns = 16 μs)。

注 1: 时序图请参见图 4-4。

寄存器 2-21: PACONO: 功率放大器控制 0 寄存器 (地址: 0x16)

R/W-0	R/W-0	R/W-1	R/W-0	R/W-1	R/W-0	R/W-0	R/W-1
PAONT7 ⁽¹⁾	PAONT6 ⁽¹⁾	PAONT5 ⁽¹⁾	PAONT4 ⁽¹⁾	PAONT3 ⁽¹⁾	PAONT2 ⁽¹⁾	PAONT1 ⁽¹⁾	PAONT0 ⁽¹⁾
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **PAONT<7:0>:** 功率放大器使能开启时间节拍位 (1)

开始发送包之前功率放大器开启的时间。PAONT 是一个 9 位值。PAONT8 位位于 PACON1<0> 中。单位: 节拍(50 ns)。默认值 = 0x029(41 * 50 ns = 2.05 μ s)。

注 1: 时序图请参见图 4-4。

寄存器 2-22: PACON1: 功率放大器控制 1 寄存器 (地址: 0x17)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-0
r	r	r	PAONTS3 ⁽¹⁾	PAONTS2 ⁽¹⁾	PAONTS1 ⁽¹⁾	PAONTS0 ⁽¹⁾	PAONT8 ⁽¹⁾
bit 7			•				bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

Langle Of State Of

bit 4-1 **PAONTS<3:0>:** 功率放大器使能开启时间符号位 ⁽¹⁾

开始发送包之前功率放大器开启的时间。单位: 符号周期 (16 μs)。

最小值: 0x1 (默认值) $(1*16 \mu s = 16 \mu s)$ 。

bit 0 PAONT8: 功率放大器使能开启时间节拍位 (1)

开始发送包之前功率放大器开启的时间。PAONT 是一个 9 位值。PAONT<7:0> 位位于 PACON0<7:0>。 单位: 节拍(50 ns)。默认值 = 0x029(41 * 50 ns = 2.05 μs)。

注 1: 时序图请参见图 4-4。

寄存器 2-23: PACON2: 功率放大器控制 2 寄存器 (地址: 0x18)

R/W-1	R/W-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0
FIFOEN	r	TXONTS3 ⁽¹⁾	TXONTS2 ⁽¹⁾	TXONTS1 ⁽¹⁾	TXONTS0 ⁽¹⁾	TXONT8 ⁽¹⁾	TXONT7 ⁽¹⁾
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 FIFOEN: FIFO 使能位

1=使能 (默认)。始终保持此位为1。

CARTICLE SET OF THE PART OF

bit 5-2 **TXONTS<3:0>:** 发送器使能开启时间符号位 ⁽¹⁾

开始发送包之前发送器开启的时间。单位: 符号周期 (16 μs)。

最小值: 0x1。默认值: 0x2 (2 * $16 \mu s$ = $32 \mu s$)。推荐值: 0x6 (6 * $16 \mu s$ = $96 \mu s$)。

bit 1-0 **TXONT<8:7>:** 发送器使能开启时间节拍位 ⁽¹⁾

开始发送包之前发送器开启的时间。 TXONT 是一个 9 位值。 TXONT<6:0> 位位于 SYMTICKH<7:1>。 单位: 节拍(50 ns)。默认值 = 0x028(40 * 50 ns = 2 μ s)。

注 1: 时序图请参见图 4-4。

寄存器 2-24: TXBCON0: 发送信标 FIFO 控制 0 寄存器 (地址: 0x1A)

R-0	R-0	R-0	R-0	R-0	R-0	R/W-0	W-0
r	r	r	r	r	r	TXBSECEN	TXBTRIG
bit 7 bit 0							

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-2 保留: 保持为 0

bit 1 TXBSECEN: TX 信标 FIFO 安全使能位

1 = 使能安全

0 = 禁止安全 (默认)

bit 0 **TXBTRIG**: 发送 TX 信标 FIFO 中的帧位

1 = 发送 TX 信标 FIFO 中的帧;此位由硬件自动清零。

寄存器 2-25: TXNCON: 发送常规 FIFO 控制寄存器 (地址: 0x1B)

R/W-0	R/W-0	R/W-0	R-0	R/W-0	R/W-0	R/W-0	W-0
r	r	r	FPSTAT ⁽¹⁾	INDIRECT ⁽⁴⁾	TXNACKREQ ^(2,4)	TXNSECEN ^(3,4)	TXNTRIG
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-5 **保留:** 保持为 0

bit 4 FPSTAT: 帧等待状态位 (1)

所收到的应答帧中帧等待位的状态。

1 = 帧等待位 = 1 0 = 帧等待位 = 0

INDIRECT: 间接发送激活位 (仅适用于协调器) (4)

1 = 使能间接发送

0 = 禁止间接发送 (默认)

bit 2 TXNACKREQ: TX 常规 FIFO 应答请求位 (2,4)

发送帧时请求应答帧。如果未收到应答,则重新发送。

1 = 请求应答

0 = 不请求应答 (默认)

bit 1 TXNSECEN: TX 常规 FIFO 安全使能位 (3,4)

1 = 使能安全

0 = 禁止安全 (默认)

bit 0 **TXNTRIG:** 发送 TX 常规 FIFO 中的帧位

1 = 发送 TX 常规 FIFO 中的帧;此位由硬件自动清零。

注 1: 请参见 IEEE 802.15.4™-2003 标准的 Section 7.2.1.1.3 "Frame Pending Subfield"。

2: 请参见 IEEE 802.15.4™-2003 标准的 Section 7.2.1.1.4 "Acknowledgement Request Subfield"。

3: 请参见 IEEE 802.15.4™-2003 标准的 Section 7.2.1.1.2 "Security Enabled Subfield"。

4: 此位在 TXN FIFO 的下一次触发时被清零。

寄存器 2-26: TXG1CON: GTS1 FIFO 控制寄存器 (地址: 0x1C)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	W-0
TXG1RETRY1	TXG1RETRY0	TXG1SLOT2	TXG1SLOT1	TXG1SLOT0	TXG1ACKREQ	TXG1SECEN	TXG1TRIG
bit 7 bit 0							

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-6 TXG1RETRY<1:0>: TX GTS1 FIFO 重试次数位

写:包的重试次数

读: 成功发送包的重试次数

bit 5-3 TXG1SLOT<2:0>: TX GTS1 FIFO 所占用的 GTS 时隙位

bit 2 TXG1ACKREQ: TX GTS1 FIFO 应答请求位

发送帧时请求应答帧。如果未收到应答,则重新发送。

1 = 请求应答

0 = 不请求应答 (默认)

bit 1 TXG1SECEN: TX GTS1 FIFO 安全使能位

1 = 使能安全

0 = 禁止安全 (默认)

bit 0 TXG1TRIG: 发送 TX GTS1 FIFO 中的帧位

发送位于 TX GTS1 FIFO 中的帧;此位由硬件自动清零。

寄存器 2-27: TXG2CON: GTS2 FIFO 控制寄存器 (地址: 0x1D)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	W-0	
TXG2RETRY1	TXG2RETRY0	TXG2SLOT2	TXG2SLOT1	TXG2SLOT0	TXG2ACKREQ	TXG2SECEN	TXG2TRIG	
bit 7 bit 0								

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-6 TXG2RETRY<1:0>: TX GTS2 FIFO 重试次数位

写:包的重试次数

读: 成功发送包的重试次数

bit 5-3 TXG2SLOT<2:0>: TX GTS2 FIFO 所占用的 GTS 时隙位

bit 2 TXG2ACKREQ: TX GTS2 FIFO 应答请求位

发送帧时请求应答帧。如果未收到应答,则重新发送。

1 = 请求应答

0 = 不请求应答 (默认)

bit 1 TXG2SECEN: TX GTS2 FIFO 安全使能位

1 = 使能安全

0 = 禁止安全 (默认)

bit 0 TXG2TRIG: 发送 TX GTS2 FIFO 中的帧位

发送 TX GTS2 FIFO 中的帧;此位由硬件自动清零。

寄存器 2-28: ESLOTG23: GTS3 和 GTS2 的结束时隙寄存器 (地址: 0x1E)

| R/W-0 |
|--------|--------|--------|--------|--------|--------|--------|--------|
| GTS3-3 | GTS3-2 | GTS3-1 | GTS3-0 | GTS2-3 | GTS2-2 | GTS2-1 | GTS2-0 |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 U =未实现位,读为 0

bit 7-4 GTS3-<3:0>: 第 3 个 GTS 的结束时隙位 bit 3-0 GTS2-<3:0>: 第 2 个 GTS 的结束时隙位

寄存器 2-29: ESLOTG45: GTS5 和 GTS4 的结束时隙寄存器 (地址: 0x1F)

| R/W-0 |
|--------|--------|--------|--------|--------|--------|--------|--------|
| GTS5-3 | GTS5-2 | GTS5-1 | GTS5-0 | GTS4-3 | GTS4-2 | GTS4-1 | GTS4-0 |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 W =可写位 U =未实现位,读为 0

-n = POR 时的值 1 = 2 1 = 2 1 = 2 0 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 =

bit 7-4 **GTS5-<3:0>:** 第 5 个 GTS 的结束时隙位 bit 3-0 **GTS4-<3:0>:** 第 4 个 GTS 的结束时隙位

寄存器 2-30: ESLOTG67: GTS6 的结束时隙寄存器 (地址: 0x20)

R-0	R-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
r	r	r	r	GTS6-3	GTS6-2	GTS6-1	GTS6-0
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

快留: 保持为 0

bit 3-0 **GTS6-<3:0>:** 第 6 个 GTS 的结束时隙位

如果存在第7个GTS,则结束时隙必须为15。

寄存器 2-31: TXPEND: TX 数据等待寄存器 (地址: 0x21)

R/W-1	R/W-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0
MLIFS5	MLIFS4	MLIFS3	MLIFS2	MLIFS1	MLIFS0	GTSSWITCH	FPACK ⁽¹⁾
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-2 **MLIFS<5:0>:** 最小长帧间间隔位

形成一个长帧间间隔(Long Interframe Spacing, LIFS)周期的最小符号数。请参见 IEEE

802.15.4™-2003 标准的 Section 7.5.1.2 "IFS" 和 Table 70: MAC Sublayer Constants。

MLIFS + RFSTBL = aMinLIFSPeriod = 40 个符号。

单位:符号周期(16 μ s)。默认值: 0x21。推荐值: MLIFS = 0x1,RFSTBL = 0x9。

bit 1 GTSSWITCH: 在 CFP 期间继续 TX GTS FIFO 切换位

1 = 在 CFP 期间在 GTS1 和 GTS2 FIFO 之间进行切换

0 = 如果发送失败,将停止在 GTS1 和 GTS2 FIFO 之间切换 (默认)

bit 0 **FPACK:** 应答帧中的帧等待位 (1)

置1或清零应答帧中的帧等待位。

1 = 帧等待位 = 1

0 = 帧等待位 = 0

注 1: 请参见 IEEE 802.15.4™-2003 标准的 Section 7.2.1.1.3 "Frame Pending Subfield" 和 Section 7.2.2.3.1 "Acknowledgement Frame MHR Fields"。

寄存器 2-32: WAKECON: 唤醒控制寄存器 (地址: 0x22)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
IMMWAKE	REGWAKE	r	r	r	r	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 IMMWAKE: 立即唤醒模式使能位

1 = 使能立即唤醒模式

0 = 禁止立即唤醒模式 (默认)

bit 6 **REGWAKE:** 寄存器唤醒信号位

主处理器应先置1后清零,来实现唤醒。

bit 5-0 **保留:** 保持为 0

寄存器 2-33: FRMOFFSET: 用于对齐信标的超帧计数器偏移量寄存器 (地址: 0x23)

| R/W-0 |
|------------------------|------------------------|------------------------|------------------------|------------------------|------------------------|------------------------|------------------------|
| OFFSET7 ⁽¹⁾ | OFFSET6 ⁽¹⁾ | OFFSET5 ⁽¹⁾ | OFFSET4 ⁽¹⁾ | OFFSET3 ⁽¹⁾ | OFFSET2 ⁽¹⁾ | OFFSET1 ⁽¹⁾ | OFFSET0 ⁽¹⁾ |
| bit 7 | | | | | | | bit 0 |

图注:			
R = 可读位	W = 可写位	U = 未实现位,读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

OFFSET<7:0>: 用于对齐对空时隙边界的超帧计数器偏移量位 ⁽¹⁾ 用于使能信标模式的器件。默认值: 0x00。推荐值: 0x15。

注 1: 更多信息,请参见第 3.8.1.6 节 "配置使能信标的器件"。

寄存器 2-34: TXSTAT: TX MAC 状态寄存器 (地址: 0x24)

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
TXNRETRY1	TXNRETRY0	CCAFAIL	TXG2FNT	TXG1FNT	TXG2STAT	TXG1STAT	TXNSTAT
bit 7							bit 0

 图注:
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-6 TXNRETRY<1:0>: TX 常规 FIFO 重试次数位

最近一次 TX 常规 FIFO 发送的重试次数。

bit 5 CCAFAIL: 上次发送的空闲通道评估 (Clear Channel Assessment, CCA) 状态位

1 = 通道忙 0 = 通道空闲

bit 4 TXG2FNT:由于GTS结束前无足够的时间而导致TXGTS2FIFO发送失败位

1 = 失败 0 = 成功

bit 3 TXG1FNT:由于GTS结束前无足够的时间而导致TXGTS1FIFO发送失败位

1 = 失败 0 = 成功

bit 2 TXG2STAT: TX GTS2 FIFO 释放状态位

1=失败,超过了重试计数

0 = 成功

bit 1 TXG1STAT: TX GTS2 FIFO 释放状态位

1=失败,超过了重试计数

0 = 成功

bit 0 TXNSTAT: TX 常规 FIFO 释放状态位

1=失败,超过了重试计数

0 = 成功

寄存器 2-35: TXBCON1: 发送信标控制 1 寄存器 (地址: 0x25)

R/W-0	R-0	R/W-1	R/W-1	R-0	R-0	R-0	R-0
TXBMSK	WU/BCN	RSSINUM1	RSSINUM0	r	r	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 TXBMSK: TX 信标 FIFO 中断屏蔽位

1 = 屏蔽 TX 信标 FIFO 中断

0 = 不屏蔽 TX 信标 FIFO 中断 (默认)

bit 6 **WU/BCN:** 唤醒 / 信标中断状态位

表明 WAKEIF 中断是由信标启动还是唤醒产生的。

1=信标启动中断 0=唤醒中断

bit 5-4 RSSINUM<1:0>: RSSI 平均符号位

11 = 8 个符号 (默认)

10 = 4 个符号 01 = 2 个符号 00 = 1 个符号

bit 3-0 **保留:** 保持为 0

寄存器 2-36: GATECLK: 门控时钟控制寄存器 (地址: 0x26)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| r | r | r | r | GTSON | r | r | r |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-4 **保留:** 保持为 0

bit 3 GTSON: GTS FIFO 时钟使能位

1 = 使能

0 = 禁止 (默认)

bit 2-0 **保留:** 保持为 0

寄存器 2-37: TXTIME: TX 周转时间寄存器 (地址: 0x27)

R/W-0	R/W-1	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0
TURNTIME3	TURNTIME2	TURNTIME1	TURNTIME0	r	r	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-4 **TURNTIME<3:0>:** 周转时间位

发送至接收以及接收至发送的周转时间。请参见IEEE 802.15.4™-2003标准的Table 18: PHY Constants 和 Section 7.5.6.4.2 "Acknowledgment"。

TURNTIME + RFSTBL = aTurnaroundTime = 12 个符号。单位:符号周期(16 μ s)。默认值:0x4。最小值:0x2。推荐值:TURNTIME = 0x3,RFSTBL = 0x9。

bit 3-0 **保留:** 保持为 0x8

寄存器 2-38: HSYMTMRL: 半符号定时器低字节寄存器 (地址: 0x28)

| R/W-0 |
|----------|----------|----------|----------|----------|----------|----------|----------|
| HSYMTMR7 | HSYMTMR6 | HSYMTMR5 | HSYMTMR4 | HSYMTMR3 | HSYMTMR2 | HSYMTMR1 | HSYMTMR0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

HSYMTMR<7:0>: 半符号定时器低字节位

单位: 8 μs。

寄存器 2-39: HSYMTMRH: 半符号定时器高字节寄存器 (地址: 0x29)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| HSYMTMR15 | HSYMTMR14 | HSYMTMR13 | HSYMTMR12 | HSYMTMR11 | HSYMTMR10 | HSYMTMR09 | HSYMTMR08 |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **HSYMTMR<15:8>:** 半符号定时器高字节位

单位: 8 μs。

MRF24J40

寄存器 2-40: SOFTRST: 软件复位寄存器 (地址: 0x2A)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	W-0	W-0	W-0
r	r	r	r	r	RSTPWR	RSTBB	RSTMAC
bit 7							bit 0

图注: r = 保留

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-3 **保留:** 保持为 0

bit 2 RSTPWR: 功耗管理复位位

1 = 复位功耗管理电路 (此位由硬件自动清零)

bit 1 RSTBB: 基带复位位

1 = 复位基带电路 (此位由硬件自动清零)

bit 0 RSTMAC: MAC 复位位

1 = 复位 MAC 电路 (此位由硬件自动清零)

寄存器 2-41: SECCONO: 安全控制 0 寄存器 (地址: 0x2C)

	W-0	W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	SECIGNORE	SECSTART	RXCIPHER2	RXCIPHER1	RXCIPHER0	TXNCIPHER2	TXNCIPHER1	TXNCIPHER0
I	bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7 SECIGNORE: RX 安全解密忽略位

1 = 忽略解密过程

bit 6 SECSTART: RX 安全解密启动位

1 = 启动解密过程

bit 5-3 RXCIPHER<2:0>: RX FIFO 安全套件选择位

111 = AES-CBC-MAC-32 110 = AES-CBC-MAC-64 101 = AES-CBC-MAC-128 100 = AES-CCM-32

011 = AES-CCM-64 010 = AES-CCM-128 001 = AES-CTR 000 = 无 (默认)

bit 2-0 TXNCIPHER<2:0>: TX 常规 FIFO 安全套件选择位

111 = AES-CBC-MAC-32 110 = AES-CBC-MAC-64 101 = AES-CBC-MAC-128

100 = AES-CCM-32 011 = AES-CCM-64 010 = AES-CCM-128 001 = AES-CTR 000 = 无 (默认)

寄存器 2-42: SECCON1: 安全控制 1 寄存器 (地址: 0x2D)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
r	TXBCIPHER2	TXBCIPHER1	TXBCIPHER0	r	r	DISDEC	DISENC
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 **保留:** 读为 0

bit 6-4 TXBCIPHER<2:0>: TX 信标 FIFO 安全套件选择位

111 = AES-CBC-MAC-32 110 = AES-CBC-MAC-64 101 = AES-CBC-MAC-128 100 = AES-CCM-32 011 = AES-CCM-64 010 = AES-CCM-128 001 = AES-CTR

000 = 无 (默认)

bit 3-2 **保留:** 读为 0

bit 1 DISDEC: 禁止解密功能位

1 = 如果 MAC 报头中安全使能位置 1,则不产生安全中断

bit 0 DISENC: 禁止加密功能位

1 = 如果使能了发送安全,则不加密包

寄存器 2-43: TXSTBL: TX 稳定性寄存器 (地址: 0x2E)

R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-1	R/W-0	R/W-1
RFSTBL3	RFSTBL2	RFSTBL1	RFSTBL0	MSIFS3	MSIFS2	MSIFS1	MSIFS0
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-4 RFSTBL<3:0>: VCO 稳定性周期位

单位: 符号周期 (16 µs)。默认值: 0x7。推荐值: 0x9。

bit 3-0 **MSIFS<3:0>:** 最小短帧间间隔位

形成一个短帧间间隔(Short Interframe Spacing, SIFS)周期的最小符号数。请参见 IEEE 802.15.4™-2003 标准的 Section 7.5.1.2 "IFS" 和 Table 70: MAC Sublayer Constants。

MSIFS + RFSTBL = aMinSIFSPeriod = 12 个符号。

单位: 符号周期 (16 μs)。默认值: 0x5。推荐值: MSIFS = 0x3, RFSTBL = 0x9。

MRF24J40

寄存器 2-44: RXSR: RX MAC 状态寄存器 (地址: 0x30)

R-0	R/W-0	R-0	R-0	R-0	R-0	R-0	R/W-0
r	UPSECERR	BATIND ⁽¹⁾	r	r	r	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 **保留:** 读为 0

bit 6 UPSECERR: 上层安全模式 MIC 错误位

1 = 发生了 MIC 错误。写入 1 来清零此位。

0 = 未发生 MIC 错误

bit 5 **BATIND:** 电池低电压指示位 ⁽¹⁾

1 = 电源电压低于电池低电压阈值 0 = 电源电压高于电池低电压阈值

bit 4-0 **保留:** 保持为 0

注 1: 电池低电压阈值位 (Battery low-voltage threshold, BATTH) 的值在 RFCON5 (0x205<7:4>) 寄存器中设置,电池监视使能位 (Battery Monitor Enable, BATEN) 位于 RFCON6 (0x206<3>) 寄存器中。

寄存器 2-45: INTSTAT: 中断状态寄存器 (地址: 0x31)

RC-0	RC-0	RC-0	RC-0	RC-0	RC-0	RC-0	RC-0
SLPIF ⁽¹⁾	WAKEIF ⁽¹⁾	HSYMTMRIF ⁽¹⁾	SECIF ⁽¹⁾	RXIF ⁽¹⁾	TXG2IF ⁽¹⁾	TXG1IF ⁽¹⁾	TXNIF ⁽¹⁾
bit 7							bit 0

图注:	RC = 通过读清零位		
R = 可读位	W = 可写位	U = 未实现位,读为 0	
-n = POR 时的值	1 = 置 1	0 = 清零	x = 未知

bit 7	SLPIF: 休眠警告中断位 ⁽¹⁾
	1 = 产生了休眠警告中断
	0 = 未产生休眠警告中断
bit 6	WAKEIF: 唤醒警告中断位 ⁽¹⁾
	1=产生了唤醒警告中断
	0 = 未产生唤醒警告中断
bit 5	HSYMTMRIF: 半符号定时器中断位 (1)
	1=产生了半符号定时器中断
	0 = 未产生半符号定时器中断
bit 4	SECIF:安全密钥请求中断位 (1)
	1=产生了安全密钥请求中断
	0 = 未产生安全密钥请求中断
bit 3	RXIF: RX FIFO 接收中断位 (1)
	1 = 产生了 RX FIFO 接收中断
	0 = 未产生 RX FIFO 接收中断
bit 2	TXG2IF: TX GTS2 FIFO 发送中断位 (1)
	1 = 产生了 TX GTS2 FIFO 发送中断
	0 = 未产生 TX GTS2 FIFO 发送中断
bit 1	TXG1IF: TX GTS1 FIFO 发送中断位 (1)
	1 = 产生了 TX GTS1 FIFO 发送中断
	0 = 未产生 TX GTS1 FIFO 发送中断
bit 0	TXNIF: TX 常规 FIFO 释放中断位 (1)
	1 = 产生了 TX 常规 FIFO 发送中断
	0 = 未产生 TX 常规 FIFO 发送中断

注 1: 当读 INTSTAT 寄存器时,这些中断位被清零。

MRF24J40

寄存器 2-46: INTCON: 中断控制寄存器 (地址: 0x32)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE
bit 7							bit 0

 图注:
 R = 可读位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 SLPIE: 休眠警告中断允许位 1=禁止休眠警告中断 (默认) 0 = 允许休眠警告中断 bit 6 WAKEIE: 唤醒警告中断允许位 1=禁止唤醒警告中断 (默认) 0 = 允许唤醒警告中断 bit 5 HSYMTMRIE: 半符号定时器中断允许位 1=禁止半符号定时器中断 (默认) 0 = 允许半符号定时器中断 bit 4 SECIE: 安全密钥请求中断允许位 1=禁止安全密钥请求中断 (默认) 0 = 允许安全密钥请求中断 bit 3 RXIE: RX FIFO 接收中断允许位 1 = 禁止 RX FIFO 接收中断 (默认) 0 = 允许 RX FIFO 接收中断

bit 2 TXG2IE: TX GTS2 FIFO 发送中断允许位 1 = 禁止 TX GTS2 FIFO 发送中断(默认) 0 = 允许 TX GTS2 FIFO 发送中断 bit 1 TXG1IE: TX GTS1 FIFO 发送中断(默认) 0 = 允许 TX GTS1 FIFO 发送中断(默认) 0 = 允许 TX GTS1 FIFO 发送中断 bit 0 TXNIE: TX 常规 FIFO 发送中断允许位

1 = 禁止 TX 常规 FIFO 发送中断 (默认)

0 = 允许 TX 常规 FIFO 发送中断

寄存器 2-47: GPIO: GPIO 端口寄存器 (地址: 0x33)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| r | r | GPIO5 | GPIO4 | GPIO3 | GPIO2 | GPIO1 | GPIO0 |
| bit 7 | | | | | | | bit 0 |

 图注:
 r = 保留

 R = 可读位
 W = 可写位

 -n = POR 时的值
 1 = 置 1

 U = 未实现位, 读为 0

 0 = 清零
 x = 未知

bit 7-6 **保留:** 保持为 0 bit 5 **GPIO5:** 通用 I/O GPIO5 位 bit 4 **GPIO4:** 通用 I/O GPIO4 位 bit 3 **GPIO3:** 通用 I/O GPIO3 位 bit 2 **GPIO2:** 通用 I/O GPIO2 位 bit 1 **GPIO1:** 通用 I/O GPIO1 位 bit 0 **GPIO0:** 通用 I/O GPIO0 位

寄存器 2-48: TRISGPIO: GPIO 引脚方向寄存器 (地址: 0x34)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
r	r	TRISGP5	TRISGP4	TRISGP3	TRISGP2	TRISGP1	TRISGP0
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-6 **保留:** 保持为 0

bit 5 TRISGP5: 通用 I/O GPIO5 方向位

1 = 输出

0 = 输入 (默认)

bit 4 TRISGP4: 通用 I/O GPIO4 方向位

1 = 输出

0 = 输入 (默认)

bit 3 TRISGP3: 通用 I/O GPIO3 方向位

1 = 输出

0 = 输入 (默认)

bit 2 TRISGP2: 通用 I/O GPIO2 方向位

1 = 输出

0 = 输入 (默认)

bit 1 TRISGP1: 通用 I/O GPIO1 方向位

1 = 输出

0 = 输入 (默认)

bit 0 TRISGPO: 通用 I/O GPIOO 方向位

1 = 输出

0 = 输入 (默认)

寄存器 2-49: SLPACK: 休眠应答和唤醒计数器寄存器 (地址: 0x35)

W-0	R/W-0						
SLPACK	WAKECNT6	WAKECNT5	WAKECNT4	WAKECNT3	WAKECNT2	WAKECNT1	WAKECNT0
bit 7							bit 0

图注: R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 **SLPACK:** 休眠应答位

1 = 将 MRF24J40 置于休眠模式 (此位由硬件自动清零)

bit 6-0 **WAKECNT<6:0>:** 唤醒计数位

主振荡器 (20 MHz) 起振定时器计数器位。 WAKECNT 是一个 9 位值。 WAKECNT<8:7> 位位于RFCTL<4:3>。单位: 休眠时钟(SLPCLK)周期。 ⁽¹⁾ 默认值: 0x00。 推荐值: 0x05F。

1: 休眠时钟(SLPCLK)周期取决于休眠时钟选择位 SLPCLKSEL(RFCON7<7:6>)和休眠时钟分频比位 SLPCLKDIV(SLPCON1<4:0>)。

寄存器 2-50: RFCTL: RF 模式控制寄存器 (地址: 0x36)

W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
r	r	r	WAKECNT8	WAKECNT7	RFRST ⁽²⁾	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-5 **保留:** 保持为 0

bit 4-3 **WAKECNT<8:7>:** 唤醒计数位

主振荡器 (20 MHz) 起振定时器计数器位。 WAKECNT 是一个 9 位值。 WAKECNT<6:0> 位位于 SLPACK<6:0>。单位: 休眠时钟 (SLPCLK) 周期。 ⁽¹⁾ 默认值: 0x00。

推荐值: 0x05F

bit 2 RFRST: RF 状态机复位位 (2)

1 = 保持 RF 状态机在复位状态

0 = RF 状态机正常工作

CALC CONTINUE OF THE REPORT OF THE REPORT OF THE PARTY OF THE PARTY

注 1: 休眠时钟 (SLPCLK) 周期取决于休眠时钟选择位 SLPCLKSEL (RFCON7<7:6>) 和休眠时钟分频比位 SLPCLKDIV (SLPCON1<4:0>)。

2: 通过设置 RFRST = 1, 然后设置 RFRST = 0, 来执行 RF 复位。执行 RF 复位后要至少延时 192 μs, 以便 校准 RF 电路。

寄存器 2-51: SECCR2: 安全控制 2 寄存器 (地址: 0x37)

	W-0	W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	UPDEC	UPENC	TXG2CIPHER2	TXG2CIPHER1	TXG2CIPHER0	TXG1CIPHER2	TXG1CIPHER1	TXG1CIPHER0
ĺ	bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7 UPDEC: 上层安全解密模式位

1 = 使用 TX 常规 FIFO 执行上层解密。完成时此位被自动清零。

bit 6 UPENC: 上层安全加密模式位

1 = 使用 TX 常规 FIFO 执行上层加密。完成时此位被自动清零。

bit 5-3 TXG2CIPHER-<2:0>: TX GTS2 FIFO 安全套件选择位

111 = AES-CBC-MAC-32

110 = AES-CBC-MAC-64

101 = AES-CBC-MAC-128

100 = AES-CCM-32

011 = AES-CCM-64

010 = AES-CCM-128

001 = AES-CTR 000 = 无 (默认)

bit 2-0 TXG1CIPHER-<2:0>: TX GTS1 FIFO 安全套件选择位

111 = AES-CBC-MAC-32

110 = AES-CBC-MAC-64

101 = AES-CBC-MAC-128

100 = AES-CCM-32

011 = AES-CCM-64

010 = AES-CCM-128

001 **=** AES-CTR

000 = 无 (默认)

寄存器 2-52: BBREG0: 基带 0 寄存器 (地址: 0x38)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| r | r | r | r | r | r | r | TURBO |
| bit 7 | | | | | | | bit 0 |

图注: r = 保留

R =可读位 U =未实现位,读为 0

bit 7-1 保留: 保持为 0

bit 0 TURBO:加速模式使能位

1 = 加速模式 (625 kbps)

0 = IEEE 802.15.4™模式(250 kbps)

寄存器 2-53: BBREG1: 基带 1 寄存器 (地址: 0x39)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
r	r	r	r	r	RXDECINV	r	r
bit 7							bit 0

图注: r = 保留

R = 可读位 W = 可写位 U = 未实现位, 读为 0

CALC SET OF THE SET

bit 2 RXDECINV: RX 解码取反位

1 = 对 RX 解码符号的符号取反

0 = 不对 RX 解码符号的符号取反 (默认)

bit 1-0 **保留:** 保持为 0

寄存器 2-54: BBREG2: 基带 2 寄存器 (地址: 0x3A)

R/W-0	R/W-1	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0
CCAMODE1	CCAMODE0	CCACSTH3	CCACSTH2	CCATCSH1	CCACSTH0	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-6 **CCAMODE<1:0>:** 空闲通道评估 (CCA) 模式位

- 11 = CCA 模式 3: 能量高于阈值的载波侦听。仅当检测到具备 IEEE 802.15.4™的调制和传播特性、且能量高于能量检测(Energy Detection,ED)阈值的信号时,CCA 才报告介质忙碌。
- 10 = CCA 模式 1: 能量高于阈值。当检测到高于能量检测 (ED) 阈值的任何能量时,CCA 就报告介质忙碌。
- 01 = CCA 模式 2: 仅载波侦听。仅当检测到具备 IEEE 802.15.4 的调制和传播特性的信号时,CCA 才报告介质忙碌。此信号可高于或低于能量检测 (ED) 阈值 (默认)。

00 = 保留

bit 5-2 **CCACSTH<3:0>:** 空闲通道评估 (CCA) 载波侦听 (CS) 阈值位

1111 =

1110 = 推荐值

1101 =

...

0010 = (默认)

0001 =

0000 =

bit 1-0 **保留:** 保持为 0

寄存器 2-55: BBREG3: 基带 3 寄存器 (地址: 0x3B)

R/W-1	R/W-1	R/W-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-0
PREVALIDTH3	PREVALIDTH2	PREVALIDTH1	PREVALIDTH0	PREDETTH2	PREDETTH1	PREDETTH0	r
bit 7							bit 0

图注: r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-4 PREVALIDTH<3:0>: 前导头搜索能量有效阈值位

1101 = IEEE 802.15.4™ (250 kbps) 优化值 (默认)

0011 = 加速模式 (625 kbps) 优化值

bit 3-1 **PREDETTH<2:0>:** 前导头搜索能量检测阈值位

默认值: 0x4。

CARTICLE STATE OF THE PROOF O

寄存器 2-56: BBREG4: 基带 4 寄存器 (地址: 0x3C)

R/W-1	R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0
CSTH2	CSTH1	CSTH0	PRECNT2	PRECNT1	PRECNT0	r	r
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-5 **CSTH<2:0>:** 载波侦听阈值位

100 = IEEE 802.15.4™ (250 kbps) 优化值 (默认)

010 = 加速模式 (625 kbps) 优化值

bit 4-2 **PRECNT<2:0>:** 前导头计数器阈值位

111 = 优化值 (默认)

bit 1-0 **保留:** 保持为 0

寄存器 2-57: BBREG6: 基带 6 寄存器 (地址: 0x3E)

W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R-1
RSSIMODE1	RSSIMODE2	r	r	r	r	r	RSSIRDY
bit 7							bit 0

图注: r = 保留

R = 可读位 W = 可写位 U = 未实现位, 读为 0

-n = POR 时的值 $1 = \mathbb{Z}$ $1 = \mathbb{Z}$ $0 = \mathbb{Z}$ x = -1

bit 7 RSSIMODE1: RSSI 模式 1 位

1 = 启动 RSSI 计算 (此位由硬件自动清零)

bit 6 RSSIMODE2: RSSI 模式 2 位

1 = 为每个接收到的包计算 RSSI。 RSSI 值存储在 RXFIFO。

0 = 不为每个接收到的包计算 RSSI (默认)

bit 5-1 **保留:** 保持为 0

bit 0 RSSIRDY: RSSIMODE1 的 RSSI 就绪信号位

如果 RSSIMODE1 = 1,则

1 = RSSI 计算已完成, RSSI 值就绪

0 = 正在进行 RSSI 计算

寄存器 2-58: CCAEDTH: CCA 的能量检测阈值寄存器 (地址: 0x3F)

| R/W-0 |
|----------|----------|----------|----------|----------|----------|----------|----------|
| CCAEDTH7 | CCAEDTH6 | CCAEDTH5 | CCAEDTH4 | CCAEDTH3 | CCAEDTH2 | CCAEDTH1 | CCAEDTH0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **CCAEDTH<7:0>:** 空闲通道评估 (CCA) 能量检测 (ED) 模式位

如果带内信号强度大于阈值,则通道忙。可根据 RSSI 将 8 位数值映射为功率值。请参见**第 3.6 节 "接收到信号的强度指示(RSSI)/能量检测(ED)"**。

默认值: 0x00。推荐值: 0x60 (大约-69 dBm)。

2.15.4 长地址控制寄存器详细信息

寄存器 2-59: RFCON0: RF 控制 0 寄存器 (地址: 0x200)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
CHANNEL3	CHANNEL2	CHANNEL1	CHANNEL0	RFOPT3	RFOPT2	RFOPT1	RFOPT0
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

bit 7-4 **CHANNEL<3:0>:** 通道编号位

0000 = 通道 11 (2405 MHz) (默认)

0001 = 通道 12 (2410 MHz) 0010 = 通道 13 (2415 MHz)

...

1111 = 通道 26 (2480 MHz)

bit 3-0 **RFOPT<3:0>:** RF 优化控制位

默认值: 0x0。推荐值: 0x2。

寄存器 2-60: RFCON1: RF 控制 1 寄存器 (地址: 0x201)

| R/W-0 |
|---------|---------|---------|---------|---------|---------|---------|---------|
| VCOOPT7 | VCOOPT6 | VCOOPT5 | VCOOPT4 | VCOOPT3 | VCOOPT2 | VCOOPT1 | VCOOPT0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

-n = POR 时的值 1 = 2 1 = 2 1 = 2 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 =

bit 7-0 **VCOOPT<7:0>:** VCO 优化控制位

默认值: 0x0。推荐值: 0x1。

寄存器 2-61: RFCON2: RF控制 2 寄存器 (地址: 0x202)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
PLLEN ⁽¹⁾	r	r	r	r	r	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 PLLEN: PLL 使能位 (1)

1 = 使能

0 = 禁止 (默认)

bit 6-0 **保留:** 保持为 0

注 1: 对于 RF 接收或发送,必须使能 PLL。

寄存器 2-62: RFCON3: RF 控制 3 寄存器 (地址: 0x203)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TXPWRL1	TXPWRL0	TXPWRS2	TXPWRS1	TXPWRS0	r	r	r
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-6 TXPWRL<1:0>: TX 功率的大比例控制位

11 = -30 dB

10 = -20 dB

01 = -10 dB

00 = 0 dB

bit 5-3 **TXPWRS<2:0>:** TX 功率的小比例控制位

000 = 0 dB

 $001 = -0.5 \, dB$

010 = -1.2 dB

011 = -1.9 dB

100 = -2.8 dB

101 = -3.7 dB

 $110 = -4.9 \, dB$

 $111 = -6.3 \, dB$

bit 2-0 **保留:** 保持为 0

寄存器 2-63: RF 控制 5 寄存器 (地址: 0x205)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
BATTH3 ⁽¹⁾	BATTH2 ⁽¹⁾	BATTH1 ⁽¹⁾	BATTH0 ⁽¹⁾	r	r	r	r
bit 7							bit 0

图注: r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-4

BATTH<3:0>: 电池低电压阈值位 (1)

1110 = 3.5V

1101 = 3.3V

1100 = 3.2V

1011 = 3.1V

1010 = 2.8V

1001 = 2.7V

1000 = 2.6V 0111 = 2.5V 0110 = 未定义

...

0000 = 未定义

CART OF THE SET OF T

注 1: 电池低电压指示位 (BATIND) 位于 RXSR (0x30<5>) 寄存器中,电池监视使能位 (BATEN) 位于 RFCON6 (0x206<3>) 寄存器中。

寄存器 2-64: RFCON6: RF控制 6 寄存器 (地址: 0x206)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
TXFIL	r	r	20MRECVR	BATEN ⁽¹⁾	r	r	r
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 U = 未实现位, 读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7 TXFIL: TX 过滤器控制位

默认值: 0。推荐值: 1。

bit 6-5 **保留:** 保持为 0

bit 4 **20MRECVR:** 20 MHz 时钟恢复控制位

从休眠模式恢复的控制。 1 = 小于 1 ms (推荐) 0 = 小于 3 ms (默认)

bit 3 **BATEN:** 电池监视使能位 (1)

1 = 使能

0 = 禁止 (默认)

bit 2-0 保留: 保持为 0

注 1: 电池低电压阈值位(BATTH)位于 RFCON5(0x205<7:4>)寄存器中,电池低电压指示位(BATIND)位于 RXSR(0x30<5>)寄存器中。

寄存器 2-65: RFCON7: RF 控制 7 寄存器 (地址: 0x207)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
SLPCLKSEL1	SLPCLKSEL0	r	r	r	r	r	r
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-6 **SLPCLKSEL<1:0>:** 休眠时钟选择位

10 = 100 kHz 内部振荡器

01 = 32 kHz 外部晶振

bit 5-0 **保留**: 保持为 0

寄存器 2-66: RFCON8: RF控制 8 寄存器 (地址: 0x208)

| R/W-0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| _ | _ | _ | RFVCO | _ | _ | _ | _ |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

-n = POR 时的值 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 = 2 1 =

bit 7-5 保留: 保持为 0

bit 4 RFVCO: VCO 控制位

默认值: 0。推荐值: 1。

bit 3-0 保留: 保持为 0

寄存器 2-67: SLPCALO: 休眠校准 0 寄存器 (地址: 0x209)

| R-0 |
|---------|---------|---------|---------|---------|---------|---------|---------|
| SLPCAL7 | SLPCAL6 | SLPCAL5 | SLPCAL4 | SLPCAL3 | SLPCAL2 | SLPCAL1 | SLPCAL0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **SLPCAL<7:0>:** 休眠校准计数器位

用来校准休眠时钟(SLPCLK)周期的 20 位计数器。此计数器包含 16 个 SLPCLK 周期的计数。 SLPCLK周期取决于休眠时钟选择位SLPCLKSEL(RFCON7<7:6>) 和休眠时钟分频比位SLPCLKDIV(SLPCON1<4:0>)。单位: 节拍(50 ns)。

寄存器 2-68: SLPCAL1: 休眠校准 1 寄存器 (地址: 0x20A)

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
SLPCAL15	SLPCAL14	SLPCAL13	SLPCAL12	SLPCAL11	SLPCAL10	SLPCAL9	SLPCAL8
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

-n = POR 时的值 1 = 2 1 = 2 0 = 2 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 = 3 1 =

bit 7-0 **SLPCAL<15:8>:** 休眠校准计数器位

用来校准休眠时钟(SLPCLK)周期的20位计数器。此计数器包含16个SLPCLK周期的计数。SLPCLK周期取决于休眠时钟选择位 SLPCLKSEL (RFCON7<7:6>)和休眠时钟分频比位 SLPCLKDIV (SLPCON1<4:0>)。单位:节拍(50 ns)。

MRF24J40

寄存器 2-69: SLPCAL2: 休眠校准 2 寄存器 (地址: 0x20B)

R-0	R/W-0	R/W-0	W-0	R-0	R-0	R-0	R-0
SLPCALRDY	r	r	SLPCALEN	SLPCAL19	SLPCAL18	SLPCAL17	SLPCAL16
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7 SLPCALRDY: 休眠校准就绪位

1 = 休眠校准计数完成。

bit 6-5 **保留:** 保持为 0

bit 4 SLPCALEN: 休眠校准使能位

1=启动休眠校准计数器。此位由硬件自动清零。

bit 3-0 **SLPCAL<19:16>:** 休眠校准计数器位

用来校准休眠时钟(SLPCLK)周期的20位计数器。此计数器包含16个SLPCLK周期的计数。SLPCLK周期取决于休眠时钟选择位 SLPCLKSEL (RFCON7<7:6>)和休眠时钟分频比位 SLPCLKDIV

(SLPCON1<4:0>)。单位: 节拍 (50 ns)。

寄存器 2-70: RFSTATE: RF 状态寄存器 (地址: 0x20F)

R-0	R-0	R-0	U-0	U-0	U-0	U-0	U-0
RFSTATE2 ⁽¹⁾	RFSTATE1 ⁽¹⁾	RFSTATE0 ⁽¹⁾	_	_	_	_	_
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-5 RFSTATE<2:0>: RF 状态机位 (1)

111 = RTSEL2

110 = RTSEL1

101 = RX

100 = TX

011 **= CALVCO**

010 = SLEEP

001 = CALFIL

000 = RESET

CARTICLE SET OF THE PROOF OF

寄存器 2-71: RSSI: RSSI 平均值寄存器 (地址: 0x210)

| R-0 |
|----------------------|----------------------|----------------------|----------------------|----------------------|----------------------|----------------------|----------------------|
| RSSI7 ⁽¹⁾ | RSSI6 ⁽¹⁾ | RSSI5 ⁽¹⁾ | RSSI4 ⁽¹⁾ | RSSI3 ⁽¹⁾ | RSSI2 ⁽¹⁾ | RSSI1 ⁽¹⁾ | RSSI0 ⁽¹⁾ |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 U =未实现位,读为 0

bit 7-0 RSSI<7:0>: RSSI 的平均值位 (1)

注 1: 求 RSSI 平均值的样本数由 RSSINUMx 位 (0x25<5:4>) 设置。

寄存器 2-72: SLPCON0: 休眠时钟控制 0 寄存器 (地址: 0x211)

R/W-0	R/W-0						
r	r	r	r	r	r	INTEDGE ⁽¹⁾	SLPCLKEN
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-2 保留: 保持为 0

bit 1 INTEDGE: 中断边沿极性位 (1)

1 = 上升沿

0=下降沿 (默认)

bit 0 **SLPCLKEN**: 休眠时钟使能位

1 = 禁止

0 = 使能 (默认)。

注 1: 要确保中断极性与主单片机的中断引脚极性相匹配。

寄存器 2-73: SLPCON1: 休眠时钟控制 1 寄存器 (地址: 0x220)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
r	r	CLKOUTEN	SLPCLKDIV4	SLPCLKDIV3	SLPCLKDIV2	SLPCLKDIV1	SLPCLKDIV0
bit 7							bit 0

 图注:
 r = 保留

 R = 可读位
 W = 可写位
 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-6 **保留:** 保持为 0

bit 5 **CLKOUT** 引脚使能位

CLKOUT 引脚 26 功能已废弃。推荐禁止该位。

1 = 禁止 (推荐) 0 = 使能 (默认)。

bit 4-0 **SLPCLKDIV<4:0>:** 休眠时钟分频比位

休眠时钟进行 2^n 分频,其中 n = SLPCLKDIV。(1) 默认值: 0x00。

1: 如果休眠时钟选择位 SLPCLKSEL (0x207<7:6>) 选择的是内部振荡器 (100 kHz),则将 SLPCLKDIV 设置为最小值 0x01。

寄存器 2-74: WAKETIMEL: 唤醒时间匹配值低字节寄存器 (地址: 0x222)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-1	R/W-0
WAKETIME7 ⁽¹⁾	WAKETIME6 ⁽¹⁾	WAKETIME5 ⁽¹⁾	WAKETIME4 ⁽¹⁾	WAKETIME3 ⁽¹⁾	WAKETIME2 ⁽¹⁾	WAKETIME1 ⁽¹⁾	WAKETIME0 ⁽¹⁾
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **WAKETIME<7:0>:** 唤醒时间匹配值位 (1)

WAKETIME 是一个 11 位值,在 MRF24J40 使用休眠模式定时器时将其与主计数器 (MAINCNT) 进行比较,以指示使能 (唤醒) 20 MHz 主振荡器的时刻。默认值: 0x00A。最小值: 0x001。

注 1: 规则: WAKETIME > WAKECNT。

寄存器 2-75: WAKETIMEH: 唤醒时间匹配值高字节寄存器 (地址: 0x223)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
r	r	r	r	r	WAKETIME10 ⁽¹⁾	WAKETIME9 ⁽¹⁾	WAKETIME8 ⁽¹⁾
bit 7							bit 0

图注: r = 保留

R =可读位 W =可写位 U =未实现位,读为 0

CALC CALC CALC

bit 2-0 WAKETIME<10:8>: 由 SLPCLK 计数的唤醒时间位 (1)

WAKETIME 是一个 11 位值,在 MRF24J40 使用休眠模式定时器时将其与主计数器 (MAINCNT) 进行比较,以指示使能(唤醒) 20 MHz 主振荡器的时刻。默认值: 0x00A。最小值: 0x001。

注 1: 规则: WAKETIME > WAKECNT。

寄存器 2-76: REMCNTL: 保持计数器低字节寄存器 (地址: 0x224)

| R/W-0 |
|---------|---------|---------|---------|---------|---------|---------|---------|
| REMCNT7 | REMCNT6 | REMCNT5 | REMCNT4 | REMCNT3 | REMCNT2 | REMCNT1 | REMCNT0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位,读为 0

bit 7-0 **REMCNT<7:0>:** 保持计数器位

保持计数器是一个 16 位的计数器。与主计数器一起对如下事件进行计时: 使能信标器件的信标间隔 (BI) 和无效周期以及未使能信标器件的休眠间隔。单位: 节拍 (50 ns)。

寄存器 2-77: REMCNTH: 保持计数器高字节寄存器 (地址: 0x225)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
REMCNT15	REMCNT14	REMCNT13	REMCNT12	REMCNT11	REMCNT10	REMCNT9	REMCNT8
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **REMCNT<15:8>:** 保持计数器位

保持计数器是一个16位的计数器。与主计数器一起对如下事件进行计时: 使能信标器件的信标间隔(BI)和无效周期以及未使能信标器件的休眠间隔。单位: 节拍 (50 ns)。

寄存器 2-78: MAINCNTO: 主计数器 0 寄存器 (地址: 0x226)

| R/W-0 |
|----------|----------|----------|----------|----------|----------|----------|----------|
| MAINCNT7 | MAINCNT6 | MAINCNT5 | MAINCNT4 | MAINCNT3 | MAINCNT2 | MAINCNT1 | MAINCNT0 |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **MAINCNT<7:0>:** 主计数器位

主计数器是一个26位的计数器。与保持计数器一起对如下事件进行计时: 使能信标器件的信标间隔(BI)和无效周期以及未使能信标器件的休眠间隔。单位: SLPCLK。⁽¹⁾

1: 休眠时钟(SLPCLK)周期取决于休眠时钟选择位 SLPCLKSEL(RFCON<7:6>)和休眠时钟分频比位 SLPCLKDIV(CLKCON<4:0>)。

寄存器 2-79: MAINCNT1: 主计数器 1 寄存器 (地址: 0x227)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
MAINCNT15	MAINCNT14	MAINCNT13	MAINCNT12	MAINCNT11	MAINCNT10	MAINCNT9	MAINCNT8
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

bit 7-0 **MAINCNT<15:8>:** 主计数器位

主计数器是一个26位的计数器。与保持计数器一起对如下事件进行计时: 使能信标器件的信标间隔(BI)和无效周期以及未使能信标器件的休眠间隔。单位: SLPCLK。⁽¹⁾

注 1: 休眠时钟(SLPCLK)周期取决于休眠时钟选择位 SLPCLKSEL(RFCON<7:6>)和休眠时钟分频比位 SLPCLKDIV(CLKCON<4:0>)。

寄存器 2-80: MAINCNT2: 主计数器 2 寄存器 (地址: 0x228)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| MAINCNT23 | MAINCNT22 | MAINCNT21 | MAINCNT20 | MAINCNT19 | MAINCNT18 | MAINCNT17 | MAINCNT16 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **MAINCNT<23:16>:** 主计数器位

主计数器是一个26位的计数器。与保持计数器一起对如下事件进行计时: 使能信标器件的信标间隔(BI)和无效周期以及未使能信标器件的休眠间隔。单位: SLPCLK。(1)

1: 休眠时钟(SLPCLK)周期取决于休眠时钟选择位 SLPCLKSEL(RFCON<7:6>)和休眠时钟分频比位 SLPCLKDIV(CLKCON<4:0>)。

寄存器 2-81: MAINCNT3: 主计数器 3 寄存器 (地址: 0x229)

W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
STARTCNT	r	r	r	r	r	MAINCNT25	MAINCNT24
bit 7							bit 0

图注:

R =可读位 U =未实现位,读为 0

bit 7 STARTCNT: 启动休眠模式计数器位

1 =触发未使能信标模式(BO = 0xF,SLOTTED = 0)的休眠模式。此位被自动清零。

bit 6-2 **保留:** 保持为 0

bit 1-0 **MAINCNT<25:24>:** 主计数器位

主计数器是一个 26 位的计数器。与保持计数器一起对如下事件进行计时: 使能信标器件的信标间隔 (BI) 和无效周期以及未使能信标器件的休眠间隔。单位: SLPCLK。 (1)

注 1: 休眠时钟(SLPCLK)周期取决于休眠时钟选择位 SLPCLKSEL(RFCON<7:6>)和休眠时钟分频比位 SLPCLKDIV(CLKCON<4:0>)。

寄存器 2-82: TESTMODE: 测试模式寄存器 (地址: 0x22F)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0
r	r	r	RSSIWAIT1	RSSIWAIT0	TESTMODE2	TESTMODE1	TESTMODE0
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-5 **保留:** 保持为 0

bit 4-3 RSSIWAIT<1:0>: RSSI 状态机参数位

01 = 优化值 (默认)

bit 2-0 **TESTMODE<2:0>:** 测试模式位

111 = GPIO0、 GPIO1 和 GPIO2 配置为控制外部 PA 和 / 或 LNA⁽¹⁾

101 = 单音测试模式

000 = 常规模式 (默认)

注 1: 更多信息,请参见第 4.2 节 "外部 PA/LNA 控制"。

寄存器 2-83: ASSOEADR0: 关联协调器扩展地址 0 寄存器 (地址: 0x230)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| ASSOEADR7 | ASSOEADR6 | ASSOEADR5 | ASSOEADR4 | ASSOEADR3 | ASSOEADR2 | ASSOEADR1 | ASSOEADR0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **ASSOEADR<7:0>:** 关联协调器的 64 位扩展地址位

寄存器 2-84: ASSOEADR1: 关联协调器扩展地址 1 寄存器 (地址: 0x231)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ASSOEADR15	ASSOEADR14	ASSOEADR13	ASSOEADR12	ASSOEADR11	ASSOEADR10	ASSOEADR9	ASSOEADR8
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位,读为 0

bit 7-0 **ASSOEADR<15:8>:** 关联协调器的 64 位扩展地址位

寄存器 2-85: ASSOEADR2: 关联协调器扩展地址 2 寄存器 (地址: 0x232)

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| ASSOEADR23 | ASSOEADR22 | ASSOEADR21 | ASSOEADR20 | ASSOEADR19 | ASSOEADR18 | ASSOEADR17 | ASSOEADR16 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位,读为 0

 -n = POR 时的值
 1 = 置 1
 0 = 清零
 x = 未知

bit 7-0 **ASSOEADR<23:16>:** 关联协调器的 64 位扩展地址位

寄存器 2-86: ASSOEADR3: 关联协调器扩展地址 3 寄存器 (地址: 0x233)

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| ASSOEADR31 | ASSOEADR30 | ASSOEADR29 | ASSOEADR28 | ASSOEADR27 | ASSOEADR26 | ASSOEADR25 | ASSOEADR24 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位,读为 0

bit 7-0 **ASSOEADR<31:24>:** 关联协调器的 64 位扩展地址位

寄存器 2-87: ASSOEADR4: 关联协调器扩展地址 4 寄存器 (地址: 0x234)

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| ASSOEADR39 | ASSOEADR38 | ASSOEADR37 | ASSOEADR36 | ASSOEADR35 | ASSOEADR34 | ASSOEADR33 | ASSOEADR32 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **ASSOEADR<39:32>:** 关联协调器的 64 位扩展地址位

寄存器 2-88: ASSOEADR5: 关联协调器扩展地址 5 寄存器 (地址: 0x235)

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| ASSOEADR47 | ASSOEADR46 | ASSOEADR45 | ASSOEADR44 | ASSOEADR43 | ASSOEADR42 | ASSOEADR41 | ASSOEADR40 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **ASSOEADR<47:40>:** 关联协调器的 64 位扩展地址位

寄存器 2-89: ASSOEADR6: 关联协调器扩展地址 6 寄存器 (地址: 0x236)

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| ASSOEADR55 | ASSOEADR54 | ASSOEADR53 | ASSOEADR52 | ASSOEADR51 | ASSOEADR50 | ASSOEADR49 | ASSOEADR48 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位,读为 0

bit 7-0 **ASSOEADR<55:48>:** 关联协调器的 64 位扩展地址位

寄存器 2-90: ASSOEADR7: 关联协调器扩展地址 7 寄存器 (地址: 0x237)

| R/W-0 |
|------------|------------|------------|------------|------------|------------|------------|------------|
| ASSOEADR63 | ASSOEADR62 | ASSOEADR61 | ASSOEADR60 | ASSOEADR59 | ASSOEADR58 | ASSOEADR57 | ASSOEADR56 |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **ASSOEADR<63:56>:** 关联协调器的 64 位扩展地址位

寄存器 2-91: ASSOSADR0: 关联协调器短地址 0 寄存器 (地址: 0x238)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| ASSOSADR7 | ASSOSADR6 | ASSOSADR5 | ASSOSADR4 | ASSOSADR3 | ASSOSADR2 | ASSOSADR1 | ASSOSADR0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **ASSOSADR<7:0>:** 关联协调器的 16 位短地址位

寄存器 2-92: ASSOSADR1: 关联协调器短地址 1 寄存器 (地址: 0x239)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ASSOSADR15	ASSOSADR14	ASSOSADR13	ASSOSADR12	ASSOSADR11	ASSOSADR10	ASSOSADR9	ASSOSADR8
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

-n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 7-0 **ASSOSADR<15:8>:** 关联协调器的 16 位短地址位

寄存器 2-93: UPNONCE0: 上层随机数安全 0 寄存器 (地址: 0x240)

| R/W-0 |
|----------|----------|----------|----------|----------|----------|----------|----------|
| UPNONCE7 | UPNONCE6 | UPNONCE5 | UPNONCE4 | UPNONCE3 | UPNONCE2 | UPNONCE1 | UPNONCE0 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **UPNONCE<7:0>:** 上层随机数 (nonce) 位

安全性中使用的 13 字节随机数值。

寄存器 2-94: UPNONCE1: 上层随机数安全 1 寄存器 (地址: 0x241)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
UPNONCE15	UPNONCE14	UPNONCE13	UPNONCE12	UPNONCE11	UPNONCE10	UPNONCE9	UPNONCE8
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **UPNONCE<15:8>:** 上层随机数位

寄存器 2-95: UPNONCE2: 上层随机数安全 2 寄存器 (地址: 0x242)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE23 | UPNONCE22 | UPNONCE21 | UPNONCE20 | UPNONCE19 | UPNONCE18 | UPNONCE17 | UPNONCE16 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位,读为 0

bit 7-0 **UPNONCE<23:16>:** 上层随机数位

安全性中使用的 13 字节随机数值。

寄存器 2-96: UPNONCE3: 上层随机数安全 3 寄存器 (地址: 0x243)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE31 | UPNONCE30 | UPNONCE29 | UPNONCE28 | UPNONCE27 | UPNONCE26 | UPNONCE25 | UPNONCE24 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **UPNONCE<31:24>:** 上层随机数位

寄存器 2-97: UPNONCE4: 上层随机数安全 4 寄存器 (地址: 0x244)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE39 | UPNONCE38 | UPNONCE37 | UPNONCE36 | UPNONCE35 | UPNONCE34 | UPNONCE33 | UPNONCE32 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **UPNONCE<39:32>:** 上层随机数位

安全性中使用的 13 字节随机数值。

寄存器 2-98: UPNONCE5: 上层随机数安全 5 寄存器 (地址: 0x245)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE47 | UPNONCE46 | UPNONCE45 | UPNONCE44 | UPNONCE43 | UPNONCE42 | UPNONCE41 | UPNONCE40 |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **UPNONCE<47:40>:** 上层随机数位

寄存器 2-99: UPNONCE6: 上层随机数安全 6 寄存器 (地址: 0x246)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE55 | UPNONCE54 | UPNONCE53 | UPNONCE52 | UPNONCE51 | UPNONCE50 | UPNONCE49 | UPNONCE48 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **UPNONCE<55:48>:** 上层随机数位 安全性中使用的 13 字节随机数值。

寄存器 2-100: UPNONCE7: 上层随机数安全 7 寄存器 (地址: 0x247)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
UPNONCE6	3 UPNONCE62	UPNONCE61	UPNONCE60	UPNONCE59	UPNONCE58	UPNONCE57	UPNONCE56
bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **UPNONCE<63:56>:** 上层随机数位 安全性中使用的 13 字节随机数值。

寄存器 2-101: UPNONCE8: 上层随机数安全 8 寄存器 (地址: 0x248)

R/W-0								
UPNONCE71	UPNONCE70	UPNONCE69	UPNONCE68	UPNONCE67	UPNONCE66	UPNONCE65	UPNONCE64	
bit 7 bi								

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **UPNONCE<71:64>:** 上层随机数位

安全性中使用的 13 字节随机数值。

寄存器 2-102: UPNONCE9: 上层随机数安全 9 寄存器 (地址: 0x249)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE79 | UPNONCE78 | UPNONCE77 | UPNONCE76 | UPNONCE75 | UPNONCE74 | UPNONCE73 | UPNONCE72 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **UPNONCE<79:72>:** 上层随机数位

寄存器 2-103: UPNONCE10: 上层随机数安全 10 寄存器 (地址: 0x24A)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE87 | UPNONCE86 | UPNONCE85 | UPNONCE84 | UPNONCE83 | UPNONCE82 | UPNONCE81 | UPNONCE80 |
| bit 7 | | | | | | | bit 0 |

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0

bit 7-0 **UPNONCE<87:80>:** 上层随机数位 安全性中使用的 13 字节随机数值。

寄存器 2-104: UPNONCE11: 上层随机数安全 11 寄存器 (地址: 0x24B)

| R/W-0 |
|-----------|-----------|-----------|-----------|-----------|-----------|-----------|-----------|
| UPNONCE95 | UPNONCE94 | UPNONCE93 | UPNONCE92 | UPNONCE91 | UPNONCE90 | UPNONCE89 | UPNONCE88 |
| bit 7 | | | | | | | bit 0 |

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **UPNONCE<95:88>:** 上层随机数位

寄存器 2-105: UPNONCE12: 上层随机数安全 12 寄存器 (地址: 0x24C)

	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
	UPNONCE103	UPNONCE102	UPNONCE101	UPNONCE100	UPNONCE99	UPNONCE98	UPNONCE97	UPNONCE96
Ī	bit 7							bit 0

图注:

R =可读位 W =可写位 U =未实现位,读为 0

bit 7-0 **UPNONCE<103:96>:** 上层随机数位

MRF24J40

注:

3.0 功能描述

3.1 复位

MRF24J40 具有 4 种复位类型:

- 上电复位 ——MRF24J40 具有内置上电复位电路, 上电时将自动复位所有控制寄存器。推荐在复位后延时 2 ms 再访问 MRF24J40, 以便 RF 电路启动并进入稳定运行状态。
- RESET 引脚 ——主单片机可通过将 MRF24J40 的 RESET 引脚 13 置为低电平来复位它。所有控制寄存器都将被复位。在释放 RESET 引脚约 250 μs 后,MRF24J40 将从复位状态释放。 RESET 引脚具有一个内部弱上拉电阻。推荐在复位后延时 2 ms 再访问 MRF24J40,以便 RF 电路启动并进入稳定与运行状态。
- 软件复位 可由主单片机执行软件复位。通过将 RSTPWR 位(0x2A<2>)置 1 来复位功耗管理电路。此时控制寄存器保持原来的值。通过将 RSTBB 位(0x2A<1>)置 1 来复位基带电路。此时控制寄存器保持原来的值。通过将 RSTMAC 位(0x2A<0>)置 1 来复位 MAC 电路。此时将复位所有控制寄存器。这些软件复位可单独进行或同时进行。相应的位会被硬件自动清零。软件复位后不需要延时。
- RF 状态机复位 —— 通过将 RFRST 位 (RFCTL 0x36<2>) 置 1 然后再清零,执行 RF 状态机复位。执行 RF 状态机复位后至少要延时 192 μs,以便校准 RF 电路。控制寄存器保持其原来的值。

注: 应在更改了频率通道(RFCON0 0x200) 后复位 RF 状态机。

表 3-1: 与复位相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x2A	SOFTRST	r	r	r	r	r	RSTPWR	RSTBB	RSTMAC
0x36	RFCTL	r	r	r	WAKECNT8	WAKECNT7	RFRST	r	r

3.2 初始化

为进行基本操作,必须对某些控制寄存器的值进行初始化。这些值不同于上电复位值,可提供改善的工作参数。这些设置通常在复位后进行。初始化后,可针对应用对 MRF24J40 的特性进行配置。初始化步骤如例 3-1 所示。

例 3-1: 初始化 MRF24J40

初始化 MRF24J40 的示例步骤:

- 1. SOFTRST (0x2A) = 0x07—— 执行软件复位。相应的位会被硬件自动清零。
- 2. PACON2 (0x18) = 0x98——初始化 FIFOEN = 1, TXONTS = 0x6。
- 3. TXSTBL (0x2E) = 0x95——初始化 RFSTBL = 0x9。
- 4. RFCON1 (0x201) = 0x01——初始化 VCOOPT = 0x01。
- 5. RFCON2 (0x202) = 0x80—— 使能 PLL (PLLEN = 1)。
- 6. RFCON6 (0x206) = 0x90——初始化 TXFIL = 1, 20MRECVR = 1。
- 7. RFCON7 (0x207) = 0x80——初始化 SLPCLKSEL = 0x2 (100 kHz 内部振荡器)。
- 8. RFCON8 (0x208) = 0x10——初始化 RFVCO = 1。
- 9. SLPCON1 (0x220) = 0x21——初始化 CLKOUTEN = 1, SLPCLKDIV = 0x01。

未使能信标器件的配置 (见第 3.8 节"使能信标和未使能信标的网络"):

- 10. BBREG2 (0x3A) = 0x80——设置 CCA 模式为 ED。
- 11. RSSITHCCA (0x3F) = 0x60——设置 CCA ED 阈值。
- 12. BBREG6 (0x3E) = 0x40—— 设置添加到 RXFIFO 的 RSSI 值。
- 13. 允许中断 ——请参见**第 3.3 节"中断"**。
- 14. 设置通道 ——请参见第 3.4 节"通道选择"。
- 15. RFCTL (0x36) = 0x04——复位 RF 状态机。
- 16. RFCTL (0x36) = 0x00.
- 17. 至少延时 192 μs。

表 3-2: 与初始化相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x18	PACON2	FIFOEN	r	TXONTS3	TXONTS2	TXONTS1	TXONTS0	TXONT8	TXONT7
0x2A	SOFTRST	r	r	r	r	r	RSTPWR	RSTBB	RSTMAC
0x2E	TXSTBL	RFSTBL3	RFSTBL2	RFSTBL1	RFSTBL0	MSIFS3	MSIFS2	MSIFS1	MSIFS0
0x201	RFCON1	VCOOPT7	VCOOPT6	VCOOPT5	VCOOPT4	VCOOPT3	VCOOPT2	VCOOPT1	VCOOPT0
0x202	RFCON2	PLLEN	r	r	r	r	r	r	r
0x206	RFCON6	TXFIL	r	r	20MRECVR	BATEN	r	r	r
0x207	RFCON7	SLPCLKSEL1	SLPSCKSEL0	r	r	r	r	r	r
0x208	RFCON8	r	r	r	RFVCO	r	r	r	r
0x220	SLPCON1	r	r	CLKOUTEN	SLPCLKDIV4	SLPCLKDIV3	SLPCLKDIV2	SLPCLKDIV1	SLPCLKDIV0

3.3 中断

MRF24J40 具有一个中断(INT)引脚 16, 用来将 8 个中断事件信号之一传递给主单片机。中断结构如图 3-1 所示。通过 INTCON(0x32)寄存器允许中断。中断标志位于 INTSTAT (0x31)寄存器中。 INTSTAT 寄存器在读取时清零。因此,主单片机应读取和存储 INTSTAT 寄存器,并检查其中的位来确定发生了哪种中断。 INT

引脚将不断发出中断信号,直到 INTSTAT 寄存器被读取。 INT 引脚的边沿极性通过 SLPCON0 寄存器中的 INTEDGE 位(0x211<1>)进行配置。

注: INTEDGE 极性默认为: 0 = 下降沿。要确保中断极性与主单片机的中断引脚极性相




表 3-3: 与中断相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x31	INTSTAT	SLPIF	WAKEIF	HSYMTMRIF	SECIF	RXIF	TXG2IF	TXG1IF	TXNIF
0x32	INTCON	SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE
0x211	SLPCON0	r	r	r	r	r	r	INTEDGE	SLPCKEN

3.4 通道选择

MRF24J40 能够选择 2.4 GHz 频带内的 16 个通道频率 之一。可通过配置 RFCON0 寄存器中的 CHANNEL 位 (0x200<7:4>)来选择所需的通道。通道编号和频率的 RFCON0 寄存器设置,请参见表 3-4。

注: 在更改通道频率后,要执行 RF 状态机复位 (见第 3.1 节"复位")。然后,在 RF 状态机复位后,至少要延时 192 μs,以便校准 RF 电路。

表 3-4: 通道选择 RFCON0 (0x200) 寄 存器设置

通道编号	频率	设置值
11	2.405 GHz	0x02
12	2.410 GHz	0x12
13	2.415 GHz	0x22
14	2.420 GHz	0x32
15	2.425 GHz	0x42
16	2.430 GHz	0x52
17	2.435 GHz	0x62
18	2.440 GHz	0x72
19	2.445 GHz	0x82
20	2.450 GHz	0x92
21	2.455 GHz	0xA2
22	2.460 GHz	0xB2
23	2.465 GHz	0xC2
24	2.470 GHz	0xD2
25	2.475 GHz	0xE2
26	2.480 GHz	0xF2

表 3-5: 与通道选择相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x36	RFCTL	r	r	r	WAKECNT8	WAKECNT7	RFRST	r	r
0x200	RFCON0	CHANNEL3	CHANNEL2	CHANNEL1	CHANNEL0	RFOPT3	RFOPT2	RFOPT1	RFOPT0

3.5 空闲通道评估 (CCA)

CCA 信号是从 PHY 层传递给 MAC 层的指示,表明介质是处于忙碌状态还是空闲状态。

MRF24J40 提供了执行 CCA 的三种方法。请参见 IEEE 802.15.4-2003 标准的 Section 6.7.9 "CCA"。

3.5.1 CCA 模式 1: 能量高于阈值

当检测到能量高于能量检测(ED)阈值时,CCA 就报告介质忙碌。

- 1. 将 CCAEDTH 0x3A<7:6> 编程为值 10。
- 2. 将 CCAMODE 0x3F<7:0> 编程为 CCA ED 阈值 (RSSI 值)。

可根据 RSSI 将 8 位 CCAEDTH 阈值映射为一个功率值。请参见第 3.6 节"接收到信号的强度指示(RSSI)/能量检测(ED)"。

3.5.2 CCA 模式 2: 仅载波侦听

仅当检测到具备 IEEE 802.15.4 的调制和传播特性的信号时,CCA 才报告介质忙碌。此信号可高于或低于 ED 阈值。

- 1. 将 CCAMODE 0x3A<7:6> 编程为值 01。
- 2. 将 CCACSTH 0x3A<5:2> 编程为 CCA 载波侦听 阈值 (单位)。

3.5.3 CCA 模式 3: 能量高于阈值的载波侦听

仅当检测到具备 IEEE 802.15.4 的调制和传播特性、且能量高于 ED 阈值的信号时, CCA 才报告介质忙碌。

- 1. 将 CCAMODE 0x3A<7:6> 编程为值 11。
- 2. 将 CCACSTH 0x3A<5:2> 编程为 CCA 载波侦听 阈值。
- 3. 将 CCAEDTH 0x3F<7:0> 编程为 CCA ED 阈值。 可根据 RSSI 将 8 位 CCAEDTH 阈值映射为一个 功率值。请参见第 3.6 节 "接收到信号的强度指 示 (RSSI) / 能量检测 (ED) "。

表 3-6: 与 CCA 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x3A	BBREG2	CCAMODE1	CCAMODE0	CCACSTH3	CCACSTH2	CCACSTH1	CCACSTH0	r	r
0x3F	CCAEDTH	CCAEDTH7	CCAEDTH6	CCAEDTH5	CCAEDTH4	CCAEDTH3	CCAEDTH2	CCAEDTH1	CCAEDTH0

3.6 接收到信号的强度指示(RSSI)/能量检测(ED)

RSSI/ED 是对在 IEEE 802.15.4 通道的带宽内所收到信号的功率估算。RSSI 值是 0-255 范围内的 8 位值。RSSI 值与接收到信号功率值之间的映射如图 3-3 所示,表 3-8 以表格形式列出了这两者间的映射。可通过对RSSINUM位(TXBCON1 0x25<5:4>)编程来改变要求平均值的符号数。

编程人员可通过两种方法之一来获得 RSSI/ED 值。

3.6.1 RSSI 固件请求 (RSSI 模式 1)

在这种模式下,主单片机发送一个计算 RSSI 的请求,然后等待,直到计算完成,再读取 RSSI 值。步骤如下:

- 1. RSSIMODE1 0x3E<7>置1——启动RSSI计算。
- 等待直到 RSSIRDY 0x3E<0>被置 1 ——RSSI 计算已完成。
- 3. 读取 RSSI 0x210<7:0>——RSSI 寄存器包含 8 个符号周期的平均 RSSI 接收到信号功率值。

3.6.2 添加 RSSI 到接收到的包 (RSSI 模式 2)

在每个成功接收到的包末尾添加 RSSI 值。


为使能RSSI模式2,设置RSSIMODE2=1(0x3E<6>)。 RSSI 值将被添加到 RXFIFO,如图 3-2 所示。

图 3-2: RX FIFO 中的包格式

1个8位字节	N 个 8 位字节	M 个 8 位字节	2个8位字节	1个8位字节	1个8位字节
帧长度	报头	有效负载	FCS	LQI	RSSI

表 3-7: 与 RSSI/ED 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x25	TXBCON1	TXBMSK	WU/BCN	RSSINUM1	RSSINUM0	r	r	r	r
0x3E	BBREG6	RSSIMODE1	RSSIMODE2	r	r	r	r	r	RSSIRDY
0x210	RSSI	RSSI7	RSSI6	RSSI5	RSSI4	RSSI3	RSSI2	RSSI1	RSSI0



MRF24J40

RSSI 与接收到信号功率 (dB) 的关系请参见表 3-8 中的表格形式。

表 3-8: RSSI 与接收到信号的功率 (dB)

(dB)									
接收到信号的功率 (dBm)	RSSI 值 (十六 进 制)	RSSI 值 (十进制)							
-100	0x0	0							
-99	0x0	0							
-98	0x0	0							
-97	0x0	0							
-96	0x0	0							
-95	0x0	0							
-94	0x0	0							
-93	0x0	0							
-92	0x0	0							
-91	0x0	0							
-90	0x0	0							
-89	0x1	1							
-88	0x2	2							
-87	0x5	5							
-86	0x9	9							
-85	0x0D	13							
-84	0x12	18							
-83	0x17	23							
-82	0x1B	27							
-81	0x20	32							
-80	0x25	37							
-79	0x2B	43							
-78	0x30	48							
-77	0x35	53							
-76	0x3A	58							
-75	0x3F	63							
-74	0x44	68							
-73	0x49	73							
-72	0x4E	78							
-71	0x53	83							
-70	0x59	89							
-69	0x5F	95							
-68	0x64	100							
-67	0x6B	107							
-66	0x6F	111							
-65	0x75	117							
-64	0x79	121							
-63	0x7D	125							
-62	0x81	129							
-61	0x85	133							
-60	0x8A	138							

表 3-8: RSSI 与接收到信号的功率 (dB) (续)

	(姓)	
接收到信号的功率 (dBm)	RSSI 值 (十六进制)	RSSI 值 (十进制)
-59	0x8F	143
-58	0x94	148
-57	0x99	153
-56	0x9F	159
-55	0xA5	165
-54	0xAA	170
-53	0xB0	176
-52	0xB7	183
-51	0xBC	188
-50	0xC1	193
-49	0xC6	198
-48	0xCB	203
-47	0xCF	207
-46	0xD4	212
-45	0xD8	216
-44	0xDD	221
-43	0xE1	225
-42	0xE4	228
-41	0xE9	233
-40	0xEF	239
-39	0xF5	245
-38	0xFA	250
-37	0xFD	253
-36	0xFE	254
-35	0xFF	255
-34	0xFF	255
-33	0xFF	255
-32	0xFF	255
-31	0xFF	255
-30	0xFF	255
-29	0xFF	255
-28	0xFF	255
-27	0xFF	255
-26	0xFF	255
-25	0xFF	255
-24	0xFF	255
-23	0xFF	255
-22	0xFF	255
-21	0xFF	255
-20	0xFF	255

3.7 链路质量指示(LQI)

链路质量指示(Link Quality Indication,LQI)是所接收到包的强度和质量的特性表征。几种衡量指标,如RSSI、信噪比(Signal to Noise Ratio,SNR)以及RSSI-SNR 组合等,可用于测量链路质量。单独使用RSSI或 SNR 可能无法很好地估计链路质量。如果接收到包的信号强度比较大,或者甚至在通道中有干扰信号,那么接收到信号的 RSSI 值将非常大。因此,为了更真实地评估链路质量,MRF24J40 在接收包的过程中报告传播序列和进入数据片之间的相关程度。此相关值直接映射到 0-255 的范围(256 个值),其中 LQI 值为 0 表明链路的质量非常低,LQI 值为 255 表明链路质量非常高。在接收数据包前导头的过程中,计算 3 个符号周期时间段内传播序列和进入数据片之间的相关程度。

报告的LQI值和每个接收到的包存储在RXFIFO中,如图 3-2 所示。

3.8 使能信标和未使能信标的网络

IEEE 802.15.4 标准定义了两种工作模式:

- 使能信标的网络
- 未使能信标的网络

3.8.1 使能信标的网络


在使能信标的网络中,由 PAN 协调器定期发送信标。这些信标主要用于提供 PAN 中所有器件之间的同步服务,以及支持其他扩展功能,如 IEEE 802.15.4 标准的保证时隙(Guaranteed Time Slots,GTS)和服务质量(Quality of Service,QoS)机制。PAN 协调器定义使用信标的超帧的结构。

3.8.1.1 超帧结构

超帧的结构如图 3-4 所示。超帧是以信标帧的发送为界的,包含一个有效部分和一个无效部分。协调器仅在超帧的有效部分期间才与其 PAN 交互。在超帧的无效部分期间,协调器可进入低功耗模式。超帧的有效部分分成16 个大小相同的时隙,由三个部分组成:信标、竞争访问周期(CAP)以及可选无竞争周期(Contention Free Period,CFP)。超帧的结构取决于信标级数(BO)和

超帧级数(SO)的值。如果 CFP 存在的话,它将紧随 CAP之后并一直延伸到超帧有效部分的末尾。任何已分配的 GTS 都应位于超帧有效部分的 CFP 中。

CAP 中发送的所有帧,除紧随数据请求命令后的应答帧和数据帧外,都必须使用有时隙的 CSMA-CA。更多信息,请参见第 3.9 节 "载波侦听多路访问一冲突避免(CSMA-CA)算法"。



3.8.1.2 BO和SO

信标级数 (BO) 和超帧级数 (SO) 的值确定信标间隔 (BI) 以及超帧持续时间 (SD)。

信标间隔 (BI) 与 BO 的关系可表示为:

 $BI = aBaseSuperframeduration * 2^{BO}$

类似地,超帧持续时间(SD)与 SO 的关系可表示为:

SD = aBaseSuperframeduration * 2^{SO}

其中,aBaseSuperframeduration = 960 个符号。可通过编程 ORDER 寄存器中的 BO 位(0x10<7:4>)和 SO 位(0x10<3:0>)来配置 BO 和 SO。对于使能信标的网络,BO 和 SO 的值应在 $0 \le SO \le BO \le 14$ 范围内。如果 BO 和 SO 的值相等,那么超帧将没有任何无效部分。基于 BO 和 SO 的值,信标间隔最短可为 $15\,\mu s$,最长可为 $251\,$ 秒。


3.8.1.3 GTS

如果一个器件要在 CFP 期间进行发送或接收,它将在 CAP 中向 PAN 协调器发出一个 GTS 请求。如果有资源 可用,PAN 协调器将在信标帧中广播该器件的器件编号 的地址。

为支持 GTS 操作,MRF24J40 使用 TXGTS1FIFO 和 TXGTS2FIFO。TXGTS1FIFO 和 TXGTS2FIFO 是 " 乒 乓"FIFO,可分配给不同的 GTS 时隙或相同的时隙。如 果这两个 FIFO 分配给了相同的时隙,则在该时隙中这 两个 FIFO 轮流用于发送。TXGTS1FIFO 和 TXGTS2FIFO可在其时隙时间之前进行触发,但是将一定在分配的时隙时间内从 FIFO 发送。

关于如何使用 TXGTSxFIFO 发送数据帧的信息,请参见第 3.12 节"发送"。

图 3-5: GTSFIFO 状态图



MRF24J40

3.8.1.4 配置使能信标的 PAN 协调器

下面的步骤用于在使能信标的网络中将MRF24J40配置为一个协调器:

- 1. 设置 PANCOORD 位 (RXMCR 0x00<3>) = 1 以将器件配置为 PAN 协调器。
- 2. 设置 SLOTTED 位 (TXMCR 0x11<5>) = 1 以 使用有时隙的 CSMA-CA 模式。
- 3. 将信标帧载入 TXBFIFO (0x080-0x0FF)。
- 4. 设置 TXBMSK 位 (TXBCON1 0x25<7>) = 1 以 屏蔽信标中断。
- 5. 编程 CAP 结束时隙 (ESLOTG1 0x13<3:0>) 值。如果协调器支持保证时隙操作,请参见下面的第 3.8.1.5 节"为 PAN 协调器配置使能信标的 GTS 设置"。
- 6. 校准休眠时钟(SLPCLK)频率。请参见**第** 3.15.1.2 节"休眠时钟校准"。
- 7. 设置 WAKECNT (SLPACK 0x35<6:0>) 值 = 0x5F 以设置主振荡器 (20 MHz) 起振定时器的值。
- 8. 根据 BO 和 SO 的值,将信标间隔编程到主计数器 MAINCNT(0x229<1:0>、0x228、0x227 和0x226)和保持计数器 REMCNT(0x225 和0x224)中。请参见第 3.15.1.3 节"休眠模式计数器"。
- 9. 配置 BO (ORDER 0x10<7:4>) 和 SO (ORDER 0x10<3:0>) 的值。配置 BO 和 SO 后,将立即发送信标帧。

3.8.1.5 为 PAN 协调器配置使能信标的 GTS 设置

下面的步骤用于在带保证时隙的使能信标网络中将 MRF24J40 配置为一个协调器:

- 设置 GTSON 位 (GATECLK 0x26 <3>) = 1 以 使能 GTS FIFO 时钟。
- 2. 根据当前超帧中的有效 GTS 数,将每个 GTS 的 结束时隙值编程到 ESLOT 寄存器中,如表 3-9 所示。

表 3-9: 编程结束时隙值

GTS 编号	寄存器
CAP	ESLOTG1 0x13<3:0>
GTS1	ESLOTG1 0x13<7:4>
GTS2	ESLOTG23 0x1E<3:0>
GTS3	ESLOTG23 0x1E<7:4>
GTS4	ESLOTG45 0x1F<3:0>
GTS5	ESLOTG45 0x1F<7:4>
GTS6	ESLOTG67 0x20<3:0>
GTS7	如果存在第7个GTS,则结束时 隙必须为15

3. 设置 GTSSWITCH 位(TXPEND 0x21<1>) = 1,以便在发生 TXGTS1FIFO 或 TXGTS2FIFO 发送错误时切换到另一个 TXGTSxFIFO。

3.8.1.6 配置使能信标的器件

下面的步骤用于在使能信标的网络中将MRF24J40配置为一个器件:

- 1. 设置 SLOTTED 位 (TXMCR 0x11<5>) = 1 以 使用有时隙的 CSMA-CA 模式。
- 设置 OFFSET (FRMOFFSET 0x23<7:0>) 值
 = 0x15,以获得最佳的时序对齐。
- 3. 校准休眠时钟(SLPCLK)频率。请参见第 3.15.1.2 节"休眠时钟校准"。
- 4. 将关联协调器的 64 位扩展地址编程到 ASSOEADR 寄存器 (0x230-0x237) 中。
- 将关联协调器的16位短地址编程到ASSOSADR 寄存器(0x238-0x239)中。
 - 注: 仅当源地址匹配 ASSOEADR 或 ASSOSADR 值时,器件才将其信标帧与关 联协调器的信标帧对齐。
- 6. 解析所接收到的关联协调器信标帧,并得到 BO和 SO的值。根据 BO和 SO的值,计算无效周期并编程主计数器 MAINCNT (0x229<1:0>、0x228、0x227和0x226)和保持计数器REMCNT (0x225和0x224)。请参见第 3.15.1.3 节"休眠模式计数器"。
- 7. 编程CAP结束时隙(ESLOTG10x13<3:0>) 值。
- 3.8.1.7 为器件配置使能信标的 GTS 设置 下面的步骤用于在带保证时隙的使能信标网络中将 MRF24J40 配置为一个器件:
- 设置 GTSON 位 (GATECLK 0x26 <3>) = 1 以 使能 GTS FIFO 时钟。
- 2. 解析接收到的信标帧并获得 GTS 分配信息。将 CAP 和每个 GTS 的结束时隙值编程到 ESLOT 寄存器中,如表 3-9 所示。
- 3. 设置 GTSSWITCH 位 (TXPEND 0x21<1>) = 1,以便在发生 TXGTS1FIFO 或 TXGTS2FIFO 发送错误时切换到另一个 TXGTSxFIFO。

3.8.2 未使能信标的网络

未使能信标的网络不发送信标,除非它收到信标请求,因此没有任何超帧结构。未使能信标的网络使用无时隙的 CSMA-CA 来访问介质。无时隙的 CSMA-CA 在第3.9节"载波侦听多路访问一冲突避免(CSMA-CA)算法"中进行说明。对于未使能信标的网络,BO 和 SO都设置为 15。不支持保证时隙(GTS),且一般来说,器件需要较低的计算能力,因为没有严格的时序要求需要满足。

3.8.2.1 配置未使能信标的 PAN 协调器

下面的步骤用于在未使能信标的网络中将MRF24J40配置为一个协调器:

- 1. 设置 PANCOORD (RXMCR 0x00<3> 位 = 1 以 将器件配置为 PAN 协调器。
- 2. 设置 SLOTTED 位 (TXMCR 0x11<5>) = 0 以 配置为无时隙的 CSMA-CA 模式。
- 3. 配置 BO (ORDER 0x10<7:4>) 值 = 0xF。
- 4. 配置 SO (ORDER 0x10<3:0>) 值 = 0xF。

3.8.2.2 配置未使能信标的器件

下面的步骤用于在未使能信标的网络中将MRF24J40配置为一个器件:

- 1. 设置 PANCOORD 位 (RXMCR 0x00<3>) = 0 以配置为器件。
- 2. 设置 SLOTTED 位 (TXMCR 0x11<5>) = 0 以 使用无时隙的 CSMA-CA 模式。

MRF24J40

表 3-10: 与设置使能信标网络和未使能信标网络相关的寄存器

<u>~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ </u>		1次至人的自物的3.44个人的自物的3.44人的专作品							
地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x00	RXMCR	r	r	NOACKRSP	r	PANCOORD	COORD	ERRPKT	PROMI
0x10	ORDER	BO3	BO2	BO1	BO0	SO3	SO2	SO1	SO0
0x11	TXMCR	NOCSMA	BATLIFEXT	SLOTTED	MACMINBE1	MACMINB0	CSMABF2	CSMABF1	CSMABF0
0x13	ESLOTG1	GTS1-3	GTS1-2	GTS1-1	GTS1-0	CAP3	CAP2	CAP1	CAP0
0x1E	ESLOTG23	GTS3-3	GTS3-2	GTS3-1	GTS3-0	GTS2-3	GTS2-2	GTS2-1	GTS2-0
0x1F	ESLOTG45	GTS5-3	GTS5-2	GTS5-1	GTS5-0	GTS4-3	GTS4-2	GTS4-1	GTS4-0
0x20	ESLOTG67	r	r	r	r	GTS6-3	GTS6-2	GTS6-1	GTS6-0
0x21	TXPEND	MLIFS5	MLIFS4	MLIFS3	MLIFS2	MLIFS1	MLIFS0	GTSSWITCH	FPACK
0x23	FRMOFFSET	OFFSET7	OFFSET6	OFFSET5	OFFSET4	OFFSET3	OFFSET2	OFFSET1	OFFSET0
0x25	TXBCON1	TXBMSK	WU/BCN	RSSINUM1	RSSINUM0	r	r	r	r
0x26	GATECLK	r	r	r	r	GTSON	r	r	r
0x35	SLPACK	SLPACK	WAKECNT6	WAKECNT5	WAKECNT4	WAKECNT3	WAKECNT2	WAKECNT1	WAKECNT0
0x224	REMCNTL	REMCNT7	REMCNT6	REMCNT5	REMCNT4	REMCNT3	REMCNT2	REMCNT1	REMCNT0
0x225	REMCNTH	REMCNT15	REMCNT14	REMCNT13	REMCNT12	REMCNT11	REMCNT10	REMCNT9	REMCNT8
0x226	MAINCNT0	MAINCNT7	MAINCNT6	MAINCNT5	MAINCNT4	MAINCNT3	MAINCNT2	MAINCNT1	MAINCNT0
0x227	MAINCNT1	MAINCNT15	MAINCNT14	MAINCNT13	MAINCNT12	MAINCNT11	MAINCNT10	MAINCNT9	MAINCNT8
0x228	MAINCNT2	MAINCNT23	MAINCNT22	MAINCNT21	MAINCNT20	MAINCNT19	MAINCNT18	MAINCNT17	MAINCNT16
0x229	MAINCNT3	STARTCNT	r	r	r	r	r	MAINCNT25	MAINCNT24
0x230	ASSOEADR0	ASSOEADR7	ASSOEADR6	ASSOEADR5	ASSOEADR4	ASSOEADR3	ASSOEADR2	ASSOEADR1	ASSOEADR0
0x231	ASSOEADR1	ASSOEADR15	ASSOEADR14	ASSOEADR13	ASSOEADR12	ASSOEADR11	ASSOEADR10	ASSOEADR9	ASSOEADR8
0x232	ASSOEADR2	ASSOEADR23	ASSOEADR22	ASSOEADR21	ASSOEADR20	ASSOEADR19	ASSOEADR18	ASSOEADR17	ASSOEADR16
0x233	ASSOEADR3	ASSOEADR31	ASSOEADR30	ASSOEADR29	ASSOEADR28	ASSOEADR27	ASSOEADR26	ASSOEADR25	ASSOEADR24
0x234	ASSOEADR4	ASSOEADR39	ASSOEADR38	ASSOEADR37	ASSOEADR36	ASSOEADR35	ASSOEADR34	ASSOEADR33	ASSOEADR32
0x235	ASSOEADR5	ASSOEADR47	ASSOEADR46	ASSOEADR45	ASSOEADR44	ASSOEADR43	ASSOEADR42	ASSOEADR41	ASSOEADR40
0x236	ASSOEADR6	ASSOEADR55	ASSOEADR54	ASSOEADR53	ASSOEADR52	ASSOEADR51	ASSOEADR50	ASSOEADR49	ASSOEADR48
0x237	ASSOEADR7	ASSOEADR63	ASSOEADR62	ASSOEADR61	ASSOEADR60	ASSOEADR59	ASSOEADR58	ASSOEADR57	ASSOEADR56
0x238	ASSOSADR0	ASSOSADR7	ASSOSADR6	ASSOSADR5	ASSOSADR4	ASSOSADR3	ASSOSADR2	ASSOSADR1	ASSOSADR0
0x239	ASSOSADR1	ASSOSADR15	ASSOSADR14	ASSOSADR13	ASSOSADR12	ASSOSADR11	ASSOSADR10	ASSOSADR9	ASSOSADR8

3.9 载波侦听多路访问一冲突避免 (CSMA-CA) 算法


MRF24J40 支持无时隙和有时隙的 CSMA-CA 机制,IEEE 802.15.4 标准对这两种机制有定义。在这两种模式下,都使用称为后退周期的时间单位来实现CSMA-CA 算法。在有时隙的 CSMA-CA 中,PAN 上每个器件的后退周期边界都应该与PAN协调器的超帧时隙边界对齐。在无时隙的 CSMA-CA 中,一个器件的后退周期在时间上与PAN中任何其他器件的后退周期无关。更多信息,请参见 IEEE 802.15.4-2003 的 Section 7.5.1.3 "The CSMA-CA Algorithm"。本节讲述两种模式及其设置。

注: 应答帧和信标帧的发送不使用 CSMA-CA 机制。

3.9.1 无时隙 CSMA-CA 模式

图 3-6 给出了无时隙 CSMA-CA 的算法。此模式用于未使能信标的网络。在这种网络中,一个器件的后退周期在时间上与网络中任何其他器件的后退周期无关。更多信息,请参见 IEEE 802.15.4-2003 的 Section 7.5.1.3 "The CSMA-CA Algorithm"。

为未使能信标网络操作配置 MRF24J40,请参见**第** 3.8.2 节"未使能信标的网络"。



MRF24J40

要将 MRF24J40 配置为无时隙 CSMA-CA 模式,设置 SLOTTED 位 (TXMCR 0x11<5>) = 0。


MRF24J40 中的 macMinBE 和 macMaxCSMABackoff 值设置为 IEEE 802.15.4 标准的默认值。要编程它们的值:

- macMinBE——将 MACMINBE 位 (TXMCR 0x11<4:3>) 编程为 0 至 3 之间的值 (IEEE 802.15.4 标准中默认为 3)。
- macMaxCSMABackoff——将CSMABF位 (TXMCR 0x11<2:0>)编程为0至5之间的值 (IEEE 802.15.4标准中默认为4)。

3.9.2 有时隙 CSMA-CA 模式

图 3-7 给出了有时隙 CSMA-CA 的算法。此模式用于使能信标的网络。在这种网络中,每个器件的后退周期边界都应与 PAN 协调器的超帧时隙边界对齐。更多信息,请参见 IEEE 802.15.4-2003 的 Section 7.5.1.3 "The CSMA-CA Algorithm"。

为使能信标网络操作配置 MRF24J40,请参见**第 3.8.1** 节"使能信标的网络"。



要将 MRF24J40 配置为有时隙 CSMA-CA 模式,设置 SLOTTED 位(TXMCR 0x11<5>)= 1。

要在有时隙 CSMA-CA 模式中编程电池寿命延长模式位,设置 BATLIFEXT 位 (TXMCR 0x11<6>)=1。

macMinBE 和 macMaxCSMABackoff 值设置为 IEEE 802.15.4 标准的默认值。要编程它们的值:

- macMinBE——将 MACMINBE 位 (TXMCR 0x11<4:3>) 编程为 0至 3之间的值 (默认值为 3)。
- macMaxCSMABackoff——将 CSMABF 位 (TXMCR 0x11<2:0>) 编程为 0 至 5 之间的值 (默认值为 4)。

表 3-11: 与 CSMA-CA 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x11	TXMCR	NOCSMA	BATLIFEXT	SLOTTED	MACMINBE1	MACMINB0	CSMABF2	CSMABF1	CSMABF0

3.10 帧间间隔 (IFS)

帧间间隔(IFS)允许 MAC 子层有时间来处理 PHY 层接收到的数据。IFS 周期的长度取决于要发送帧的大小。长度达到 aMaxSIFSFrameSize(18 个 8 位字节)的帧,应后跟至少 aMinSIFSPeriod(12)个符号的 SIFS周期。长度大于 aMaxSIFSFrameSize 的帧,应后跟至少 aMinLIFSPeriod(40)个符号的 LIFS 周期。如果发送需要应答,IFS 应跟在应答帧之后。图 3-8 给出了帧和 IFS 周期之间的关系。更多信息,请参见 IEEE 802.15.4-2003 的 Section 7.5.1.2 "IFS"。

IEEE 802.15.4 规范将 aMinSIFSPeriod 定义为一个 12 个符号周期的常量值。 aMinSIFSPeriod 可通过 MSIFS 位(TXSTBL 0x2E<3:0>)和 RFSTBL 位(TXSTBL 0x2E<7:4>)编程,其中 aMinSIFSPeriod = MSIFS + RFSTBL。

IEEE 802.15.4 规范将 aMinLIFSPeriod 定义为一个 40 个符号周期的常量值。 aMinLIFSPeriod 可通过 MLIFS 位(TXPEND 0x21<7:2>)和 RFSTBL 位(TXSTBL 0x2E<7:4>)编程,其中 aMinLIFSPeriod = MLFS + RFSTBL。

IEEE 802.15.4 规范将 aTurnaroundTime 定义为一个 12 个符号周期的常量值。 aTurnaroundTime 可通过 TURNTIME 位(TXTIME 0x27<7:4>)和 RFSTBL 位(TXSTBL 0x2E<7:4>)编程,其中 aTurnaroundTime = TURNTIME + RFSTBL。




表 3-12: 与帧间间隔相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x21	TXPEND	MLIFS5	MLIFS4	MLIFS3	MLIFS2	MLIFS1	MLIFS0	GTSSWITCH	FPACK
0x27	TXTIME	TURNTIME3	TURNTIME2	TURNTIME1	TURNTIME0	r	r	r	r
0x2E	TXSTBL	RFSTBL3	RFSTBL2	RFSTBL1	RFSTBL0	MSIFS3	MSIFS2	MSIFS1	MSIFS0


3.11 接收

符合 IEEE 802.15.4 的包以同步报头(SHR)为前缀,同步报头包含前导序列和帧起始定界符(Start-of-Frame Delimiter,SFD)字段。前导序列使接收器能获得符号同步。

MRF24J40 监视进入的信号并查找 IEEE 802.15.4 包的前导头。当获得有效同步时,对整个包进行解调并计算和校验 CRC。根据接收模式和帧过滤器,接收或拒绝

包,将其存放在 RXFIFO 缓冲区中。当包被存放在 RXFIFO 中时,发出接收中断 (RXIF 0x31<3>)。 RXFIFO 地址映射如图 3-9 所示。

以下各节详述了 MRF24J40 的接收操作。



3.11.1 接收模式

可将 MRF24J40 配置为三种不同的接收模式之一,如表 3-13 所示。下面对每种模式进行了说明。

表 3-13: 接收模式

TT	
接收模式	RXMCR (0x00<1:0>)
常规	00 (默认)
错误	10
混杂	01

3.11.1.1 常规模式

常规模式仅接受 CRC 正确且满足 IEEE 802.15.4 规范的 Section 7.5.6.2 "Reception and Rejection" 中要求的句:

- 1. 帧控制字段的帧类型子字段不应包含非法帧类型。
- 2. 如果帧类型表明帧是一个信标帧,则源PAN标识符应匹配 macPANId,除非 macPANID 等于OxFFFF。若 macPANID = OxFFFF,将接受信标帧,而不管源PAN标识符是什么。
- 3. 如果帧中包含一个目标 PAN 标识符,它应匹配 macPANId 或者应为广播 PAN 标识符 (0xFFFF)。
- 4. 如果帧中包含一个短目标地址,它应匹配macShortAddress或广播地址(0xFFFF)。而如果帧中包含一个扩展目标地址,它应匹配aExtendedAddress。
- 5. 如果数据帧或MAC命令帧中仅包含源地址字段,则仅当器件是 PAN 协调器且源 PAN 标识符匹配 macPANId 时才接受帧。

3.11.1.2 错误模式

错误模式无论 CRC 正确与否,都接受包。

3.11.1.3 混杂模式

混杂模式接受所有 CRC 正确的包。

3.11.2 帧格式过滤器

一旦接受了包(这由上述的接收模式决定),则按照表 3-14 过滤帧格式。可过滤出命令帧、数据帧或仅信标帧,并将其存放在 RXFIFO 缓冲区中。可选择所有帧(默认情况)并将所有帧格式(命令、数据和信标)存放在 RXFIFO 中。

表 3-14: 帧格式过滤器

过滤模式	RXFLUS (0x0D<3:1>)
所有帧	000 (默认)
仅命令	100
仅数据	010
仅信标	001

3.11.3 应答请求

如果接收到包的应答请求位设置为 1 (帧控制字段的 bit 5——请参见 IEEE 802.15.4 标准的 Section 7.2.1.1 "Frame Control Field"),TXMAC 电路将自动发送一个应答包。此功能将最大程度地减少主单片机的处理任务,并保持应答时序在 IEEE 802.15.4 规范内。

应答帧的序列编号字段将包含要为其发送应答的接收到 帧的序列编号值。

更多信息,请参见第3.13节"应答"。

3.11.4 接收中断

一旦根据接收模式(常规、错误或混杂模式)和帧格式 (所有帧、命令帧、数据帧或信标帧),而接受了包,将 包存放在 RXFIFO 缓冲区中,并发出一个接收中断 (RXIF 0x31<3>)。

注: INTSTAT (0x31) 寄存器在读取时清零。 因此,主单片机应该读取并存储 INTSTAT 寄存器,并检查其中的位来确定发生了哪 种中断。更多信息,请参见第3.3节"中断"。

将数据存放到 RXFIFO 缓冲区,如图 3-9 所示。主处理器通过 SPI 端口读 RXFIFO (读地址 0x300-0x38F)。地址 0x300 包含接收到包的帧长度,包括报头长度、数据有效负载长度以及 FCS 字节的 2 个 8 位字节。FCS 后跟 LQI 和 RSSI 值。更多信息,请参见第 3.6 节"接收到信号的强度指示(RSSI)/能量检测(ED)"和第 3.7 节"链路质量指示(LQI)"。

RXFIFO 是一个 128 字节的双端口缓冲区。RXMAC 电路使用内部指针将包按顺序一个字节一个字节地存放到RXFIFO。内部指针采用三种方式之一复位:

- 1. 当主单片机读包的第一个字节时。
- 2. 通过置 1 RXFLUSH 位 (0x0D<0>) 手动复位。 此位由硬件自动清零。
- 3. 软件复位(更多信息,请参见第3.1节"复位")。

RXFIFO 一次仅可保存一个包。强烈建议推荐主单片机不间断地读取整个 RXFIFO,以便不丢失收到的包。

当读取 RXFIFO 的第一个字节时,MRF24J40 准备好接收下一个包。为避免在读取 RXFIFO 时接收包,将接收解码取反位 RXDECINV(0x39<2>)置 1 来禁止MRF24J40 接收包。一旦从 RXFIFO 读取了数据,应将 RXDECINV 清零来使能包的接收。

例 3-2 给出了读取 RXFIFO 的示例步骤。

例 3-2: 读取 RXFIFO 的步骤

读取 RXFIFO 的示例步骤:

- 1. 接收 RXIF 中断。
- 2. 禁止主单片机中断。
- 3. 设置 RXDECINV = 1; 禁止接收包。
- 4. 读地址 0x300; 获得 RXFIFO 帧长度值。
- 5. 读 RXFIFO 地址 0x301 至 (0x300 + 帧长度 + 2); 读包数据以及 LQI 和 RSSI。
- 6. 设置 RXDECINV = 0; 使能接收包。
- 7. 允许主单片机中断。

3.11.5 安全

如果接收到包的安全使能位设置为 1(帧控制字段的 bit 3;请参见IEEE 802.15.4 标准的 Section 7.2.1.1 "Frame Control Field"),将发出一个安全中断(SECIF

0x31<4>)。主单片机然后可决定是解密还是忽略包。更多信息,请参见**第 3.17 节"安全"**。

表 3-15: 与接收相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x00	RXMCR	r	r	NOACKRSP	r	PANCOORD	COORD	ERRPKT	PROMI
0x0D	RXFLUSH	r	WAKEPOL	WAKEPAD	r	CMDONLY	DATAONLY	BCNONLY	RXFLUSH
0x2A	SOFTRST	r	r	r	r	r	RSTPWR	RSTBB	RSTMAC
0x31	INSTAT	SLPIF	WAKEIF	HSYMTMRIF	SECIF	RXIF	TXG2IF	TXG1IF	TXNIF
0x32	INTCON	SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE
0x39	BBREG1	r	r	r	r	r	RXDECINV	r	r

3.12 发送

IEEE 802.15.4 标准定义了 4 种帧类型:应答帧、数据帧、信标帧和 MAC 命令帧。应答帧的发送由 MRF24J40 以硬件方式自动处理,如第 3.13 节"应答"中所述。数据帧、信标帧和 MAC 命令帧发送的硬件管理在 4 个发送 (TX) FIFO 中处理。

每个 TX FIFO 都有一个特定用途,这取决于 MRF24J40 是配置为使能信标模式还是未使能信标模式。为使能信标网络操作配置 MRF24J40,请参见第 3.8.1 节"使能信标的网络"。为未使能信标网络的操作配置 MRF24J40,请参见第 3.8.2 节"未使能信标的网络"。

4个TXFIFO是:

TX 常规 FIFO——如果器件工作在使能信标模式,用于在超帧的竞争访问阶段(CAP)期间数据帧和 MAC 命令帧的发送;如果器件工作在未使能信标模式,用于所有发送。

TX 信标 FIFO——用于信标帧的发送。


TX GTS1 FIFO 和 TX GTS2 FIFO——如果器件工作在使能信标模式,用于在超帧的无竞争周期(CFP)期间数据帧的发送。关于使能信标模式下保证时隙的更多信息,请参见第 3.8.1 节"使能信标的网络"。

图 3-10 总结了每个 TX FIFO 的存储器映射。每个 TX FIFO 占用 128 字节的存储区,一次可保存一个帧。

图 3-11 给出了从 TX FIFO 到空中包的数据流,并汇总了数据帧、信标帧和 MAC 命令帧。

图 3-10: TX FIFO 的存储器映射

	Long Address Memory Space						
0x000							
	TX Normal FIFO	128 bytes					
0x07F							
0x080							
	TX Beacon FIFO	128 bytes					
0x0FF							
0x100							
	TX GTS1 FIFO	128 bytes					
0x17F							
0x180							
	TX GTS2 FIFO	128 bytes					
0x1FF							
		•					



3.12.1 TX FIFO 帧结构

TX FIFO 分为 4 个字段:

报头长度 —— 主要用于安全模式,包含 MAC 报头 (MHR)的长度(以8位字节为单位)。在非安全模式下,忽略此字段。

注: MRF24J40 中实现的头长度字段的长度为 5 位。因此,头长度的最大值为 31 个八位字节。

帧长度 ——包含 MAC 报头 (MHR) 和数据有效负载 的长度 (以 8 位字节为单位)。

报头 —— 包含 MAC 报头 (MHR)。

有效负载 ——包含数据有效负载。

当单独的 TX FIFO 被触发时, MRF24J40 将使用 CSMA-CA 算法处理包的发送, 以及包的应答(可选), 如果在要求的时间段和帧间间隔内未收到应答将重新发送。MRF24J40 将自动添加同步报头(SHR)、PHY报

头(PHR)和帧校验序列(FCS)。如果要使用在线安全发送一个包,MRF24J40将在数据有效负载中添加报文完整性代码(Message Integrity Code,MIC)。关于在安全模式下发送和接收数据的更多信息,请参见第3.17节"安全"。在使能信标模式下,MRF24J40将在CAP和CFP期间处理超帧时序以及信标和数据包的发送。

3.12.2 TX 常规 FIFO

在使能信标模式下,TX常规 FIFO 用于在超帧的竞争访问阶段 (CAP) 期间数据帧和 MAC 命令帧的发送。

在未使能信标模式下,TX 常规 FIFO 用于所有发送。要发送 TX 常规 FIFO 中的一个包,执行下列步骤:

 主处理器使用图 3-12 中所示的格式,将符合 IEEE 802.15.4 的数据帧或 MAC 命令帧载入 TX 常规 FIFO。

图 3-12: TX 常规 FIFO 格式

octets	1	1	т	n
Packet Structure	acket Structure Header Length Length (m) (m + n) Header		Header	Payload
TX Normal FIFO Memory Address	0x000	0x001	0x002 – (0x002 + m – 1)	(0x002 + m) – (0x002 + m + n – 1)

- 2. 如果包需要应答,则当主单片机装载 TX 常规 FIFO 时,应在 MAC 报头(MHR)中将帧控制 字段中的应答请求位置 1,并设置 TXNACKREQ 位(TXNCON 0x1B<2>)= 1。关于应答配置的 更多信息,请参见**第 3.13 节"应答"**。
- 3. 如果要对帧进行加密,则当主单片机装载 TX 常规 FIFO 时,应在 MAC 报头(MHR)中将帧控制字段中的安全使能位置 1,并设置 TXNSECEN位(TXNCON 0x1B<1>)=1。关于安全模式的更多信息,请参见第 3.17 节"安全"。
- 通过设置 TXNTRIG 位 (TXNCON 0x1B<0>)
 = 1 发送包。此位将由硬件自动清零。
- 5. 将发出一个 TXNIF 位(INTSTAT 0x31<0>)中断。 TXNSTAT 位(TXSTAT 0x24<0>)指示发送的状态:

TXNSTAT = 1: 发送成功

TXNSTAT = 0: 发送失败,超过了重试计数

最近一次发送的重试次数在 TXNRETRY 位 (TXSTAT 0x24<7:6>) 中。CCAFAIL 位 (TXSTAT 0x24<5>) = 1 指示发送失败是由于通 道忙(CSMA-CA 超时)引起的。

3.12.3 TX 信标 FIFO

在使能信标模式下,TX 信标 FIFO 用于在超帧的信标时隙期间信标帧的发送。

在未使能信标模式下,TX 信标 FIFO 用于在被触发(发送)时信标帧的发送。

要发送 TX 信标 FIFO 中的一个包,执行下列步骤:

1. 主处理器使用图 3-13 中所示的格式,将符合 IEEE 802.15.4 的信标帧载入 TX 信标 FIFO。

图 3-13: TX 信标 FIFO 格式

octets	1	1	т	n	
Packet Structure	Header Length (m)	Frame Length (m + n)	Header	Payload	
TX Beacon FIFO Memory Address	0x080	0x081	0x082 - (0x082 + m - 1)	(0x082 + m) – (0x082 + m + n – 1)	

- 2. 如果要对信标帧进行加密,则当主单片机装载 TX 信标 FIFO 时,应在 MAC 报头(MHR)中将帧 控制字段中的安全使能位置 1,并设置 TXBSECEN 位(TXBCON 0x1A<1>)= 1。关于 安全模式的更多信息,请参见第3.17节"安全"。
- 3. 通过设置 TXBTRIG 位 (TXBCON 0x1A<0>) = 1 来发送包。此位将由硬件自动清零。如果 MRF24J40 配置为使能信标模式,则将在超帧起 始的信标时隙发送信标帧。在未使能信标模式 下,在被触发时发送信标帧。

3.12.4 TX GTSx FIFO

在使能信标模式下,TX GTSx FIFO 用于在超帧的 CFP 期间数据帧或 MAC 命令帧的发送。关于使能信标模式下保证时隙的更多信息,请参见第 3.8.1 节"使能信标的网络"。

要发送 TX GTSx FIFO 中的一个包,执行下列步骤:

 主处理器使用图 3-14 中所示的格式,将符合 IEEE 802.15.4 的数据帧或 MAC 命令帧载入各 TX GTSx FIFO。

图 3-14: TX GTS1 和 GTS2 FIFO 格式

octets	1	1	m	n	
Packet Structure Length Leng		Frame Length (m + n)	Header	Payload	
TX GTS1 FIFO Memory Address	0x100	0x101	0x102 – (0x102 + m – 1)	(0x102 + m) – (0x102 + m + n – 1)	
TX GTS2 FIFO Memory Address	0x180	0x181	0x182 - (0x182 + m - 1)	(0x182 + m) – (0x182 + m + n – 1)	

- 2. 如果包需要应答,则当主单片机装载各 TX GTSx FIFO 时,应在 MAC 报头 (MHR) 中将帧控制 字段中的应答请求位置 1,并设置 TXG1ACKREQ 位 (TXG1CON 0x1C<2>)或 TXG2ACKREQ 位 (TXG2CON 0x1D<2>)=1。 关于应答配置的更多信息,请参见第 3.13 节"应答"。
- 3. 将各 TX GTSx FIFO 的重试次数编程到 TXG1RETRY 位 (TXG1CON 0x1C<7:6>) 或 TXG2RETRY 位 (TXG2CON 0x1D<7:6>) 中。
- 4. 如果要对帧进行加密,则当主单片机装载 TX GTSx FIFO 时,应在 MAC 报头(MHR)中将帧控制字段中的安全使能位置 1,并设置TXG1SECEN 位(TXG1CON 0x1C<1>)或TXG2SECEN 位(TXG2CON 0x1D<1>)= 1。关于安全模式的更多信息,请参见第 3.17 节"安全"。
- 5. 将各 TX GTSx FIFO 的时隙编号编程到 TXG1SLOT 位(TXG1CON 0x1C<5:3>)或 TXG2SLOT 位(TXG2CON 0x1D<5:3>)中。

- 6. 通过设置 TXG1TRIG 位 (TXG1CON 0x1C<0>) 或 TXG2TRIG 位 (TXG2CON 0x1D<0>) = 1 发送各 TX GTSx FIFO 中的包。此位将由硬件自 动清零。包将在超帧的相应时隙发送。
- 7. 将发出一个 TXG1IF (INTSTAT 0x31<1>) 或 TXG2IF (INTSTAT 0x31<2>) 中断。TXG1STAT 位 (TXSTAT 0x24<1>) 或 TXG2STAT 位 (TXSTAT 0x24<2>) 指示发送的状态:

TXGxSTAT = 1: 发送成功

TXGxSTAT = 0: 发送失败,已超过重试计数

最近一次发送的重试次数在 TXG1RETRY 位 (TXG1CON 0x1C<7:6>) 或 TXG2RETRY 位 (TXG2CON 0x1D<7:6>) 中。CCAFAIL 位 (TXSTAT 0x24<5>) = 1 指示发送失败是由于通 道忙 (CSMA-CA 超时) 引起的。TXG1FNT 位 (TXSTAT 0x24<3>) 或 TXG2FNT 位 (TXSTAT 0x24<4>) = 1,指示 TX GTSx FIFO 发送失败是由于在保证时隙中没有足够的时间进行发送引起的。

表 3-16: 与发送相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x1A	TXBCON0	r	r	r	r	r	r	TXBSECEN	TXBTRIG
0x1B	TXNCON	r	r	r	FPSTAT	INDIRECT	TXNACKREQ	TXNSECEN	TXNTRIG
0x1C	TXG1CON	TXG1RETRY1	TXG1RETRY0	TXG1SLOT2	TXG1SLOT1	TXG1SLOT0	TXG1ACKREQ	TXG1SECEN	TXG1TRIG
0x1D	TXG2CON	TXG2RETRY1	TXG2RETRY0	TXG2SLOT2	TXG2SLOT1	TXG2SLOT0	TXG2ACKREQ	TXG2SECEN	TXG2TRIG
0x24	TXSTAT	TXNRETRY1	TXNRETRY0	CCAFAIL	TXG2FNT	TXG1FNT	TXG2STAT	TXG1STAT	TXNSTAT
0x31	INTSTAT	SLPIF	WAKEIF	HSYMTMRIF	SECIF	RXIF	TXG2IF	TXG1IF	TXNIF
0x32	INTCON	SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE

3.13 应答

应答帧用于确认成功接收了帧。可选择用应答帧来确认数据帧或 MAC 命令帧的成功接收。如果发送方在至多macAckWaitDuration(54)个符号后未接收到应答,假定发送不成功并重新尝试发送帧。从接收包到发送应答的周转时间应小于 aTurnaroundTime(12)个符号。应答帧的发送不采用 CSMA-CA 机制。更多信息,请参见 IEEE 802.15.4-2003 标准的 Section 7.5.6.4 "Use of Acknowledgments"。

MRF24J40 提供如下硬件支持特性:

- 应答请求 —— 发送方
- 应答请求 ——接收方
- 带帧等待位的应答的接收
- 带帧等待位的应答的发送

这些功能在下文进行说明。

3.13.1 应答请求 —— 发送方

如果由发送方发送的数据帧或 MAC 命令帧的帧控制字段中应答请求子字段设置为 1,应由接收方应答。发送方应该等待至多 macAckWaitDuration(54)个符号来接收相应的应答帧。如果接收到了应答,发送就是成功的。如果未接收到应答,发送方就断定发送失败。如果发送是直接的,发送方将重新发送数据帧或 MAC 命令帧并等待。如果在 aMaxFrameRetries(3)次发送后仍未接收到应答,发送方将假定发送失败并通知上层这一失败。

MRF24J40 具备硬件重发功能。如果未接收到应答,它将自动重发包。应将帧控制字段中的应答请求位编程到相应的发送 FIFO 中,并置 1 相应的 xACKREQ 位:

- TXNACKREQ(TXNCON 0x1B<2>)——当 TX 常规 FIFO 发送帧时,期望收到应答帧。如果未收到应答,则重新发送。
- TXG1ACKREQ (TXG1CON 0x1C<2>) ——当 TX GTS1 FIFO 发送帧时,期望收到应答帧。如果 未接收到应答,则重新发送。
- TXG2ACKREQ (TXG2CON 0x1D<2>) ——当 TX GTS2 FIFO 发送帧时,期望收到应答帧。如果 未接收到应答,则重新发送。

发送帧后,MRF24J40将期望在macAckWaitDuration时间内收到应答帧。如果未接收到应答,它将重新发送aMaxFrameRetries次。

可通过 MAWD 位 (ACKTMOUT 0x12<6:0>) 编程 macAckWaitDuration 的值。

aMaxFrameRetries 值是一个常量,不可配置。最近一次 TXNFIFO 发送的重试次数可从 TXNRETRY 位 (TXSTAT 0x24<7:6>) 读取。可将 TX GTS1 FIFO 和 TX GTS2 FIFO 的重试次数编程到 TXG1RETRY 位 (TXG1CON 0x1C<7:6>) 和 TXG2RETRY 位 (TXG2CON 0x1D<7:6>) 中,或从这些位读取重试次 数。

3.13.2 应答请求 —— 接收方

MRF24J40 具备硬件自动应答功能。如果接收到帧的帧控制字段中的应答请求子字段设置为 1, 它将自动应答帧。这将保持满足 IEEE 802.15.4 规范的 RX-TX 时序要求。

通过设置 NOACKRSP 位 (RXMCR 0x00<5>) = 0 使 能自动应答。要禁止自动应答,设置 NOACKRSP 位 (RXMCR 1x00<5>) = 1。

在未使能信标网络或 CFP 中应答帧的发送,应在接收到数据帧或 MAC 命令帧 aTurnaroundTime(12)个符号后开始。CAP 中应答帧的发送应在后退时隙边界处开始。在这种情况下,应答帧的发送应在接收到数据帧或MAC 命令帧 aTurnaroundTime 个符号和(aTurnaroundTime + aUnitBackoffPeriod)个符号之间的时间后开始。

IEEE 802.15.4 规范将 aTurnaroundTime 定义为一个 12 个符号周期的常量值。 aTurnaroundTime 可通过 TURNTIME 位(TXTIME 0x27<7:4>)和 RFSTBL 位(TXSTBL 0x2E<7:4>)编程,其中 aTurnaroundTime = TURNTIME + RFSTBL。

3.13.3 带帧等待位的应答的接收

接收到应答帧的帧控制字段中帧等待位的状态在FPSTAT位(TXNCON 0x1B<4>)中反映。

3.13.4 带帧等待位的应答的发送

应答帧的帧控制字段中的帧等待位指示器件在当前的传输后还有其他数据要发送到接收方。请参见 IEEE 802.15.4-2003 标准的 Section 7.2.1.1.3 "Frame Pending Subfield"。

数据请求 MAC 命令的应答 —— 为响应数据请求 MAC 命令,如果 MRF24J40 有其他(等待发送的)数据,它可通过设置 DRPACK(ACKTMOUT 0x12<7>)= 1 来置 1 应答帧的帧等待位。这将仅为应答数据请求 MAC 命令而将帧等待位置 1。

表 3-17: 与应答相关的寄存器

** -		47— H 1117	CH4 -4 14 NH						
地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x00	RXMCR	r	r	NOACKRSP	r	PANCOORD	COORD	ERRPKT	PROMI
0x12	ACKTMOUT	DRPACK	MAWD6	MAWD5	MAWD4	MAWD3	MAWD2	MAWD1	MAWD0
0x1B	TXNCON	r	r	r	FPSTAT	INDIRECT	TXNACKREQ	TXNSECEN	TXNTRIG
0x1C	TXG1CON	TXG1RETRY1	TXG1RETRY0	TXG1SLOT2	TXG1SLOT1	TXG1SLOT0	TXG1ACKREQ	TXG1SECEN	TXG1TRIG
0x1D	TXG2CON	TXG2RETRY1	TXG2RETRY0	TXG2SLOT2	TXG2SLOT1	TXG2SLOT0	TXG2ACKREQ	TXG2SECEN	TXG2TRIG
0x21	TXPEND	MLIFS5	MLIFS4	MLIFS3	MLIFS2	MLIFS1	MLIFS0	GTSSWITCH	FPACK
0x24	TXSTAT	TXNRETRY1	TXNRETRY0	CCAFAIL	TXG2FNT	TXG1FNT	TXG2STAT	TXG1STAT	TXNSTAT
0x27	TXTIME	TURNTIME3	TURNTIME2	TURNTIME1	TURNTIME0	r	r	r	r
0x2E	TXSTBL	RFSTBL3	RFSTBL2	RFSTBL1	RFSTBL0	MSIFS3	MSIFS2	MSIFS1	MSIFS0

3.14 电池监视器

MRF24J40 提供了电池监视功能来监视系统的供电电压。可设置一个阈值电压(BATTH)且可通过电池低电压指示器(BATIND)来监视系统供电电压,以确定电压是高于阈值还是低于阈值。下面的步骤设置阈值电压并使能电池监视功能:

- 1. 在 RFCON5 (0x205<7:4>) 寄存器中设置电池 监视阈值 (BATTH) 电压。
- 2. 通过设置 RFCON6 (0x206<3>) 寄存器中的 BATEN = 1 来使能电池监视功能。
- 3. 定期监视 RXSR(0x30<5>)寄存器中的电池低电压指示位(BATIND),以确定系统供电电压是高于还是低于电池监视阈值(BATTH)。

表 3-18: 与电源管理相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x30	RXSR	r	UPSECERR	BATIND	r	r	r	r	r
0x205	RFCON5	BATTH3	BATTH2	BATTH1	BATTH0	r	r	r	r
0x206	RFCON6	TXFIL	r	r	20MRECVR	BATEN	r	r	r

休眠 3.15

可将 MRF24J40 置于低电流休眠模式。在休眠期间,关 闭 20 MHz 的主振荡器并禁止 RF、基带和 MAC 电路。 数据保存在控制和 FIFO 寄存器中, 可通过 SPI 端口访问 MRF24J40。有两种休眠模式:

- 定时休眠模式
- 立即休眠和唤醒模式


3.15.1 定时休眠模式

定时休眠模式使用几个计数器对引起MRF24J40休眠和 唤醒的事件定时。以下各节将叙述休眠时钟的生成、校 准和计数器。

3.15.1.1 休眠时钟生成

3-15 给出了休眠时钟生成电路。休眠时钟 (SLPCLK) 频率可在 100 kHz 内部振荡器或 32 kHz 外 部晶振之间选择。SLPCONO(0x211<0>)寄存器中的 休眠时钟使能位 (SLPCLKEN) 可使能 (SLPCLKEN = 0; 默认设置)或禁止(SLPCLKEN = 1)休眠时钟 振荡器。还可通过休眠时钟分频比位 SLPCLKDIV (0x220<4:0>) 对 SLPCLK 频率进行分频。可对 频率进行校准,校准过程将在后面的第 SLPCLK 3.15.1.2 节 "休眠时钟校准"中讲述。

图 3-15: 休眠时钟生成



100 kHz 内部振荡器不需要使用外部元件。但它不如 32 kHz外部晶振精确和稳定。推荐在使用前对其进行校准。 休眠时钟的校准过程请参见后面的第 3.15.1.2 节"休眠 时钟校准"。

要选择 100 kHz 内部振荡器作为 SLPCLK 源,将 SLPCLKSEL 位 (RFCON7 0x207<7:6>) 置为 10。

32 kHz外部晶振的频率精度和稳定性都优于100 kHz内 部振荡器。第 2.7 节 "32 kHz 外部晶振"详细描述了 32 kHz外部晶振的外部电路。

要选择 32 kHz 外部晶振作为 SLPCLK 源,将 SLPCLKSEL 位 (RFCON7 0x207<7:6>) 置为 01。

3.15.1.2 休眠时钟校准

当采用 20 MHz 主振荡器 (50 ns 周期) 作为时钟时, SLPCLK 频率通过 20 位 SLPCA 寄存器进行校准。对 SLPCLK 的 16 个采样进行计数并将其存储在 SLPCAL 寄存器中。要执行 SLPCLK 校准:

- 1. 选择 SLPCLK 源。
- 2. 通过将 SLPCALEN 位 (SLPCAL2 0x20B<4>) 置 1 开始校准。对 SLPCLK 的 16 个采样计数并存储在 SLPCAL 寄存器中。
- 3. 当 SLPCALRDY 位 (SLPCAL2 0x20B<7>) 设置为 1 时,校准完成。

20 位 SLPCAL 值包含在 SLPCAL2、SLPCAL1 和 SLPCAL0 (0x20B<3:0>、0x20A 和 0x209) 寄存器中。 休眠时钟周期的计算公式如下:

$$P_{SLPCAL} = SLPCAL * 50 \text{ ns/16}$$

可通过设置休眠时钟分频比位 SLPCLKDIV (SLPCON1 0x220<4:0>) 降低 SLPCLK 频率。

3.15.1.3 休眠模式计数器

图 3-16 显示了休眠模式计数器。这些计数器概括如下: 主计数器(0x229<1:0>、0x228、0x227 和 0x226)— —26 位计数器,采用 SLPCLK 作为时钟。与保持计数 器一起对表 3-19 中列出的事件进行计时。

保持计数器 (0x225 和 0x224) ——16 位计数器,采用 MAINCLK 作为时钟。与主计数器一起对表 3-19 中列出的事件进行计时。

唤醒时间(0x223<2:0> 和 0x222)——一个 11 位值,将其与主计数器值进行比较,以指示使能(唤醒) 20 MHz 主振荡器的时刻。表 3-20 给出了基于 SLPCLK 频率的 WAKETIME 推荐值。


唤醒计数 (0x36<4:3> 和 0x35<6:0>) ——9 位计数器, 采用 SLPCLK 作为时钟。在唤醒计数器进行计数期间, 20 MHz 主振荡器起振后稳定,并禁止 RF、基带和 MAC 电路。推荐的唤醒计数周期为 2 ms 以便使 20 MHz 主振荡器稳定。表 3-20 给出了基于 SLPCLK 频率的 WAKECNT 推荐值。

表 3-19: 主计数器和保持计数器定时事件

模式	定时事件
使能信标的协调器	信标间隔(BI)
使能信标的器件	无效周期
未使能信标的协调器或器件	休眠时间间隔

表 3-20: 唤醒时间和唤醒计数推荐值


SLPCLK 源	SLPCLKDIV	WAKETIME (2.1 ms)	WAKECNT (2 ms)
100 kHz	0x01	0x0D2	0x0C8
32 kHz	0x00	0x045	0x042



使能信标的协调器模式 ——图 3-17 给出了使能信标的协调器模式的休眠时序。在此模式下,主计数器和保持计数器的总和为超帧的信标间隔(BI)。MRF24J40 每隔下面一段时间将发送一个信标:

信标间隔 = (MAINCNT * SLPCLK 周期)+(REMCNT * 50 ns)


MRF24J40 通过休眠警告中断(SLPIF 0x31<7>)警告主处理器有效部分和无效部分的边界。主单片机响应中断(SLPACK 0x35<7>),此时,MRF24J40 关闭20 MHz 主振荡器。主计数器计数时,当 WAKETIME = MAINCNT 时,20 MHz 主振荡器开启。当 20 MHz 主振荡器处于稳定过程且禁止 MAINCLK 时,唤醒计数器进行计数。MRF24J40 用唤醒警告中断(0x31<6>)警告主处理器。



使能信标的器件模式 —— 图 3-18 给出了使能信标的器件模式的休眠时序。在此模式下,主计数器和保持计数器的总和为超帧的无效周期。MRF24J40 将对无效周期进行定时:


无效周期 = (MAINCNT * SLPCLK 周期)+(REMCNT * 50 ns)

MRF24J40 通过休眠警告中断(SLPIF 0x31<7>)警告主处理器有效部分和无效部分的边界。主单片机响应中断(SLPACK 0x35<7>),此时,MRF24J40 关闭20 MHz 主振荡器。主计数器计数时,当 WAKETIME = MAINCNT 时,20 MHz 主振荡器开启。当20 MHz 主振荡器处于稳定过程中时,唤醒计数器进行计数。MRF24J40 用唤醒警告中断(0x31<6>)警告主处理器。



未使能信标的(协调器或器件)模式 ——图 3-19 给出了未使能信标的(协调器或器件)模式的休眠时序。在此模式下,主处理器通过置 1 STARTCNT 位(0x229<7>)将 MRF24J40 置于休眠模式。在休眠时间间隔的末端, MRF24J40 用唤醒警告中断(0x31<6>)警告主处理器。

休眠时间间隔 = (MAINCNT * SLPCLK 周期) – WAKETIME + [(REMCNT * 50 ns)/2]



3.15.2 立即休眠和唤醒模式

在立即休眠和唤醒模式下,主单片机将 MRF24J40 置于休眠模式并唤醒它。

要使能立即唤醒模式,IMMWAKE 位 (0x22<7>) 置 1。要使 MRF24J40 立即进入休眠模式,执行下面的两个步骤:

- 1. 通过将 RSTPWR 位(0x2A<2>)置 1 来执行电源管理复位。此位将由硬件自动清零。
- 2. 通过将SLPACK位(0x35<7>)置1使MRF24J40 立即进入休眠模式。此位将由硬件自动清零。

可通过两个方法之一来执行唤醒:

1. 通过 WAKE 引脚 15 唤醒。要使能 WAKE 引脚,将 WAKEPAD 位 (0x0D<5>) 置 1 并设置 WAKE 引脚的极性。WAKEPOL 位 (0x0D<7>) 置 1 表示高电平有效,或者置 0 表示低电平有效。

或者

2. 通过寄存器唤醒。要通过 SPI 端口将 MRF24J40 从休眠中唤醒,将 REGWAKE 位 (0x22<6>) 置 1, 然后将其置 0。

唤醒后,延时至少 2 ms 以便在进行发送或接收之前让 20 MHz 主振荡器有时间稳定下来。

例 3-3 总结了 MRF24J40 通过 WAKE 引脚唤醒和进入 休眠的准备步骤。

例 3-3: 立即休眠和唤醒

MRF24J40 进行立即休眠和通过 WAKE 引脚唤醒的准备步骤

准备 WAKE 引脚:

- 1. WAKE 引脚 = 低电平
- 2. RXCON (0x0D) = 0x60—— 使能 WAKE 引脚并将其极性设置为高电平有效
- 3. WAKECON (0x22) = 0x80——使能立即唤醒模式

置于休眠模式:

- 4. SOFTRST (0x2A) = 0x04—— 执行电源管理复位
- 5. SLPACK (0x35) = 0x80—— 使 MRF24J40 立即进入休眠

唤醒:

- 6. WAKE 引脚 = 高电平 ——唤醒 MRF24J40
- 7. 延时 2 ms 以便在进行发送或接收之前让 20 MHz 主振荡器有时间稳定下来。

表 3-21: 与休眠相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x31	INSTAT	SLPIF	WAKEIF	HSYMTMRIF	SECIF	RXIF	TXG2IF	TXG1IF	TXNIF
0x32	INTCON	SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE
0x35	SLPACK	SLPACK	WAKECNT6	WAKECNT5	WAKECNT4	WAKECNT3	WAKECNT2	WAKECNT1	WAKECNT0
0x36	RFCTL	r	r	r	WAKECNT8	WAKECNT7	RFRST	r	
0x207	RFCON7	SLPCLKSEL1	SLPCLKSEL0	r	r	r	r	r	r
0x20B	SLPCAL2	SLPCALRDY	r	r	SLPCALEN	SLPCAL19	SLPCAL18	SLPCAL17	SLPCAL16
0x211	SLPCON0	r	r	r	r	r	r	INTEDGE	SLPCLKEN
0x220	SLPCON1	r	r	CLKOUTEN	SLPCLKDIV4	SLPCLKDIV3	SLPCLKDIV2	SLPCLKDIV1	SLPCLKDIV0
0x223	WAKETIMEH	r	r	r	r	r	WAKETIME10	WAKETIME9	WAKETIME8
0x224	REMCNTL	REMCNT7	REMCNT6	REMCNT5	REMCNT4	REMCNT3	REMCNT2	REMCNT1	REMCNT0
0x225	REMCNTH	REMCNT15	REMCNT14	REMCNT13	REMCNT12	REMCNT11	REMCNT10	REMCNT9	REMCNT8
0x226	MAINCNT0	MAINCNT7	MAINCNT6	MAINCNT5	MAINCNT4	MAINCNT3	MAINCNT2	MAINCNT1	MAINCNT0
0x227	MAINCNT1	MAINCNT15	MAINCNT14	MAINCNT13	MAINCNT12	MAINCNT11	MAINCNT10	MAINCNT9	MAINCNT8
0x228	MAINCNT2	MAINCNT23	MAINCNT22	MAINCNT21	MAINCNT20	MAINCNT19	MAINCNT18	MAINCNT17	MAINCNT16
0x229	MAINCNT3	STARTCNT	r	r	r	r	r	MAINCNT25	MAINCNT24

3.16 MAC 定时器

IEEE 802.15.4-2003 标准的许多特性都基于一个符号周期,即 16 μ s。提供了一个 16 位 MAC 定时器,可配置为每隔 8 μ s 的倍数产生一次中断。当向 HSYMTMRH

(0x29) 寄存器写入值时 MAC 定时器开始向下计数。 当计数到零时,产生一个 HSYMTMRIF (0x31<5>) 中 断。

表 3-22: 与 MAC 定时器相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x28	HSYMTMRL	HSYMTMR7	HSYMTMR6	HSYMTMR5	HSYMTMR4	HSYMTMR3	HSYMTMR2	HSYMTMR1	HSYMTMR0
0x29	HSYMTMRH	HSYMTMR15	HSYMTMR14	HSYMTMR13	HSYMTMR12	HSYMTMR11	HSYMTMR10	HSYMTMR9	HSYMTMR8
0x31	INSTAT	SLPIF	WAKEIF	HSYMTMRIF	SECIF	RXIF	TXG2IF	TXG1IF	TXNIF
0x32	INTCON	SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE

3.17 安全

MRF24J40 提供了一个硬件安全引擎,可依照 IEEE 802.15.4-2003 标准实现高级加密标准 128 位 (AES-128)。MRF24J40 支持七个安全套件,提供一组用于在 MAC 帧和上层帧提供安全服务的安全运算。

- AES-CTR
- AES-CCM-128
- AES-CCM-64
- AES-CCM-32
- AES-CRC-MAC-128
- AES-CRC-MAC-64
- AES-CRC-MAC-32

安全密钥存储在安全密钥 FIFO 中。 4 个安全密钥中, 3 个用于加密, 1 个用于解密,存储在图 3-20 中所示的存储单元中。

安全引擎可用于加密和解密 MAC 子层帧,以发送和接收安全帧,并为上层提供安全加密和解密服务。这些功能在下面各节中有描述。

3.17.1 MAC 子层发送加密

可对每个 TX FIFO 中的帧进行加密并发送。表 3-23 列 出了 TX FIFO 及其相关的安全密钥存储地址和控制寄存器位。

图 3-20: 安全密钥 FIFO 的存储器映射

	Long Address Memory Space	
0x280	TX Normal FIFO	16 bytes
0x28F	Security Key	10 59100
0x290	TX GTS1 FIFO	16 bytes
0x29F	Security Key	10 29100
0x2A0	TX GTS2 FIFO/ TX Beacon FIFO	16 bytes
0x2AF	Security Key	10 57100
0x2B0	RX FIFO	16 bytes
0x2BF	Security Key	10 bytes

注: TX GTS2 FIFO 和 TX 信标 FIFO 共用相同的安全密钥存储单元。

表 3-23: 加密安全密钥和控制寄存器位


TX FIFO	安全密钥存储地址	安全套件选择位	安全使能位	触发位	
TX 常规 FIFO	0x280-0x28F	TXNCIPHER	TXNSECEN	TXNTRIG	
		(SECCON0 0x2C<2:0>)	(TXNCON 0x1B<1>)	(TXNCON 0x1B<0>)	
TX GTS1 FIFO	0x290-0x29F	TXG1CIPHER	TXG1SECEN	TXG1TRIG	
		(SECCR2 0x37<2:0>)	(TXG1CON 0x1C<1>)	(TXG1CON 0x1C<0>)	
TX GTS2 FIFO	0x2A0-0x2AF	TXG2CIPHER	TXG2SECEN	TXG2TRIG	
		(SECCR2 0x37<5:3>)	(TXG2CON 0x1D<1>)	(TXG2CON 0x1D<0>)	
TX 信标 FIFO	0x2A0-0x2AF	TXBCIPHER	TXBCNSECEN	TXBCNTRIG	
		(SECCON1 0x2D<6:4>)	(TXBCON 0x1A<1>)	(TXBCON 0x1A<0>)	

注: TX GTS2 FIFO 和 TX 信标 FIFO 共用相同的安全密钥存储单元。

要发送安全帧,执行下列步骤:

1. 主处理器使用图 3-21 中所示的格式,将符合 IEEE 802.15.4 的待加密帧载入 4 个 TX FIFO 之

图 3-21: 安全 TX FIFO 格式



- 2. 将相应的 TX FIFO 128 位安全密钥编程到安全密 钥 FIFO 存储地址中,如表 3-23 所示。
- 3. 为相应的TX FIFO选择安全套件并编程安全套件选择位,如表 3-23 所示。安全套件选择如表 3-24 所示。

表 3-24: 安全套件选择值

<u>~~~</u>	11 VC-11 IE
模式	安全套件选择位 (见表 3-23)
无	000
AES-CTR	001
AES-CCM-128	010
AES-CCM-64	011
AES-CCM-32	100
AES-CBC-MAC-128	101
AES-CBC-MAC-64	110
AES-CBC-MAC-32	111
·	· ·

- 4. 通过为各 TX FIFO 设置安全使能位 (TXxSECEN) = 1 以及触发位 (TXxTRIG) = 1 来加密和发送包,如表 3-23 所示。
- 5. 根据安全包是从哪个 TX FIFO 发送的, 读取发送的状态:

TX 常规 FIFO—— 将发出一个 TXNIF (INTSTAT 0x31<0>) 中断。TXNSTAT 位 (TXSTAT 0x24<0>) 指示发送的状态:

TXNSTAT = 0: 发送成功

TXNSTAT = 1: 发送失败,超过了重试计数

最近一次发送的重试次数在 TXNRETRY 位(TXSTAT 0x24<7:6>)中。 CCAFAIL 位(TXSTAT 0x24<5>) = 1 指示发送失败是由于通道忙(CSMA-CA 超时)引起的。

TX GTSx FIFO— 将发出一个 TXG1IF (INTSTAT 0x31<1>) 或 TXG2IF (INTSTAT 0x31<2>) 中断。 TXG1STAT 位 (TXSTAT 0x24<1>) 或 TXG2STAT 位 (TXSTAT 0x24<2>) 指示发送的状态:

TXGxSTAT = 1: 发送成功

TXGxSTAT = 0: 发送失败,超过了重试计数

最近一次发送的重试次数在 TXG1RETRY 位 (TXG1CON 0x1C<7:6>)或 TXG2RETRY 位 (TXG2CON 0x1D<7:6>)中。CCAFAIL 位 (TXSTAT 0x24<5>)=1指示发送失败是由于通道忙 (CSMA-CA 超时)引起的。TXG1FNT 位 (TXSTAT 0x24<3>)或TXG2FNT 位 (TXSTAT 0x24<4>)=1,指示 TX GTSx FIFO 发送失败是由于在保证时隙中没有足够的时间进行发送引起的。


3.17.2 MAC 子层接收解密

要接收并解密 RXFIFO 中的安全帧,执行下列步骤:

1. 当接收到一个包且帧控制字段中的安全使能位

= 1 时,MRF24J40 发出一个安全中断 SECIF (INTSTAT 0x31<4>)。安全中断指示主单片机接收到的帧是安全的。主单片机然后可选择是解密还是忽略帧。图 3-22 给出了接收到帧的格式。

图 3-22: 安全 RX FIFO 格式



- 2. 如果应忽略解密,设置 SECIGNORE 位 (SECCONO 0x2C<7>) = 1。可丢弃加密包,或 从 RXFIFO 中读取加密包并在上层中进行处理。
- 3. 主单片机将安全密钥载入到RX FIFO安全密钥存储单元中,如表 3-25 所示。

表 3-25: 解密安全密钥和控制寄存器位

74	MI
FIFO	安全密钥存储地址
RX FIFO	0x2B0-0x2BF

- 4. 选择安全套件并编程 RXCIPHER 位 (SECCON0 0x2C<5:3>)。安全套件选择值如表 3-24 所示。
- 5. 通过设置 SECSTART 位 (SECCONO 0x2C<6>) = 1 来启动解密。
- 6. 当解密过程完成时,发出接收中断(RXIF 0x31<3>)。

3.17.3 上层加密

要加密上层帧,执行下列步骤:

1. 主单片机使用图 3-23 中所示的格式,将要加密的 上层帧载入 TXNFIFO。报头长度字段指示不加 密的八位字节数。

- 注: MRF24J40 中实现的报头长度字段的长度 为 5 位。因此,报头长度的最大值为 31 个八位字节。这一点符合 IEEE 802.15.4-2003 规范。但是,并不符合 IEEE 802.15.4-2006 标准。变通方案是:
 - 使用不大于 31 个八位字节的报头长度。
 - 在上层中实现安全算法

图 3-23: 上层加密和解密格式 1 1 octets m n Header Frame TX FIFO Data Payload Length Length Header (m + n) (m) m n octets Upper Layer Upper Layer Upper Layer Encryption Security Header Encrypted Payload

- 2. 主单片机将 13 字节的随机数值载入 UPNONCE12到UPNONCE0 (0x240到0x24C) 寄存器中。
- 3. 将 128 位安全密钥编程到 TX 常规 FIFO 安全密 钥 FIFO 存储地址 (0x280 到 0x28F) 中。
- 4. 选择安全套件并编程 TXNCIPHER 位 (SECCON0 0x2C<2:0>)。安全套件选择值如 表 3-24 所示。
- 5. 通过设置 UPENC 位(SECCR2 0x37<6>)= 1 使能上层安全加密模式。

- 6. 通过将 TXNTRIG 位 (TXNCON 0x1B<0>) 置 1 加密帧。
- 7. 将发出一个 TXNIF (INTSTAT 0x31<0>) 中断。 TXNSTAT (TXSTAT 0x24<0>) = 0 指示加密已 完成。
- 8. 加密的帧在 TXNFIFO 中,可由主单片机读取。 **应用提示:** 通过解密帧数据(见下节)并将其与原始帧数据进行比较,对加密进行校验。

3.17.4 上层解密

要解密上层帧,执行下列步骤:

- 1. 主单片机使用图 3-23 中所示的格式,将要解密的 上层帧载入 TXNFIFO。报头长度字段指示不加 密的八位字节数。
- 2. 主单片机将 13 字节的随机数值载入 UPNONCE12到UPNONCE0 (0x240到0x24C) 寄存器。
- 注: MRF24J40 中实现的报头长度字段的长度 为 5 位。因此,报头长度的最大值为 31 个 八位字节。这一点符合 IEEE 802.15.4-2003 规范。但是,并不符合 IEEE 802.15.4-2006 标准。变通方案是:
 - 使用不大于 31 个八位字节的报头长度。
 - 在上层中实现安全算法

- 3. 将 128 位安全密钥编程到 TX 常规 FIFO 安全密 钥 FIFO 存储地址 (0x280 到 0x28F) 中。
- 4. 选择安全套件并编程 TXNCIPHER 位 (SECCON0 0x2C<2:0>)。安全套件选择值如 表 3-24 所示。
- 5. 通过设置 UPDEC 位(SECCR2 0x37<7>)= 1 使能上层安全解密模式。
- 6. 通过将 TXNTRIG 位 (TXNCON 0x1B<0>) 置 1 加密帧。
- 7. 将发出一个 TXNIF (INTSTAT 0x31<0>) 中断。 TXNSTAT (TXSTAT 0x24<0>) = 0 指示加密已 完成。
- 8. 通过读取 UPSECERR 位 (0x30<6>) 检查是否 发生了 MIC 错误。

UPSECERR = 0: 无 MIC 错误

 UPSECERR = 1: 发生了 MIC 错误; 写入 1 来 清除错误

9. 解密的帧在 TXNFIFO 中,可由主单片机读取。

表 3-26: 与安全相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x1A	TXBCON0	r	r	r	r	r	r	TXBSECEN	TXBTRIG
0x1B	TXNCON	r	r	r	FPSTAT	INDIRECT	TXNACKREQ	TXNSECEN	TXNTRIG
0x1C	TXG1CON	TXG1RETRY1	TXG1RETRY0	TXG1SLOT2	TXG1SLOT1	TXG1SLOT0	TXG1ACKREQ	TXG1SECEN	TXG1TRIG
0x1D	TXG2CON	TXG2RETRY1	TXG2RETRY0	TXG2SLOT2	TXG2SLOT1	TXG2SLOT0	TXG2ACKREQ	TXG2SECEN	TXG2TRIG
0x24	TXSTAT	TXNRETRY1	TXNRETRY0	CCAFAIL	TXG2FNT	TXG1FNT	TXG2STAT	TXG1STAT	TXNSTAT
0x2C	SECCON0	SECIGNORE	SECSTART	RXCIPHER2	RXCIPHER1	RXCIPHER0	TXNCIPHER2	TXNCIPHER1	TXNCIPHER0
0x2D	SECCON1	r	TXBCIPHER2	TXBCIPHER1	TXBCIPHER0	r	r	DISDEC	DISENC
0x30	RXSR	r	UPSECERR	BATIND	r	r	r	r	r
0x31	INTSTAT	SLPIF	WAKEIF	HSYMTMRIF	SECIF	RXIF	TXG2IF	TXG1IF	TXNIF
0x32	INTCON	SLPIE	WAKEIE	HSYMTMRIE	SECIE	RXIE	TXG2IE	TXG1IE	TXNIE
0x37	SECCR2	UPDEC	UPENC	TXG2CIPHER2	TXG2CIPHER1	TXG2CIPHER0	TXG1CIPHER2	TXG1CIPHER1	TXG1CIPHER0
0x240	UPNONCE0				UPNON	NCE<7:0>			
0x241	UPNONCE1				UPNON	ICE<15:8>			
0x242	UPNONCE2				UPNON	CE<23:16>			
0x243	UPNONCE3				UPNON	CE<31:24>			
0x244	UPNONCE4				UPNON	CE<39:32>			
0x245	UPNONCE5				UPNON	CE<47:40>			
0x246	UPNONCE6				UPNON	CE<55:48>			
0x247	UPNONCE7				UPNON	CE<63:56>			
0x248	UPNONCE8				UPNON	CE<71:64>			
0x249	UPNONCE9		UPNONCE<79:72>						
0x24A	UPNONCE10				UPNON	CE<87:80>			
0x24B	UPNONCE11				UPNON	CE<95:88>			
0x24C	UPNONCE12				UPNONC	CE<103:96>			

3.18 加速模式

MRF24J40 提供了加速模式,可以 625 kbps (250 kbps 的 2.5 倍)进行发送和接收。此模式使能用于专有协议的更高数据速率。

要配置 MRF24J40 为加速模式, 执行下列步骤:

- 1. 通过设置 TURBO 位 (BBREG0 0x38<0>) = 1 使能加速模式。
- 2. 设置基带参数 PREVALIDTH 位 (BBREG3 0x3B<7:4>) = 0011。
- 3. 设置基带参数 CSTH 位 (BBREG4 0x3C<7:5>) = 010。
- 4. 执行基带电路复位, RSTBB (SOFTRST 0x2A<1>)=1。

表 3-27: 与加速模式相关的寄存器

,,,,	•	AMINO DEL ATRIA DE NA							
地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x2A	SOFTRST	r	r	r	r	r	RSTPWR	RSTBB	RSTMAC
0x38	BBREG0	r	r	r	r	r	r	r	TURBO
0x3B	BBREG3	PREVALIDTH3	PREVALIDTH2	PREVALIDTH1	PREVALIDTH0	PREDETTH2	PREDETTH1	PREDETTH0	r
0x3C	BBREG4	CSTH2	CSTH1	CSTH0	PRECNT2	PRECNT1	PRECNT0	r	r

4.0 应用

4.1 天线 /balun

图 4-1 给出了一个用于匹配 50Ω 天线的 balun 示例电路图。所谓 balun,是指用于 PCB 天线的非平衡输入和RF 收发器的平衡输入(RFP 和 RFN 引脚)之间的阻抗变换器。

图 4-2 给出了 balun 的测量阻抗,其中间值非常接近 50Ω 。当采用低容差(即 $\pm 5\%$)元件,并适当地进行地 线布线时,其阻抗将保持在约 50Ω 的测量值。

BALUN 示例电路图 图 4-1: +\/ C12 0.01 μF L2 10 nH 50Ω 天线 RFP C15 4.7 nH 0.5 pF C14 0.5 pF L1 10 nH C17 C16 RFN 0.3 pF 0.5 pF L3 C2 5.6 nH 0.5 pF




4.2 外部 PA/LNA 控制


外部 PA、LNA 和 RF 开关可由 MRF24J40 内部 RF 状态机控制。图 4-3 给出了带有外部 PA、LNA 和 RF 开关的典型应用电路。将 TESTMODE 位(0x22F<2:0>)设置为 111 会将引脚 GPIO0、GPIO1 和 GPIO2 配置为按照表4-1所示工作。外部PA/LNA时序图请参见图4-4。


表 4-1: GPIO 外部 PA/LNA 信号

GPIO	接收	发送	最大拉电流
GPIO0	低电平	高电平	4 mA
GPIO1	低电平	高电平	1 mA
GPIO2	高电平	低电平	1 mA










与外部 PA/LNA 相关的寄存器 表 4-2:

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x15	SYMTICKH	TXONT6	TXONT6	TXONT6	TXONT6	TXONT6	TXONT6	TXONT6	TICKP8
0x16	PACON0	PAONT7	PAONT6	PAONT5	PAONT4	PAONT3	PAONT2	PAONT1	PAONT0
0x17	PACON1	r	r	r	PAONTS3	PAONTS2	PAONTS1	PAONTS0	PAONT8
0x18	PACON2	FIFOEN	r	TXONTS3	TXONTS2	TXONTS1	TXONTS0	TXONT8	TXONT7
0x2E	TXSTBL	RFSTBL3	RFSTBL2	RFSTBL1	RFSTBL0	MSIFS3	MSIFS2	MSIFS1	MSIFS0
0x22F	TESTMODE	r	r	r	RSSIWAIT1	RSSIWAIT0	TESTMODE2	TESTMODE1	TESTMODE0

4.3 PCB 布线设计

下面的指导原则旨在帮助用户进行高频PCB布线设计。

印刷电路板包含 4 个基本 FR4 层:信号布线、RF 地、电源线布线和地(见图 4-5)。指导原则将说明这些层的要求。




- 保持原始 PCB 厚度很重要,因为任何变化都会影响天线的性能(见电解层的总厚度)或微带线特性阻抗。
- 50Ω 特性阻抗微带线的第 1 层宽度为 12 mil。
- 要避免使微带线长度大于 2.5 cm, 因为太长的微带线可能非常接近于电路板工作频率的四分之一波长 (3.0 cm), 会变成天线。
- 除天线布线外,还要避免尖锐转角,因为这样可能变成天线。采用圆弧转角将有助于消除将来可能发生的 EMI 问题。
- 数字线,顾名思义,当处理周期性波形和快速时钟/开关频率时很容易引起噪声。要避免 RF 信号的布线靠近任何数字线。

- IC 收发器下面的过孔一定要用地层覆盖。
- 必须采用星形拓扑在每个引脚分布电源,每个电源 引脚必须连接低 ESR 的电容以正确地对噪声进行 去耦。
- 对每个电源引脚充分去耦非常有利于降低带内收发器噪声,尤其是当此噪声会降低性能时。通常,采用低容值电容(27-47 pF)和高容值电容(100 nF)将覆盖比较大的频谱。
- 采用的无源元件(电感)必须是高频类型的,其 自谐振频率(Self-Resonant Frequency, SRF) 应该至少高于工作频率两倍。

DS39776B_CN 第133

4.4 MRF24J40 原理图和元器件清单

4.4.1 原理图



4.4.2 元器件清单

表 4-3: MRF24J40 元器件清单

衣 4-3:	WIRF24J4U 儿奋件有中
标识符	说明
C2	贴片电容 0402 COG 0.5P
C3	贴片电容 0402 X7R 10N
C4	贴片电容 0402 COG 47P
C5	贴片电容 0402 COG 47P
C6	贴片电容 0402 COG 47P
C7	贴片电容 0402 X7R 10N
C8	贴片电容 0402 X5R 1U
C9	贴片电容 0402 COG 100P
C10	贴片电容 0402 COG 47P
C11	贴片电容 0402 X5R 100N
C12	贴片电容 0402 X5R 100N
C13	贴片电容 0402 COG 47P
C14	贴片电容 0402 COG 0.5P
C15	贴片电容 0402 COG 0.5P
C16	贴片电容 0402 COG 0.5P
C17	贴片电容 0402 COG 0.3P
C18	贴片电容 0402 COG 20P
C19	贴片电容 0402 COG 20P
IC1	MRF24J40-I/ML
IC2	缓冲器, SC70 封装, NC7S7125PSX
L1	贴片电感 0402 10N
L2	贴片电感 0402 10N
L3	贴片电感 0402 5.6N
L4	贴片电感 0402 4.7N
R1	未放置
X1	20 MHz 晶振

5.0 电气特性

绝对最大额定值(†)

环境温度	40°C 至 +85°C
储存温度	65°C 至 +150°C
任何组合数字和模拟引脚上相对于 Vss 的电压 (VDD 除外)	0.3V 至(VDD + 0.3V)
VDD 引脚上相对于 Vss 的电压	0.3V 至 3.6V
GPIO1-GPIO5 引脚的最大输出灌电流	1 mA
GPIO1-GPIO5 引脚的最大输出拉电流	1 mA
GPIO0 引脚的最大输出灌电流	4 mA
GPIO0 引脚的最大输出拉电流	4 mA

† 注:如果器件工作条件超过上述"绝对最大额定值",可能引起器件永久性损坏。这仅是极限参数,我们不建议器件工作在极限值甚至超过上述极限值。器件长时间工作在极限条件下可能会影响其可靠性。

表 5-1: 推荐工作条件

参数	最小值	典型值	最大值	单位
工作环境温度	-40	_	+85	°C
RF、模拟和数字电路的电源电压	2.4	_	3.6	V
数字 I/O 的电源电压	2.4	3.3	3.6	V
输入高电压 (VIH)	0.5 x VDD	_	VDD + 0.3	V
输入低电压 (VIL)	-0.3	_	0.2 x VDD	V

表 5-2: 电流消耗

典型值: TA = 25°C, VDD = 3.3V

芯片模式	条件	最小值	典型值	最大值	单位
休眠	禁止休眠时钟	_	2	_	μΑ
TX	最大输出功率时	_	23	_	mA
RX		_	19	_	mA

表 5-3: 接收器交流特性


典型值: TA = 25°C, VDD = 3.3V, LO 频率 = 2.445 GHz

参数	条件	最小值	典型值	最大值	单位
RF 输入频率		2.405	_	2.480	GHz
RF 灵敏度	天线输入 O-QPSK 信号,假定 3.5 dB 前端损耗	_	-95	_	dBm
最大 RF 输入	LNA 高增益	+5	_	_	dBm
LO 泄漏	在 balun 匹配网络输入频率为 2.405-2.48 GHz 时测量	_	-60	_	dBm
噪声系数 (包括匹配)		_	8	_	dB
相邻通道抑制	@ +/- 5 MHz	30	_	_	dB
备用通道抑制	@ +/- 10 MHz	40	_	_	dB
RSSI 范围		_	50	_	dB
RSSI 误差		-5	_	5	dB

表 5-4: 发送器交流特性

典型值: TA = 25°C, VDD = 3.3V, LO 频率 = 2.445 GHz

参数	条件	最小值	典型值	最大值	单位
RF 载波频率		2.405	_	2.480	GHz
最大 RF 输出功率		_	0	_	dBm
RF 输出功率控制范围		_	36	_	dB
TX 增益控制分辨率	由寄存器编程	_	1.25	_	dB
载波抑制		_	-30	_	dBc
O-QPSK 信号的 TX 频谱特征	偏移频率 > 3.5 MHz, 0 dBm 输出功率	-33	_	_	dBm
TX EVM		_	13	_	%






表 5-5: SPI 从模式示例要求

10 U.	& 0-0: 01 / 从侠式小列安水						
参数 编号	符号	特性		最小值	最 大 值	单位	条件
70	TssL2scH			50	_	ns	
71	TscH	SCK 输入高电平时间	单字节	50	_	ns	
72	TscL	SCK 输入低电平时间	单字节	50	_	ns	
74	TscH2 _{DI} L	SDI 数据输入到 SCK 边沿的保持时间		25	_	ns	
75	TDOR	SDO 数据输出上升时间		_	25	ns	
76	TDOF	SDO 数据输出下降时间		_	25	ns	
78	TscR	SCK 输出上升时间 (主模式)		_	25	ns	
80	TscH2DoV, TscL2DoV	在 SCK 边沿之后 SDO 数据输出有效的时间		50		ns	
82	TssL2DoV	在 CS ↓ 边沿之后 SDO 数据输出有效的时间		50	_	ns	
83	TscL2ssH	SCK 边沿后 CS ↑时间		50	_	ns	

注:

6.0 封装信息

6.1 封装标识信息

40 引脚 QFN



示例



MRF24J40 -I/ML @3 0810017

图注: XX...X 产品信息

Y 年份代码(日历年的最后一位数字) YY 年份代码(日历年的最后两位数字) WW 星期代码(一月一日的星期代码为"01")

NNN 以字母数字排序的追踪代码

(e3) 雾锡(Matte Tin, Sn)的 JEDEC 无铅标志

* 本封装为无铅封装。JEDEC 无铅标志(@3)标示于此种封装的外包装上。


注: Microchip 元器件编号如果无法在同一行内完整标注,将换行标出,因此会限制表示客户信息的字符数。

6.2 封装详细信息

下面给出了封装的技术细节。

40 引脚塑封正方扁平无引线封装 (ML) —— 主体 6x6x0.9 mm [QFN], 0.4 mm 触点长度

注: 最新封装图请至 http://www.microchip.com/packaging 查看 Microchip 封装规范。



	Units		MILLIMETERS	3	
Dimensio	n Limits	MIN	NOM	MAX	
Number of Pins	N	40			
Pitch	е		0.50 BSC		
Overall Height	Α	0.80	0.90	1.00	
Standoff	A1	0.00	0.02	0.05	
Contact Thickness	A3	0.20 REF			
Overall Width	Е		6.00 BSC		
Exposed Pad Width	E2	4.50	4.65	4.80	
Overall Length	D		6.00 BSC		
Exposed Pad Length	D2	4.50	4.65	4.80	
Contact Width	b	0.18	0.25	0.30	
Contact Length	L	0.30	0.40	0.50	
Contact-to-Exposed Pad	K	0.20	_	_	

Notes:

- 1. Pin 1 visual index feature may vary, but must be located within the hatched area.
- 2. Package is saw singulated.
- 3. Dimensioning and tolerancing per ASME Y14.5M.

BSC: Basic Dimension. Theoretically exact value shown without tolerances.

REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Drawing C04-118C

附录 A: 版本历史

版本B(2008年10月)

重新编写了整个数据手册。

注:

索引		ASSOSADR0 (关联协调器短地址 0)	
•		ASSOSADR1 (关联协调器短地址 1)	
A		BBREG0 (基带 0)	
安全	123	BBREG1 (基带 1)	
存储器映射		BBREG2(基带 2) BBREG3(基带 3)	
MAC 子层发送加密		BBREG4 (基带 4)	
MAC 子层接收解密		BBREG6(基带 6)	
上层加密		CCAEDTH (CCA 的能量检测阈值)	
上层解密		EADRO (扩展地址 0)	
相关寄存器	127	EADR1 (扩展地址 1)	
В		EADR2(扩展地址 2)	
版本历史	1/11	EADR3 (扩展地址 3)	
变更通知客户服务		EADR4 (扩展地址 4)	
	171	EADR5 (扩展地址 5)	22
С		EADR6 (扩展地址 6)	
CCA		EADR7 (扩展地址 7)	
模式 1	89	ESLOTG1 (GTS1 和 CAP 结束时隙)	
模式 2	89	ESLOTG23 (GTS3 和 GTS2 的结束时隙)	
模式 3	89	ESLOTG45 (GTS5 和 GTS4 的结束时隙)	
相关寄存器		ESLOTG67 (GTS6 的结束时隙)	3
CSMA-CA		FRMOFFSET(超帧计数器相对于对齐信标的偏移	^
无时隙模式		量)GATECLK (门控时钟控制)	
相关寄存器		GPIO (GPIO 端口)	
有时隙模式		HSYMTMRH (半符号定时器高字节)	
长地址控制寄存器汇总		HSYMTMRL(半符号定时器低字节)	
初始化		INTCON (中断控制)	
相关寄存器存储器构成		INTSTAT (中断状态)	
长地址寄存器接口		MAINCNTO (主计数器 0)	
短地址寄存器接口		MAINCNT1 (主计数器 1)	
存储器映射		MAINCNT2 (主计数器 2)	
		MAINCNT3 (主计数器 3)	70
D		ORDER (信标和超帧级数)	
电池监视器	114	PACON0 (功率放大器控制 0)	
电流消耗	136	PACON1 (功率放大器控制 1)	
电气特性	135	PACON2 (功率放大器控制 2)	
电源管理		PANIDH (PAN ID 高字节)	
相关寄存器		PANIDL (PAN ID 低字节)	
电源和地引脚		REMCNTH (保持计数器高字节)	
读者反馈表		REMCNTL (保持计数器低字节)	
短地址控制寄存器汇总	15	RFCON0 (RF 控制 0) RFCON1 (RF 控制 1)	
F		RFCON1(RF 控制 1)	
发送	106	RFCON3(RF 控制 3)	
相关寄存器		RFCON5(RF 控制 5)	
封装		RFCON6(RF 控制 6)	
标识		RFCON7(RF 控制 7)	
详细信息		RFCON8(RF 控制 8)	
复位		RFCTL(RF 模式控制)	
相关寄存器	85	RFSTATE (RF 状态)	
G		RSSI(RSSI 平均值)	6
		RXFLUSH (接收 FIFO 清除)	
GTSFIFO 状态图	95	RXMCR (接收 MAC 控制)	
J		RXSR(RX MAC 状态)	
		SADRH (短地址高字节)	
寄存器 ACKIMOUT (MAC ACK 恝时转续时间)	27	SADRL (短地址低字节)	
ACKTMOUT (MAC ACK 超时持续时间)		SECCON0 (安全控制 0)	
ASSOEADR0 (关联协调器扩展地址 0)		SECCON1 (安全控制 1)	
ASSOEADR1 (关联协调器扩展地址 1)		SECCR2 (安全控制 2)	
ASSOEADR2 (关联协调器扩展地址 2)		SLPACK (休眠应答和唤醒计数器)	
ASSOEADR3 (关联协调器扩展地址 4)		SLPCAL1 (休眠校准 0)	
ASSOEADR5 (关联协调器扩展地址 5)		SLPCAL1 (休眠校准 1)	
ASSOEADR6 (关联协调器扩展地址 6)		SLPCON0 (休眠时钟控制 0)	
ASSOEADR7 (关联协调器扩展地址 7)		CEI COLLO (Mandel M TEMA A)	-

SLPCON1 (休眠时钟控制 1)	66	使能信标器件的休眠时序	
SOFTRST (软件复位)	44	外部 PA/LNA	
SYMTICKH (符号周期节拍高字节)	29	未使能信标的 (协调器或器件)休眠时序	120
SYMTICKL (符号周期节拍低字节)	29	无线节点	3
TESTMODE (测试模式)		休眠模式计数器	117
TRISGPIO (GPIO 引脚方向)		休眠时钟生成	
TXBCON0 (发送信标 FIFO 控制 0)		中断逻辑	
TXBCON1 (发送信标控制 1)			01
TXG1CON(QXSIFW控制)TXG1CON(GTS1 FIFO 控制)		L	
		链路质量指示 (LQI)	വാ
TXG2CON(GTS2 FIFO 控制)		ttı的灰里1日小 (LQI)	93
TXMCR (CSMA-CA 模式控制)		M	
TXNCON (发送常规 FIFO 控制)			400
TXPEND (TX 数据等待)	36	MAC 定时器	
TXSTAT (TX MAC 状态)	39	相关寄存器	
TXSTBL (TX 稳定性)		Microchip 因特网网站	147
TXTIME (TX 周转时间)	42	N	
WAKECON (唤醒控制)		N	
WAKETIMEH (唤醒时间匹配值高字节)		能量检测 (ED)	90
		_	
WAKETIMEL(唤醒时间匹配值低字节)		Р	
UPNONCE0 (上层随机数安全 0)		PCB	
UPNONCE10 (上层随机数安全 10)		布线设计	132
UPNONCE11 (上层随机数安全 11)		和线区//	132
UPNONCE12 (上层随机数安全 12)	83	Q	
UPNONCE1 (上层随机数安全 1)	77	·	
UPNONCE2 (上层随机数安全 2)	78	器件概述	3, 85
UPNONCE3 (上层随机数安全 3)		R	
UPNONCE4 (上层随机数安全 4)			
UPNONCE5 (上层随机数安全 5)		RF 收发器	129
		RSSI	
UPNONCE6 (上层随机数安全 6)		模式 1	90
UPNONCE7 (上层随机数安全 7)		模式 2	90
UPNONCE8 (上层随机数安全 8)		RSSI/ED	
UPNONCE9 (上层随机数安全 9)	81	相关寄存器	90
IEEE 802.15.4-2003 标准	4		
加速模式	128	S	
相关寄存器		2. 男体化台4. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1.	
交流特性	120	设置使能信标/未使能信标的网络	
发送器	127	相关寄存器	
		示例 SPI 从模式要求	
接收器		使能信标的网络	93
接收		时序图	
模式	104	长地址读	13
常规	104	长地址写	
错误	104	短地址读	
混杂	104	短地址写	
相关寄存器			
应答请求		SPI 端口读 (输出)	
中断		SPI 端口写 (输入)	
		示例 SPI 从模式	137
接收到信号的强度指示 (RSSI)		外部 PA/LNA	131
绝对最大额定值	135	锁相环 (PLL)	8
K			
N.		Т	
勘误表	2	TX FIFO 帧结构	108
客户通知服务	147	TX GTSx FIFO	
客户支持	147		
空闲通道评估 (CCA)		TX 常规 FIFO	
	00	TX 信标 FIFO	
控制寄存器	4.4	天线 /balun	129
映射,长地址		通道选择	88
映射,短地址		相关寄存器	88
控制寄存器说明	14	推荐工作条件	
框图			
20 MHz 主晶振电路	8	W	
32 kHz 外部晶振电路		WWW 地址	117
超帧结构			
IEEE 802.15.4 PHY 包和 MAC 帧结构		WWW, 在线支持	2
		外部 PA/LNA	
MRF24J40 架构		相关寄存器	
示例电路		未使能信标的网络	93
使能信标的协调器休眠时序	118		

X	
休眠	115
相关寄存器	
休眠定时器	
定时休眠模式	115
立即休眠和唤醒模式	
使能信标的器件模式	
使能信标的协调器模式	
未使能信标的 (协调器或器件)模式	120
Υ	
•	
引脚 th (EAL) (ARI)	40
串行外设接口 (SPI)	
复位(RESET) 唤醒(WAKE)	
映 (WAKE) 通用输入/输出 (GPIO)	
中断 (INT)	
引脚说明	
CS (串行接口使能)	
GND (地保护环)	
GND(地,PLL)	
GND (地,数字电路)	
GPIO0 (外部 PA 使能)	
GPIO1 (外部 TX/RX 开关控制)	7
GPIO2 (外部 TX/RX 开关控制)	
GPIO3 (通用数字 I/O)	7
GPIO4 (通用数字 I/O)	
GPIO5 (通用数字 I/O)	7
INT (中断引脚)	
LCAP (PLL 环路滤波器的外部电容)	7
LPOSC1 (32 kHz 晶振输入)	
LPOSC2 (32 kHz 晶振输入)	
NC (无连接)	
OSC1 (20 MHz 晶振输入)	
OSC2 (20 MHz 晶振输入)	
RESET (全局硬件复位引脚,低电平有效)	
RFN (差分 RF 引脚, 反相端)	7
RFP (差分 RF 引脚,同相端)	
SCK (串行接口时钟)	
SDI (串行接口数据输入)SDO (串行接口数据输出)	
WAKE (外部唤醒触发)	
VDD (电荷泵的电源)	
VDD (电荷泵的电源/ VDD (电源保护环)	
VDD (电源,带隙参考电路)	
VDD (电源,模拟电路)	
VDD (PLL 电源)	
VDD(RF 电源)	
VDD (数字电路电源)	
VDD(VCO 电源)	
因特网地址	
应答	
 相关寄存器	
硬件说明	
应用	
外部 PA/LNA 控制	130
原理图	
元器件清单	134

Z

振荡器	
100 kHz 内部	9
20 MHz 主	8
23 kHz 外部晶振	8
帧间间隔 (IFS)	102
相关寄存器	102
中断	87
专有无线网络协议	
专有协议	
MiWi	
MiWi P2P	
ZigBee	
阻抗	
测量	129

注:

MICROCHIP 网站

Microchip 网站(www.microchip.com)为客户提供在 线支持。客户可通过该网站方便地获取文件和信息。只 要使用常用的因特网浏览器即可访问。网站提供以下信 息:

- 产品支持 数据手册和勘误表、应用笔记和样本程序、设计资源、用户指南以及硬件支持文档、最新的软件版本以及存档软件
- 一般技术支持 —— 常见问题 (FAQ)、技术支持 请求、在线讨论组以及 Microchip 顾问计划成员名 单
- Microchip 业务 产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排表、 Microchip 销售办事处、代理商以及工厂代表列表

变更通知客户服务

Microchip 的变更通知客户服务有助于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣 的某个产品系列或开发工具发生变更、更新、发布新版 本或勘误表时,收到电子邮件通知。

欲注册,请登录 Microchip 网站 www.microchip.com,点击"变更通知客户(Customer Change Notification)"服务后按照注册说明完成注册。

客户支持

Microchip 产品的用户可通过以下渠道获得帮助:

- 代理商或代表
- 当地销售办事处
- 应用工程师 (FAE)
- 技术支持

客户应联系其代理商、代表或应用工程师(FAE)寻求 支持。当地销售办事处也可为客户提供帮助。本文档后 附有销售办事处的联系方式。

也可通过http://support.microchip.com获得网上技术支持。

读者反馈表

我们努力为您提供最佳文档,以确保您能够成功使用 Microchip 产品。如果您对文档的组织、条理性、主题及其他有助于提高文档质量的方面有任何意见或建议,请填写本反馈表并传真给我公司 TRC 经理,传真号码为 86-21-5407-5066。请填写以下信息,并从下面各方面提出您对本文档的意见。

致:	TRC 经理		总页数	
关于	F: 读者反馈			
发自	! 姓名			
	电话()			
应用			传真:()	
	,			
器件		 文献编号:	DS39776B_CN	
问题		ر البار بالبار عن البار بالبار عن البار بالبار بالبار بالبار عن البار عن البار عن البار عن البار عن البار عن ا	50001105 <u>-</u> 011	
1.	本文档中哪些部分最有特色	?		
2.	本文档是否满足了您的软硬	—————————————————————————————————————	in?	
	个人们是目搁是了心间状 处	TITIZZA · SHITIMACH	, .	
3.	您认为本文档的组织结构便	于理解吗?如果不便于理	里解,那么问题何在?	
4.	您认为本文档应该添加哪些	内容以改善其结构和主题	<u>[</u> ?	
5	您认为本文档中可以删减哪		以休徒田汝田?	
0.	芯队为华文档中可以加强咖?	三四分,而入小云影响玺	至件使用效本:	
6.	本文档中是否存在错误或误		台出是什么信息及其具体页数。	
7.	您认为本文档还有哪些方面	有待改进?		

产品标识体系

欲订货或获取价格、交货等信息,请与我公司生产厂或各销售办事处联系。

认 万 贝 玖 狄 坎 川 怡 、	父员等信息,请与我公司生产厂	以合用旨分爭处坏坏。		
部件编号 	X / XX 温度 封装 范围	XXX 模式	示 例 a) b)	I: MRF24J40-I/ML: 工业级温度, QFN 封装 MRF24J40T-I/ML: 工业级温度, QFN 封装, 卷 带式。
器件	MRF24J40: IEEE 802.15.4™ 2.4	GHz RF 收发器		
温度范围	I = -40°C 至 +85°C (工业级)			
封装	ML = QFN (塑封正方扁平无引线 T = 卷带式	註封装)		



全球销售及服务网点

美洲

公司总部 Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 1-480-792-7200 Fax: 1-480-792-7277

技术支持:

http://support.microchip.com 网址: www.microchip.com

亚特兰大 Atlanta

Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455

波士顿 Boston

Westborough, MA Tel: 1-774-760-0087 Fax: 1-774-760-0088

芝加哥 Chicago Itasca, IL

Tel: 1-630-285-0071

Fax: 1-630-285-0075

克里夫兰 Cleveland Independence, OH

Tel: 216-447-0464 Fax: 216-447-0643

达拉斯 Dallas

Addison, TX

Tel: 1-972-818-7423 Fax: 1-972-818-2924

底特律 Detroit

Farmington Hills, MI Tel: 1-248-538-2250 Fax: 1-248-538-2260

科科莫 Kokomo

Kokomo, IN Tel: 1-765-864-8360

Fax: 1-765-864-8387 洛杉矶 Los Angeles

Mission Viejo, CA Tel: 1-949-462-9523 Fax: 1-949-462-9608

圣克拉拉 Santa Clara

Santa Clara, CA Tel: 408-961-6444 Fax: 408-961-6445

加拿大多伦多 Toronto Mississauga, Ontario,

Canada

Tel: 1-905-673-0699 Fax: 1-905-673-6509

亚太地区

亚太总部 Asia Pacific Office

Suites 3707-14, 37th Floor Tower 6, The Gateway Harbour City, Kowloon Hona Kona

Tel: 852-2401-1200 Fax: 852-2401-3431

中国 - 北京

Tel: 86-10-8528-2100 Fax: 86-10-8528-2104

中国 - 成都

Tel: 86-28-8665-5511 Fax: 86-28-8665-7889

中国 - 香港特别行政区 Tel: 852-2401-1200 Fax: 852-2401-3431

中国 - 南京

Tel: 86-25-8473-2460 Fax: 86-25-8473-2470

中国-青岛

Tel: 86-532-8502-7355 Fax: 86-532-8502-7205

中国-上海

Tel: 86-21-5407-5533 Fax: 86-21-5407-5066

中国 - 沈阳

Tel: 86-24-2334-2829 Fax: 86-24-2334-2393

中国 - 深圳

Tel: 86-755-8203-2660 Fax: 86-755-8203-1760

中国-武汉

Tel: 86-27-5980-5300 Fax: 86-27-5980-5118

中国 - 厦门

Tel: 86-592-238-8138 Fax: 86-592-238-8130

中国 - 西安

Tel: 86-29-8833-7252 Fax: 86-29-8833-7256

中国 - 珠海

Tel: 86-756-321-0040 Fax: 86-756-321-0049

台湾地区 - 高雄 Tel: 886-3-6578-300 Fax: 886-3-6578-370

台湾地区 - 台北 Tel: 886-2-2500-6610 Fax: 886-2-2508-0102

台湾地区 - 新竹 Tel: 886-3-572-9526 Fax: 886-3-572-6459

亚太地区

澳大利亚 Australia - Sydney Tel: 61-2-9868-6733

Fax: 61-2-9868-6755

印度 India - Bangalore

Tel: 91-80-3090-4444 Fax: 91-80-3090-4080

印度 India - New Delhi Tel: 91-11-4160-8631

Fax: 91-11-4160-8632

印度 India - Pune

Tel: 91-20-2566-1512

Fax: 91-20-2566-1513

日本 Japan - Yokohama Tel: 81-45-471- 6166

Fax: 81-45-471-6122

韩国 Korea - Daegu Tel: 82-53-744-4301

Fax: 82-53-744-4302

韩国 Korea - Seoul Tel: 82-2-554-7200

Fax: 82-2-558-5932 或 82-2-558-5934

马来西亚 Malaysia - Kuala

Lumpur

Tel: 60-3-6201-9857 Fax: 60-3-6201-9859

马来西亚 Malaysia - Penang

Tel: 60-4-227-8870 Fax: 60-4-227-4068

菲律宾 Philippines - Manila

Tel: 63-2-634-9065 Fax: 63-2-634-9069

新加坡 Singapore

Tel: 65-6334-8870 Fax: 65-6334-8850

泰国 Thailand - Bangkok

Tel: 66-2-694-1351 Fax: 66-2-694-1350

欧洲

奥地利 Austria - Wels

Tel: 43-7242-2244-39 Fax: 43-7242-2244-393

丹麦 Denmark-Copenhagen

Tel: 45-4450-2828 Fax: 45-4485-2829

法国 France - Paris

Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

德国 Germany - Munich

Tel: 49-89-627-144-0 Fax: 49-89-627-144-44

意大利 Italy - Milan

Tel: 39-0331-742611 Fax: 39-0331-466781

荷兰 Netherlands - Drunen

Tel: 31-416-690399 Fax: 31-416-690340

西班牙 Spain - Madrid

Tel: 34-91-708-08-90 Fax: 34-91-708-08-91

英国 UK - Wokingham

Tel: 44-118-921-5869 Fax: 44-118-921-5820

03/26/09