
ЛАБОРАТОРНАЯ РАБОТА №1 ОСНОВЫ ПРОЕКТИРОВАНИЯ ВЕДОМЫХ МОДУЛЕЙ, ОБЛАДАЮЩИХ СИСТЕМНЫМ ИНТЕРФЕЙСОМ


Курс «Проектирование СнК с программируемой архитектурой»

Цель разработки СнК



Системы на Кристалле (СнК, SoC) – являются одними из основных методик проектирования устройств в современной микроэлектронике, позволяющей разрабатывать гибкие, энергоэффективные и производительные решения различного назначения

Пример структуры типовой СнК



Структурное представление интерфейса




Interface (в SystemVerilog) — метод инкапсуляции сигналов в логическую группу с целью упрощения взаимодействия с необходимой группой сигналов.

Свойства:


- Параметризация;
- Наследуемость параметров;
- Могут быть внешние сигналы, как и module;
- Могут иметь явно заданное направление сигналов для разных устройств.


Интерфейс SPI



| Название | Ведущий | Ведомый | Описание |
|----------|----------|---------|--------------------------------------------------------------|
| сигнала | (Master) | (Slave) | |
| CLK | input | input | Служит для передачи тактового сигнала для ведомых устройств. |
| RESETn | input | input | Сброс, низкий активный уровень |
| MOSI | output | input | Служит для передачи данных от ведущего устройства ведомому. |
| MISO | input | output | Служит для передачи данных от ведомого устройства ведущему |
| SS | output | input | выбор ведомого |

Протоколы интерфейса SPI





Описание интерфейса SPI на SystemVerilog

Пример реализации интерфейса (без modport)

```
1 interface SPI if# (
      parameter SLAVES NUM = 2
 3
  )(
 4
      input CLK,
      input RESETn
 6
7);
     /* --- Interface's signals --- */
 8
9
    logic
                                 MOSI:
    logic
10
                                 MISO;
    logic [SLAVES NUM-1:0]
11
                                 SS;
12
13 endinterface : SPI if
```

Конструкция интерфейса синтаксически похожа на конструкцию module в HDL Verilog/SystemVerilog, обладает аналогичным механизмом параметризации.

```
1 interface SPI if# (
       parameter SLAVES NUM = 2
 3
 4)(
      input CLK.
 6
      input RESETn
7);
 8
      /* --- Interface's signals --- */
9
      logic
                                 MOSI;
      logic
                                 MISO;
      logic [SLAVES NUM-1:0]
11
                                 SS;
12
13
     /* --- Master modport --- */
14
      modport Master(
15
          input CLK,
16
          input RESETn,
18
          output MOSI,
19
          output SS,
          input MISO
20
21
      );
22
23
     /* --- Slave modport --- */
      modport Slave(
24
          input CLK,
25
          input RESETn,
26
27
          input MOSI,
28
          input SS,
29
          output MISO
      );
31
32 endinterface : SPI_if
```

Использование interface в модулях

```
1 module Slave (
       input CLK,
                                           1 module Slave (
 3
       input RESETn,
                                                 SPI if SPI
       input MOSI,
 4
 5
       output MISO,
       input SS
 6
                                                 /* -- Slave logic --*/
 8
                                           7 endmodule : Slave
       /* -- Slave logic --*/
 9
10
11 endmodule : Slave
```

Выше показано, как изменяется описание входных и выходных сигналов в модуле при использовании интерфейса.

Использование interface в модулях

```
module Slave (
         SPI_if
                         SPI
 3
     logic [3:0]
                         cnt;
     logic [7:0]
                         mosi reg;
     logic [7:0]
                         miso_reg;
     logic [3:0] [3:0]
                         memory;
9
10
11
     /* --- Bit Counter --- */
     always_ff@(negedge SPI.CLK or negedge SPI.RSTN)
12
13
     if (!SPI.RSTN)
         cnt <= 4'hF;</pre>
14
     else if (cnt <= 4'h7)
15
         cnt <= 4'h0;
16
17
     else
18
         cnt <= cnt + 4'b1;
19
     always_ff@(posedge SPI.CLK or negedge SPI.RSTN)
20
21
     if (!SPI.RSTN)
         mosi reg <= 8'h00;
22
23
         mosi_reg <= {mosi_reg[7:0], SPI.MOSI};</pre>
24
```


```
/* --- Write Transaction --- */
     always_ff@(posedge SPI.CLK or negedge SPI.RSTN)
27
     if (!SPI.RSTN)
28
29
         memory
     else if (cnt == 4'h7 && mosi_reg[4])
30
         memory[mosi_reg[7:6]] <= mosi_reg[3:0];</pre>
31
32
33
     /* --- Read Transaction --- */
     always ff@(posedge SPI.CLK or negedge SPI.RSTN)
     if (!SPI.RSTN)
35
36
         miso reg <= 8'h0;
     else if (cnt == 4'h7 && mosi_reg[5])
38
         miso_reg <= {mosi_reg[7:4], memory[mosi_reg[7:6]]};</pre>
39
     else
         miso_reg <= miso_reg << 1;</pre>
40
41
     always_comb SPI.MISO = miso_reg[7];
42
43
     endmodule : Slave
44
```

Использование interface в testbench

```
module tb;
3
    logic
                 clk = '0;
    logic
                 rstn = '0;
    logic [7:0] mosi_pkg;
    logic [7:0] miso_pkg
6
7
    logic [7:0] temp_reg;
8
     SPI_if my_spi( .CLK(clk), .RSTN(rstn) );
9
10
     Slave udb_slave( my_spi );
11
12
     task spi_do (
13
14
        input [1:0] addr,
        input
15
                    r,
        input
16
                    W.
        input [3:0] data
17
     );
18
19
        my_spi.SS = 1;
20
21
        temp_reg = {addr, r, w, data };
22
```


```
repeat(8) @(negedge clk) begin
23
             my_spi.MOSI = temp_reg[7];
24
25
             temp_reg = temp_reg << 1;</pre>
26
          end
27
     endtask
28
29
30
     initial begin
         #5ns;
31
32
         rstn = 1;
33
         spi do( 2'b01, 1'b0, 1'b1, 4'b1011 );
         #15ns $stop;
34
35
     end
36
     always #10ns clk = ~clk;
37
38
     endmodule : tb
39
40
```


Системный интерфейс АМВА АРВ3



| Название сигнала | Ведущий (Master) | Ведомый (Slave) | Описание |
|------------------|------------------|-----------------|---------------------------------------|
| PCLK | input | input | Тактовый сигнал |
| PRESETn | input | input | Сброс, низкий активный уровень |
| PSEL | output | input | Выбор определенного slave устройства |
| PENABLE | output | input | Инициализация транзакции |
| PWDATA | output | input | Данные для записи |
| PWRITE | output | input | Строб записи (1 – запись, 0 - чтение) |
| PREADY | input | output | Сигнал окончания транзакции |
| PRDATA | input | output | Данные для чтения |
| PSLVERR | input | output | Сигнал наличия ошибки |
| PADDR | output | input | Адрес |

Протоколы интерфейса АМВА АРВ3





Пример транзакции записи с ошибочным ответом

Лабораторное задание

- 1. Изучить применение конструкции interface в HDL SystemVerilog;
- 2. Изучить перечень и назначение сигналов интерфейса AMBA APB3 и его протокол для взаимодействия с модулями;
- 3. Самостоятельно описать interface для AMBA APB3;
- 4. Разработать APB3-Slave модуль, который будет выполнять следующие задачи через интерфейс APB3 в соответствии с протоколом:
 - а. Записывать данные в регистр памяти, основываясь на адрес регистра;
 - b. Считывать данные из регистра памяти, основываясь на адрес регистра.
- 5. Разработать тестовое окружение;
- 6. Провести моделирование в САПР Synopsys VCS.