Проектирование систем на кристалле с программируемой архитектурой

Лабораторная работа №1

Цели работы:

1. Изучить особенности описания интерфейсов в HDL SystemVerilog;

2. Изучить протокол системного интерфейса АМВА АРВЗ;

3. Разработать HDL модуль с использованием SystemVerilog, реализующий

APB3-Slave (ведомое) устройство;

Введение

Большинство современных СнК обладают встроенным процессором, что

позволяет расширить функционал и гибкость устройства. Такие устройства

позволяют создать оптимальную конфигурацию, уменьшить количество

компонентов и мощность, потребляемую системой, а также сократить время

разработки проекта. Проекты на базе ASIC чрезвычайно дороги и требуют

длительного времени разработки, но возможности реализуемых функций

практически не имеют ограничений.

Для реализации таких решений, используются процессорные ядра на базе

различных архитектур (ARM, RISC-V и т.д.), позволяющие обращаться и

конфигурировать разработанные периферийные устройства через системные шины

(интерфейсы).

Теоретическая часть

SystemVerilog Интерфейс

Интерфейс (в SystemVerilog) – метод инкапсуляции сигналов в логическую группу

с целью упрощения взаимодействия с необходимой группой сигналов. Используется

для дальнейшего упрощения использования группы сигналов в разрабатываемых

2022

модулях.

Пример реализации SystemVerilog интерфейс представлен на риснуке 1.

Авторы:

Любавин Кирилл Дмитриевич

```
interface SPI#(
 1
         parameter SLAVES NUM = 2
 2
 3
    )(
         input
 4
                      clk,
 5
         input
                      rst
 6
    );
 7
         logic
 8
                                   MOSI;
         logic
 9
                                   MISO;
         logic [SLAVES_NUM-1:0]
10
                                   SS:
11
12
    endinterface : SPI
```

Рисунок 1 – Пример SystemVerilog Interface (без modport)

При объявлении списка внешних сигналов модуля используется следующая конструкция (рисунок 2).

```
module Slave(
 1
 2
             input
                      clk,
 3
             input
                     mosi,
                                            module Slave(
                                         1
 4
             input
                      SS,
                                         2
                                                     SPI if spi
 5
             output
                     miso
                                            );
                                         3
 6
    );
                                         4
 7
                                            /* logic */
                                         5
    /* logic */
 8
 9
                                            endmodule : Slave
                                         7
10
    endmodule : Slave
```

Рисунок 2 – Пример объявления порт-листа с использованием интерфейса

Для обращения к сигналам, входящих в интерфейс используется так называемое «иерархическое» обращение: *<interface>.<signal\_name>*. Пример SPI-Slave модуля, реализованного с использованием SystemVerilog-интерфейсом приведён на рисунке 3.

```
module Slave(
1
    SPI_if spi
 2
 3
    );
4
    logic [3:0]
                       cnt;
6 logic [7:0] mosi_pkg;
7 logic [7:0]
                      miso pkg;
   logic [3:0] [3:0] memory;
8
9
10
    always_ff@(negedge spi.clk or negedge spi.rst)
    if (!spi.rst)
11
12
    cnt <= 4'hF;
13
    else if ( cnt <= 4'h7 )
14
       cnt <= cnt + 1;</pre>
    else
15
16
       cnt <= 4'h0;
17
    always_ff @( posedge spi.clk or negedge spi.rst)
18
19
    if(!spi.rst)
        mosi_pkg <= 8'h00;
20
21
    else
22
        mosi pkg <= {mosi pkg[6:0], spi.MOSI};</pre>
23
24
    always ff @( posedge spi.clk or negedge spi.rst)
    if(!spi.rst)
25
26
        memory <= 0;
27
    else if (cnt == 4'h7 && mosi_pkg[4])
28
        memory[mosi_pkg[7:6]] <= mosi_pkg[3:0];</pre>
29
30
   always_ff @( negedge spi.clk or negedge spi.rst)
   if (spi.rst)
31
       miso_pkg <= 8'h00;
32
33
    else if ( cnt == 4'h7 && mosi_pkg[5] )
34
        miso pkg <= {mosi pkg[7:4], memory[mosi pkg[7:6]]};</pre>
35
    else
36
        miso_pkg <= miso_pkg << 1;</pre>
37
38
    always comb spi.MISO = miso pkg[7];
39
40
   endmodule : Slave
```

Рисунок 3 – Пример реализации SPI-Slave модуля с использованием интерфейсов

## Системный интерфейс AMBA APB3

Системный интерфейс AMBA APB3 является широко распространённым системным интерфейсом в современных СнК и проектах на ПЛИС. Данный интерфейс не требует большого числа логических элементов для реализации и является достаточно простым, однако, из-за его особенностей транзакций, не может гарантировать высокую пропускную способность, в сравнении с другими системным интерфейсами типа AMBA AXI.

АМВА АРВ3 состоит из следующих сигналов:

Сигнал	Описание
PCLK	Тактовый сигнал
PRESETn	Сигнал сброса (активный уровень 0)
PADDR	Адрес
PWDATA	Данные для записи
PRDATA	Данные чтения
PSEL	Выбор определённого Slave-устройства
PWRITE	Строб записи (1 – запись, 0 – чтение)
PENABLE	Инициализация транзакции
PREADY	Сигнал окончания транзакции
PSLVERR	Сигнал наличия ошибки

Ниже представлены примеры работы АМВА АРВ3 системного интерфейса.




Рисунок 4 – Расшифровка переходов временных диаграмм




Рисунок 5 – Транзакция записи АРВЗ (без ожидания)




Рисунок 6 – Транзакция записи АРВЗ (с ожиданием)




Рисунок 7 — Транзакция чтения (без ожидания)




Рисунок 8 – Транзакция чтения (с ожиданием)




Рисунок 9 – Пример транзакции записи с ошибочным ответом

## Используемая литература

1. AMBA 3 APB Protocol v1.0. Режим доступа:

https://web.eecs.umich.edu/~prabal/teaching/eecs373-f12/readings/ARM\_AMBA3\_APB.pdf

- 2. SystemVerilog Interface. Режим доступа: https://www.chipverify.com/systemverilog/systemverilog-interface
- 3. Харрис Д., Харрис С., Цифровая схемотехника и архитектура компьютера. Режим доступа: <a href="https://microelectronica.pro/wp-content/uploads/books/digital-design-and-computer-architecture-russian-translation.pdf">https://microelectronica.pro/wp-content/uploads/books/digital-design-and-computer-architecture-russian-translation.pdf</a>