

ПРОЕКТИРОВАНИЕ СНК С ПРОГРАММИРУЕМОЙ АРХИТЕКТУРОЙ

Лабораторная работа №2

Интерфейс



Конструкция интерфейса modport



Конструкция интерфейса modport

```
interface SPI(
        input clk,
        input rst
 4
    );
    logic MOSI;
    logic MISO;
    logic SS;
 9
    modport master(
10
11
        input
                 clk,
12
        input
                 rst,
13
        input
                 MISO,
14
        output SS,
15
        output MOSI
16
        );
17
18
    modport slave(
19
        input
                 clk,
20
        input
                 rst,
21
        input
                 SS,
22
        input
                 MOSI,
23
        output MISO
24
        );
25
    endinterface : SPI
```

Без определения modport будут как inout

```
1 modport [identifier] (
2 input [port_list],
3 output [port_list]
4 );
```


Синтаксис

```
module Slave(
        SPI.slave
                     spi if
 4
        /* some logic */
    endmodule
 8
 9
10
    module TB;
11
12
    /* some logic */
13
    SPI my spi(clk, rst);
14
    Slave udb_slave(spi_if.slave);
16
17
    endmodule
```

Пример инстанцирования

Конструкция struct

<u>Struct (структура)</u> - позволяет нам создать группу из нескольких переменных (даже разного типа). На всю группу можно ссылаться как на одно целое, либо на отдельные её части можно ссылаться по имени.



```
1 struct [struct_type] {
2    [list_of_variables]
3 } struct_name;
```

Синтаксис конструкции

```
localparam YES = 1'b1,
               NO = 1'b0;
   struct packed {
       logic [31:0] fruit id;
      bit
                       is on sale;
                      expiry date;
      byte
   } apple, orange;
9
    always comb apple.expiry date
                                  = 8'h7;
10
    always comb apple.is on sale
                                  = YES:
    always_comb apple.fruit_id
                                  = 32'h0000 01FCD;
13
    always comb orange.expiry date = 8'h9;
14
    always comb orange.is on sale
                                  = NO;
    always_comb orange.fruit_id
                                  = 32'h0000 01FCE;
16
```

Конструкция typedef

В языке SystemVerilog можно создавать новые типы данных. Для этого используется конструкция typedef. В большинстве случаев мы просто используем typedef для присвоения имени объявлению типа, которое мы хотим использовать в нескольких местах вашего кода. Это полезно, так как мы можем создавать довольно сложные типы данных в SystemVerilog. Когда мы используем typedef вместо повторения сложного объявления типа, мы упрощаем наш код для понимания и поддержки.

```
1 typedef data_type type_name [range];
```

Синтаксис конструкции

```
typedef struct packed {
logic [13:0] calculation_result;
logic [1:0] expression_type;
logic [7:0] value_2;
logic [7:0] value_1;
summ_register_t;
```

Пример использования


Конструкция package

Package реализует механизм хранения и передачи структур, методов, переменных, параметров и других конструкций HDL SystemVerilog между модулями для дальнейшего использования.


```
package registers pkg;
2
        typedef struct packed {
3
                  [13:0] calculation result;
            logic
4
            logic
                  [1:0]
                            expression type;
5
                  [7:0] value 2;
6
            logic
            logic
                  [7:0]
                           value_1;
        } summ register t;
8
9
        typedef enum logic [1:0] {
10
11
            IDLE.
12
            PROCESSING.
            FINISH
13
        } fsm calc state t;
14
15
    endpackage : registers pkg
```

```
module register example(
        APB3.Slave APB3.
2
3
    );
4
5
        import registers pkg::*;
        summ_registers_t
                            REG1;
        summ registers t
                            REG2;
8
9
        fsm_calc_state_t fsm_state_current;
10
11
        fsm_calc_state_t fsm_state_next;
12
13
        /* some logic */
14
    endmodule : register example
```

Проверка целостности, CRC




Проверка целостности, CRC



CRC, реализация

Полином: $X^{16} + X^{12} + X^5 + 1$



CRC, реализация

Полином: $X^{16} + X^{12} + X^5 + 1$

```
1 always @ (posedge clk or negedge nrst)
 2 if (!nrst)
 3
        crc
               <= 16'h0000:
    else begin
       crc[0] \leftarrow (crcbitin \land \sim crc[15]);
 5
 6
     crc[1] <= crc[0];
 7
       crc[2] <= crc[1];
       crc[3] <= crc[2];
 8
 9
       crc[4] \leftarrow crc[3];
       crc[5] \leftarrow (\sim crc[4] \land crcbitin \land \sim crc[15]);
10
11
       crc[6] <= crc[5];
12
     crc[7] <= crc[6];
       crc[8] <= crc[7];
13
14
       crc[9] <= crc[8];
15
        crc[10] <= crc[9];
16
        crc[11] <= crc[10];
17
        crc[12] <= ~(~crc[11] ^ crcbitin ^ ~crc[15]);
       crc[13] <= crc[12];
18
19
       crc[14] <= crc[13];
20
        crc[15] <= crc[14];
21 end
```

Цели лабораторной работы

- 1) Изучить вышеописанные конструкции, применить их в дальнейших задачах;
- 2) Дополнить модуль, написанный в л/р1 логикой адресов регистров, привязать к ним вычисление CRC-16 в соответствии с вариантом;
- 3) Сделать тестбенч для вашего модуля, продемонстрировать процессы записи и чтения, вычисления CRC, корректную работу флагов.

Проверить результаты вычисления CRC-16 можно тут: https://crccalc.com
Требования по адресной карте (адреса регистров и их содержание)
смотрите в LabWork2.doc

Задание на Л/Р (Варианты CRC-16)

Nº	CRC-16 Тип	Полином	Начальное значение	RefIn	RefOut	XorOut
1	MAXIM	0x8005	0x0000	TRUE	TRUE	0xFFFF
2	CCITT-FALSE	0x1021	0xFFFF	FALSE	FALSE	0x0000
3	ARC	0x8005	0x0000	TRUE	TRUE	0x0000
4	AUG-CCITT	0x1021	0x1D0F	FALSE	FALSE	0x0000
5	BUYPASS	0x8005	0x0000	FALSE	FALSE	0x0000
6	CDMA2000	0xC867	0xFFFF	FALSE	FALSE	0x0000
7	DDS-110	0x8005	0x800D	FALSE	FALSE	0x0000
8	DECT-R	0x0589	0x0000	FALSE	FALSE	0x0001
9	DECT-X	0x0589	0x0000	FALSE	FALSE	0x0000
10	DNP	0x3D65	0x0000	TRUE	TRUE	0xFFFF
11	EN-13757	0x3D65	0x0000	FALSE	FALSE	0xFFFF