# Проектирование систем на кристалле с программируемой архитектурой Лабораторная работа №2

## Цели работы:

- 1. Изучить особенности описания modport интерфейсов в HDL SystemVerilog;
- 2. Изучить дополнительные конструкции HDL SystemVerilog (package, typedef, enum);
- 3. Изучить алгоритм работы последовательного CRC-16;
- 4. Дополнить HDL модуль из Л.Р. №1 регистровой картой APB3 с использованием изученных доп. конструкций HDL SystemVerilog;
- 5. Имплементировать расчёт CRC-16 в соответствии с вариантом в модуль из HDL Л.Р. №1.

#### Теоретическая часть

#### **Modport**

Modport – конструкция языка описания аппаратуры SystemVerilog, описывающая направления сигналов внутри интерфейса в зависимости от типа используемого интерфейса (Master, Slave или др.). Данная конструкция необходима для явного определения направления сигналов для модуля, использующего интерфейс, поскольку все сигналы, находящиеся внутри SV-интерфейса без modport постандарту являются типом inout.

```
1 modport [identifier] (
2 input [port_list],
3 output [port_list]
4 );
```

Рисунок 1 – Синтаксис modport (описывается внутри необходимого интерфейса)

```
interface ms if (input clk);
1
      logic sready;  // Indicates if slave is ready to accept data
2
      logic rstn;
                         // Active low reset
3
      logic [1:0] addr; // Address
4
      logic [7:0] data; // Data
5
6
      modport slave (input addr, data, rstn, clk,
7
                     output sready);
9
      modport master ( output addr, data,
10
                      input clk, sready, rstn);
11
    endinterface
12
```

Рисунок 2 – Пример определения интерфейса с использованием modport Для назначения конкретного modport инстанцируемого модуля используется следующая конструкция (рисунок 3).

```
module d_top (ms_if tif);
// Pass the "master" modport to master
master m0 (tif.master);

// Pass the "slave" modport to slave
slave s0 (tif.slave);
endmodule
```

Рисунок 3 — Назначение modport интерфейса для подключаемого модуля

#### Struct, typedef

Конструкция struct в SystemVerilog позволяет нам создать группу из нескольких переменных (даже разного типа). На всю группу можно ссылаться как на одно целое, либо на отдельные её части можно ссылаться по имени, используя «иерархическое» обращение (как и в интерфейсах). Это очень удобно при написании RTL-кода, когда у вас есть набор сигналов, которые вам нужно передать по всему дизайну вместе, но вы хотите сохранить читаемость и доступность каждого отдельного сигнала.

Существуют структуры типа packed и unpacked. При объявлении структуры без присваивания конкретного типа она по умолчанию будет представлена как unpacked. Синтезируемой конструкцией является только лишь структура типа packed!

```
struct [struct_type] {
    [list_of_variables]
} struct_name;
```

Рисунок 4 – Синтаксис конструкции struct

```
1
    localparam YES = 1'b1,
 2
                NO = 1'b0;
 3
 4
    struct packed {
        logic [31:0] fruit_id;
 5
 6
        bit
                        is on sale;
 7
        byte
                        expiry date;
 8
    } fruit_t;
  fruit_t apple;
10
11
    fruit_t orange;
12
13
    always comb apple.expiry date = 8'h7;
    always_comb apple.fruit_id
14
                                = 32'h0000 01FCD;
    always_comb apple.is_on_sale
15
                                    = YES;
```

Рисунок 5 – Пример объявления структуры и использования её параметров.

В языке SystemVerilog можно создавать новые типы данных. Для этого используется конструкция typedef. В большинстве случаев мы просто используем typedef для присвоения имени объявлению типа, которое мы хотим использовать в нескольких местах вашего кода. Это полезно, так как мы можем создавать довольно сложные типы данных в SystemVerilog. Когда мы используем typedef вместо повторения сложного объявления типа, мы упрощаем наш код для понимания и поддержки.

```
1 | typedef data_type type_name [range];
```

Рисунок 6 – Синтаксис конструкции typedef

Крайне удобным решением является объявление определённых регистров проектируемого модуля через typedef struct. Пример показан на рисунке 7.

```
typedef struct packed {
logic [13:0] calculation_result;
logic [1:0] expression_type;
logic [7:0] value_2;
logic [7:0] value_1;
summ_register_t;
```

Рисунок 7 – Пример использования typedef для определения структуры регистра

#### **Package**

Package реализуют механизм хранения и передачи структур, методов, переменных, параметров и других конструкций HDL SystemVerilog между модулями для дальнейшего использования.

```
package registers_pkg;
 2
 3
        typedef struct packed {
            logic [13:0] calculation_result;
logic [1:0] expression_type;
logic [7:0]
 4
            logic [7:0]
                                value 2;
            logic [7:0]
                                value 1;
     } summ_register_t;
9
10
       enum logic {
11
            IDLE,
12
            PROCESSING,
13
            FINISH
        } fsm calc state t;
14
15
    endpackage : registers pkg
16
```

Рисунок 8 – Пример объявления package с перечнем необходимых конструкций для определённого регистра

```
module register_example(
       APB3.Slave APB3,
 2
 3
    );
 4
 5
       import registers_pkg::*;
 6
 7
       summ_registers_t REG1;
8
      summ_registers_t REG2;
9
10
       fsm_calc_state_t fsm_state_current;
       fsm_calc_state_t fsm_state_next;
11
12
       /* some logic */
13
14
15
    endmodule : register example
```

Рисунок 9 – Подключение раскаде внутри модуля и использование его переменных

## CRC Алгоритм

Сусlic Redundancy Code (Циклически избыточный код) — Одна из разновидностей контрольной суммы, необходимая для проверки целостности данных. Алгоритм вычисления подразумевает передачу пакета данных через устройство, реализующее мат. функцию (полином). На рисунке 10 представлен пример HDL кода обработки данных для CRC-16-CCITT с использованием полинома  $x^{16} + x^{12} + x^5 + 1$  (0х1021).

```
always @ (posedge clk or negedge nrst)
 1
 2
    if (!nrst)
 3
         crc
                  <= 16'h0000;
4
    else begin
         crc[0] <= ~(crcbitin ^ ~crc[15]);</pre>
 5
         crc[1] <= crc[0];
 6
 7
         crc[2] <= crc[1];</pre>
8
         crc[3] <= crc[2];
9
         crc[4] <= crc[3];</pre>
         crc[5] <= ~(~crc[4] ^ crcbitin ^ ~crc[15]);</pre>
10
         crc[6] <= crc[5];</pre>
11
12
         crc[7] <= crc[6];</pre>
13
         crc[8] <= crc[7];
14
         crc[9] <= crc[8];
         crc[10] <= crc[9];
15
16
         crc[11] <= crc[10];
         crc[12] <= ~(~crc[11] ^ crcbitin ^ ~crc[15]);</pre>
17
         crc[13] <= crc[12];
18
19
         crc[14] <= crc[13];
20
         crc[15] <= crc[14];
21
    end
```

Рисунок 10 – Пример HDL кода вычисления последовательного CRC для CRC-16-CCITT (полином 0x1021)




Рисунок 11 — Пример схемотехнической реализации последовательного расчёта CRC-16-CCITT

#### Варианты заданий

№	CRC-16 Тип	Полином	Начальное значение	Refln	RefOut	XorOut
1	CRC-16/MAXIM	0x1021	0xFFFF	FALSE	FALSE	0x0000
2	CRC-16/ARC	0x8005	0x0000	TRUE	TRUE	0xFFFF
3	CRC-16/AUG-CCITT	0x8005	0x0000	TRUE	TRUE	0x0000
4	CRC-16/BUYPASS	0x1021	0x1D0F	FALSE	FALSE	0x0000
5	CRC-16/CDMA2000	0x8005	0x0000	FALSE	FALSE	0x0000
6	CRC-16/DDS-110	0xC867	0xFFFF	FALSE	FALSE	0x0000
7	CRC-16/DECT-R	0x8005	0x800D	FALSE	FALSE	0x0000
8	CRC-16/DECT-X	0x0589	0x0000	FALSE	FALSE	0x0001
9	CRC-16/DNP	0x0589	0x0000	FALSE	FALSE	0x0000
10	CRC-16/EN-13757	0x3D65	0x0000	TRUE	TRUE	0xFFFF
11	CRC-16/GENIBUS	0x3D65	0x0000	FALSE	FALSE	0xFFFF

- RefIn порядок поступления битов из буфера данных: false начиная со старшего значащего бита (MSB first), true LSB first;
- RefOut признак инвертирования порядка битов на выходе: true инвертировать.
- XorOut значение, с которым необходимо произвести XOR результата вычисления до сохранения в регистр.

Результаты вычислений можно сверить на <a href="https://crccalc.com">https://crccalc.com</a>

Если адрес не совпадает с регистровой картой, необходимо поднимать PSLVERR.

Регистровая карта должна выглядеть следующим образом (все регистры 32 бита).

Название	Адрес регистра	Функционал
регистра	(сдвиг)	
Input Data	0x0	Исходные данные для вычисления (32 бита)
Result	0x4	Результат вычислений (16 бит)
Flags	0x8	Флаги событий. 0 бит — начать вычисление (выставляет master-устройство). 15 бит — вычисление закончено (задаётся slave-устройством).
Status	0xC	Необходим для дальнейшей отладки в Л.Р. 3

# Используемая литература

- 1. SystemVerilogModport.Режимдоступа:https://www.chipverify.com/systemverilog/systemverilog-modport
- 2. CRC Calculation. Режим доступа: <a href="https://www.crccalc.com">https://www.crccalc.com</a>
- 3. Нововведения языка SystemVerilog. Режим доступа: <a href="https://habr.com/ru/post/221265/">https://habr.com/ru/post/221265/</a>