
ПРОЕКТИРОВАНИЕ РЕГИСТРОВОЙ КАРТЫ УСТРОЙСТВА, ОБЛАДАЮЩЕГО СИСТЕМНЫМ ИНТЕРФЕЙСОМ

Курс «Проектирование СнК с программируемой архитектурой»

Авторы: Любавин Кирилл Дмитриевич Кузьмин Павел Андреевич

Регистровые карты




Регистровые карты (в совокупности с системными интерфейсами) являются одним из основных методов управления периферийными устройствами. Через них может производится как конфигурация устройства, так и их непосредственное управление. Управление происходит через передачу как исходных данных для проведения логических операций, так и через предоставление устройством информации о результатах выполненной работы или же служебной информации (версия или ревизия устройства, жестко закрепленные параметры и так далее).

Конструкция struct

Struct (структура) в SystemVerilog - позволяет нам создать группу из нескольких переменных (даже разного типа). На всю группу можно ссылаться как на одно целое, либо на отдельные её части можно ссылаться по имени. **Struct** делится на два типа: **packed** (синтезируемая) и **unpacked** (не синтезируемая)

Синтаксис конструкции

```
struct [тип структуры (packed/unpacked)] {
   список переменных]
} [название структуры];
```



Пример использования конструкции struct

```
localparam YES = 1'b1,
               NO = 1'b0;
    struct packed {
       logic [31:0] fruit id;
                      is on sale;
       bit
                     expiry date;
       byte
    } apple, orange;
9
    always comb apple.expiry date
                                  = 8'h7;
10
    always comb apple.is on sale
11
                                  = YES;
12
    always_comb apple.fruit_id
                                  = 32'h0000 01FCD;
13
    always comb orange.expiry date
                                  = 8'h9;
14
15
    always comb orange.is on sale
                                  = NO;
    always comb orange.fruit id
                                 = 32'h0000_01FCE;
16
```

Конструкция typedef

Typedef в SystemVerilog – позволяет создавать новые типы данных. Когда мы используем **typedef** вместо повторения сложного объявления типа, мы упрощаем наш код для понимания и поддержки.

Синтаксис конструкции

```
typedef [исходный_тип_данных]
[новый_тип_данных];
```

```
1 | typedef data_type type_name [range];
```

Поскольку данная конструкция не создаёт новых типов данных, а лишь используется ДЛЯ создания псевдонимов уже существующих типов данных, возможность синтеза кода с структуры typedef использованием исключительно зависит OT ТИПОВ данных, для которых создаются их псевдонимы.

Пример использования конструкции typedef

```
typedef enum logic [1:0] {
          ADD = 2'd0,
          SUB = 2'd1,
          MUL = 2'd2
          DIV = 2'd3
     } exp_type_t;
     typedef struct packed {
          logic
                      [13:0] calculation result;
10
          exp type t
                               expression type;
         logic
                      [7:0] value_2;
          logic
                      [7:0] value 1;
13
     } summ reg t;
14
     summ_reg_t summ_reg;
16
17
     always_ff@(posedge clk or negedge nrst)
18
     if(!nrst)
          summ_reg.calculation_result <= '0;</pre>
     else case(summ_reg.expression_type)
22
                  summ_reg.calculation_result <= summ_reg.value_1 + summ_reg.value_2;</pre>
          ADD:
          SUB:
                  summ reg.calculation result <= summ reg.value 1 - summ reg.value 2;</pre>
24
          MUL:
                  summ reg.calculation result <= summ reg.value 1 * summ reg.value 2;</pre>
25
          DIV:
                  summ reg.calculation result <= summ reg.value 1 / summ reg.value 2;</pre>
26
      endcase
```

Конструкция раскаде

Package в SystemVerilog - реализует механизм хранения и передачи структур, методов, переменных, параметров и других конструкций между объектами дизайна для дальнейшего использования.

Синтаксис конструкции

```
package [название];
[содержимое/контент];
endpackage
```

Пример использования конструкции package

```
package registers pkg;
2
        typedef struct packed {
3
            logic
                   [13:0] calculation result;
4
                   [1:0] expression type;
            logic
            logic
                   [7:0] value 2;
                           value 1;
            logic
                   [7:0]
        } summ register t;
8
9
        typedef enum logic [1:0] {
10
11
            IDLE,
12
            PROCESSING,
13
            FINISH
        } fsm_calc_state_t;
14
15
16
    endpackage : registers pkg
```

```
module register example(
        APB3.Slave APB3.
 3
 4
 5
        import registers pkg::*;
        summ_registers_t
                            REG1;
        summ_registers_t
                            REG2;
10
        fsm calc state t fsm state current;
11
        fsm calc state t
                            fsm state next;
12
        /* some logic */
13
14
15
    endmodule : register example
```

Методика проектирования регистровых карт

Регистровая карта каждого устройства **состоит из N регистров** (количество задается разработчиком, в зависимости от необходимого функционала), **каждый из которых в свою очередь состоит из полей**. Количество полей может быть от 1 до K, где K – количество бит в регистре.

Каждое поле обладает своим типом доступа и атрибутом доступа

Тип доступа	Описание
Read/Write (R/W)	Разрешены чтение и запись
Read Only (R/O)	Разрешено только чтение
Write Only (W/O)	Разрешена только запись

Атрибуты доступа	Описание
Write 1 to Set (W1S)	Разрешен переход из 0 в 1 путём записи 1.
Write 1 to Clear (W1C)	Разрешен переход из 1 в 0 путём записи 1.
Write 1 to Toggle (W1T)	Разрешен переход в инверс. значение путём записи 1.
Write 0 to Set (W0S)	Разрешен переход из 0 в 1 путём записи 0.
Write 0 to Clear (W0C)	Разрешен переход из 1 в 0 путём записи 0.
Write 0 to Toggle (W0T)	Разрешен переход в инверс. значение путём записи 0.

Методика проектирования регистровых карт

```
package device regmap pkg;
2
3
        typedef struct packed {
4
            logic
                  [15:0] field2;
                                     // RO
            logic
                  [15:0] field1;
                                     // RW
        } reg1 t;
6
7
8
        typedef struct packed {
9
            logic
                  [15:0] field2;
                                     // RW
10
            logic
                  [15:0] field1:
11
                                     // RW
12
        } reg2 t;
13
        typedef struct packed {
14
15
            logic
                  [7:0] field4;
                                       // RO
                  [7:0] field3;
16
            logic
                                       // RW
            logic [7:0] field2;
                                      // RO
18
            logic [7:0] field1;
                                      // RW
19
        } reg3 t;
20
21
        typedef struct packed {
23
            reg3 t
                           reg3;
24
            reg2 t
                          reg2;
25
            reg1 t
                           reg1;
        } regmap t;
26
27
    endpackage : device_regmap_pkg
28
```

```
module test;
2
     import device regmap pkg::*;
4
     regmap_t
                 regmap;
     always_ff@(posedge clk or negedge nrst)
     if(!nrst) begin
         regmap
                   <= '0;
     end else if(wr_en) begin
11
12
         case(addr)
13
14
             0: begin
15
                 regmap.reg1.field1
                                        <= data in;
16
             end
17
18
             1: begin
19
                 regmap.reg2
                                         <= data in;
20
             end
21
22
             2: begin
23
                 regmap.reg3.field1
                                        <= data_in[7:0];
24
                 regmap.reg3.field3
                                         <= data in[23:16];
25
             end
26
27
             default: /* do nothing */
28
29
         endcase
30
31
     end
32
33
     endmodule
```

Лабораторное задание

В лабораторной работе необходимо:

- 1. Составить регистровую карту устройства;
- 2. Описать тип доступа каждого регистра и его полей;
- 3. Реализовать полученную регистровую карту на базе APB3ведомого устройства с использованием конструкций typedef, struct, package.

За основу желательно использовать модуль устройства, разработанного в Л/Р №1.