К. Д. Любавин, Д. В. Тельпухов, А. А. Беляев, П. А. Кузьмин

Лабораторный практикум по курсу «Проектирование СнК с программируемой архитектурой»

Утверждено редакционно-издательским советом университета

Москва 2023

УДК 621.3.049.77+004.3'12 (076.5)

И46

Рецензент: канд. техн. наук Д. А. Булах

Любавин К. Д., Тельпухов, Беляев А. А., Д. В., Кузьмин П. А.

И46 Лабораторный практикум по курсу «Проектирование СнК с программируемой архитектурой». - М.: МИЭТ, 2023. - с.: ил.

Предназначен для приобретения практического опыта при функционально-логическом проектировании систем на кристалле с программируемой архитектурой в САПР Synopsys VCS и навыков разработки с использованием языка описания аппаратуры SystemVerilog и языка программирования С.

В лабораторных работах рассматривается один из базовых системных интерфейсов – AMBA APB, методы проектирования периферийных блоков, обладающих системными интерфейсами, а также базовая концепция взаимодействия между встроенными процессорными исполнительными ядрами и периферийными модулями. Затрагиваются вопросы подготовки исходных данных, файлов и модулей, интеграция разработанного модуля в исходный проект СнК, написание исполняемой программы для встроенного процессорного ядра, компиляция проекта в САПР Synopsys VCS, а также анализа результатов при работе с системой на кристалле.

Для студентов, изучающих дисциплину «Проектирование СнК с программируемой архитектурой».

© МИЭТ, 2023

Введение

В настоящий момент при разработке систем на кристалле (СнК) широко распространена практика интеграции в систему одной или нескольких процессорных подсистем (или отдельных процессорных исполнительных ядер).

Данный подход обладает существенными преимуществами, поскольку позволяет изменять логику работу устройства путём изменения программного кода, исполняемый процессорными подсистемами, тем самым, не затрагивая изменения аппаратной части устройства. К минусам данного подхода относится снижение производительности устройства, которое обуславливается исполнением части логических функций не оптимизированную под конкретную задачу аппаратных блоков процессорных структур.

При проектировании таких СнК необходимо разрабатывать все периферийные модули устройства с добавлением системных интерфейсов, через которые интегрированный процессор сможет взаимодействовать с разработанными модулями. В данный момент одними из самых распространённых системных интерфейсов общего назначения являются интерфейсы семейства Advanced Microcontroller Bus Architecture (AMBA). К данному семейству относятся интерфейсы серии АХІ, АРВ, АСЕ, АТВ, и АНВ. При этом модули могут иметь отличные друг от друга интерфейсы, в зависимости от требуемой пропускной способности и типа транзакций. Для подключения различных интерфейсов друг к другу существуют специальные модули, которые транслируют транзакции из одного протокола в другой. Такие модули называют bridgeмодулями.

В начале разработки таких СнК закладывается так называемая адресная карта устройства, регламентирующая базовый адрес и размер выделяемой памяти для адресации для каждого из присутствующих периферийных модулей. Размер выделяемой памяти для каждого из модулей зависит от самого модуля и должен быть соответствующего размера, чтобы иметь доступ до всех функциональных узлов, управление которыми производится через системный интерфейс модуля.

Исключением из правил для расчёта размера выделяемой памяти под адресацию до конкретного блока являются внешние периферийные модули, которые используются для подключения к внешним устройствам (например, к ПК или серверным станциям) и позволяют взаимо-

действовать с памятью внешнего устройства. Примером таких внешних периферийных модулей является PCI-Express, широко используемый для подключения различных носителей информации, вычислительных сопроцессоров и других устройств.

После того как спроектирована адресная карта и определены размеры памяти для адресации до всех необходимых периферийных модулей реализуется один или несколько специальных interconnect-модулей (модулей межсоединений), которые транслируют транзакцию процессора в нужный модуль, опираясь на адрес этой самой транзакции процессора.

С появлением HDL SystemVerilog процесс разработки цифровых интегральных схем существенно упростился за счёт нововведений данного языка. К ним можно отнести следующие нововведения:

- 1) Введение ООП;
- 2) Введение C-based конструкций: структур, перечислений (enumerate), динамических массивов;
- 3) Приведение типов;
- 4) Дополнительные циклы и операторы: foreach, return, break, continue и т.д.;
- 5) Появились интерфейсы как отдельная конструкция языка;
- 6) Утверждения (assertions);
- 7) Новые типы данных: logic, void, bit, byte, longint, shortint и т.д.

Благодаря данным нововведениям процесс проектирования ЦИС и СнК с программируемой архитектурой перешёл на новый уровень.

В рамках данного лабораторного практикума студенты ознакомятся с одним из базовых интерфейсов семейства AMBA – APB3, разработают периферийный модуль с данным интерфейсом с использования языка описания аппаратуры (*Hardware Description Language*, *HDL*) SystemVerilog, произведут подключение в TOP-уровень учебного проекта СнК, а также реализуют исполняемую программу на языке программирования (ЯП) С для взаимодействия процессора RISC-V с разработанным модулем.

Лабораторная работа № 1

Основы проектирования ведомых модулей обладающих системным интерфейсом

Цель работы: Изучить особенности описания интерфейсов с использованием HDL SystemVerilog. Изучить протокол системного интерфейса AMBA APB3. Разработать HDL модуль с использованием HDL SystemVerilog, реализующий APB3-Slave (ведомое) устройство. Приобрести практические навыки для работы в САПР Synopsys VCS.

Продолжительность работы: 4 ч.

Теоретические сведения

Конструкция Interface в HDL System Verilog

Применительно к HDL SystemVerilog конструкция interface является методом инкапсуляции сигналов в логическую группу с целью упрощения взаимодействия с необходимой группой сигналов, объединённых по критерию функционального назначения. Данная конструкция используется для как плавного перехода между верификационным окружением и самим устройством, так и для соединения различных модулей внутри устройства, позволяя тем самым облегчить повторное использование кода в рамках одного устройства.

На самом низком уровне конструкция interface представляет собой именованный набор переменных. Интерфейс инстанцируется в проекте и может быть подключен к интерфейсным портам других созданных модулей, интерфейсов и программ. Доступ к интерфейсу можно получить через порт как к отдельному элементу, а при необходимости можно ссылаться на отдельные его компоненты.

При использовании конструкции interface в синтезируемом подмножестве необходимо указывать направление подключения сигналов, содержащихся внутри интерфейса. Для этого используется конструкция modport. Синтаксис конструкции interface и примеры использования представлены на рисунках 1.1-1.3.

```
1
     interface SPI_if#(
2
         parameter SLAVES_NUM = 2
3
     )(
4
         input
                                      CLK,
5
         input
                                      RSTN
6
     );
7
         /* --- Interface signals --- */
8
9
         logic
                                      MOSI;
10
         logic
                                      MISO;
         logic [SLAVES_NUM-1:0]
11
                                      SS;
12
13
         /* --- Modports --- */
14
         modport Master(
15
             input
                         MISO,
16
             output
                         MOSI,
17
             output
                         SS
18
         );
19
20
         modport Slave(
21
             input
                         MOSI,
22
             input
                         SS,
23
             output
                         MISO
24
         );
25
     endinterface : SPI_if
26
```

Рисунок 1.1 – Пример реализации конструкции interface

Конструкция interface синтаксически похожа на конструкцию module в HDL Verilog/SystemVerilog, обладает аналогичным механизмом параметризации.

Относительно конструкции interface, модули делятся на ведущих (Master или Manager) и ведомых (Slave или Subordinate).

```
1 module Slave (
2    input CLK,
3    input RESETn,
4    input MOSI,
5    output MISO,
6    input SS
7 );
9    /* -- Slave logic --*/
10
endmodule : Slave
1 module Slave (
2    | SPI_if SPI
3    );
5    /* -- Slave logic --*/
6    /* -- Slave logic --*/
10
endmodule : Slave
```

 $\begin{array}{c} \text{Рисунок 1.2-Пример использования interface в порт-листе} \\ \text{модуля} \end{array}$

```
always_comb rx_write = mosi_reg[4];
     always_comb rx_read = mosi_reg[5];
     always_comb addr
                          = mosi_reg[7:6];
     /* --- Receive data ---- */
     always_ff@(posedge SPI.CLK or negedge SPI.RSTN)
    if (!SPI.RSTN)
       mosi_reg <= 8'h00;
9
    else if(rx_active)
10
        mosi_reg <= {mosi_reg[7:0], SPI.MOSI};</pre>
11
     /* --- Write Transaction --- */
13
     always_ff@(posedge SPI.CLK or negedge SPI.RSTN)
   if (!SPI.RSTN)
14
15
       memory
                              <= '0;
16
    else if (rx_done && rx_write)
        memory[addr] <= mosi_reg[3:0];</pre>
18
     /* --- Read Transaction --- */
19
20
     always_ff@(posedge SPI.CLK or negedge SPI.RSTN)
   if (!SPI.RSTN)
       miso_reg <= 8'h0;
23
     else if (rx_done && rx_read)
24
      miso_reg <= {mosi_reg[7:4], memory[addr]};</pre>
25
26
        miso_reg <= miso_reg << 1;</pre>
     always_comb SPI.MISO = miso_reg[7];
28
```

Рисунок 1.3 — Пример использования interface на примере SPI-slave логики

Системные интерфейсы

При проектировании СнК с программируемой архитектурой для взаимодействия процессоров с периферийными устройствами, такими как DDR, UART, SPI, PCI-Express и т.д. используются системные интерфейсы. Системные интерфейсы являются совокупностью нескольких сигналов, объединённых в логические группы и обладающие строго описанными правилами поведения, называемыми протоколом системного интерфейса. Данный подход позволяет достаточно быстро организовать эффективное взаимодействие компонентов устройств друг с другом, что является одним из основных вопросов при проектировании архитектуры любого устройства.

Одним из самых распространённых семейств интерфейсов, является семейство AMBA (Advanced Microcontroller Bus Architecture), разработка компании ARM, включающая в себя такие системные интерфейсы как AXI (Advanced eXtensible Interface), ACE (AXI Coherency Extensions), APB (Advanced Peripheral Bus), AHB (Advanced High-Performance Bus), ATB (Advanced Trace Bus), ASB (Advanced System Bus).

Семейство АМВА обладает открытым набором требований и правил проектирования (протоколом), что позволяет беспрепятственно реализовать данные системные интерфейсы в любом устройстве, без ограничений по лицензированию. Данные системные интерфейсы обладают следующими преимуществами:

- 1. Масштабируемость. Интерфейсы семейства AMBA разработаны с учетом возможности масштабирования, что позволяет легко интегрировать дополнительные компоненты в систему.
- 2. Сокращение времени разработки: интерфейсы AMBA имеют детально описанный стандарт и правила проектирования, которые упрощают процесс проектирования.
- 3. Эффективная передача данных: интерфейсы AMBA используют архитектуру на основе шины, которая поддерживает передачу данных с высокой пропускной способностью и эффективную связь между компонентами
- 4. Гибкость. Интерфейсы AMBA обладают гибкой параметризацией и поддерживают широкий перечень устройств, от встраиваемых периферийных модулей с низким энергопотреблением до высокопроизводительных DSP блоков.

Протокол системного интерфейса АМВА АРВЗ

АМВА APB3 (Advanced Peripheral Bus 3) — это протокол шины с низким энергопотреблением, малой задержкой и низкой пропускной способностью, используемый для подключения низкоскоростных периферийных устройств внутри СнК или к микроконтроллеру. В связи с простотой проектирования и маленьким количеством используемых логических элементов, он используется для таких устройств, как таймеры, GPIO и регистры управления системой. Протокол APB3 поддерживает пакетную передачу, несколько ведомых шин и обеспечивает простую интеграцию с другими протоколами AMBA.

 Таблица 1.1

 Назначение сигналов AMBA APB3 интерфейса

Сигнал	Master	Slave	Описание
PCLK	input	input	Тактовый сигнал
PRESETn	input	input	Сигнал сброса (активный уровень 0)
PADDR	output	input	Адрес
PSEL	output	input	Выбор определенного slave устройства
PENABLE	output	input	Инициализация транзакции
PWDATA	output	input	Данные для записи
PWRITE	output	input	Строб записи (1 – запись, 0 – чтение)
PREADY	input	output	Флаг окончания обработки транзакции
PRDATA	input	output	Данные для чтения
PSLVERR	input	output	Флаг наличия ошибки




Рисунок 1.4 – Подключение АРВ3-совместимых устройств

Для проведения транзакций в AMBA APB3 существуют определенные требования для каждого сигнала. При необходимости передачи данных, ведущее (master) устройство должно выбрать необходимое ему ведомое устройство путём поднятия нужного бита сигнала PSEL. Во все ведомые устройства подключается сигнал PSEL, имеющий разрядность 1 бит, однако на стороне ведущего устройства размерность сигнала PSEL соответствует количеству ведомых устройств, подключенных к данному экземпляру интерфейса, но не более 16 бит. Также существует ограничение и на размерность сигнал PRDATA, PWDATA. Они должны быть эквиваленты друг другу по размеру, а также их размер должен соответствовать 2^N , где N может принимать значение от 3 до 9, иначе говоря, от 8 бит до 512 бит.

После того, как ведущим устройством определёно целевое конечноее устройство, оно должно через 1 период тактового сигнала РСLК поднять в активный уровень сигнал PENABLE, сигнализируя о начале транзакции между ведущим и целевым ведомым устройством. Одновременно с фиксацией выбора целевого устройства, ведущее устройство должно установить и зафиксировать до окончания транзакции адрес обращения, тип обращения, данные для записи (если тип обращения соответствует записи) и ожидать сигнала окончания обработки транзакции со стороны ведомого устройства.

Сигналом окончания обработки транзакции является поднятый в активный уровень сигнал PREADY, которым управляет ведомое устройство. После того, как ведомое устройство сообщило об окончании транзакции, ведущее устройство должно опустить сигналы PSEL, PENABLE минимум на 1 период тактового сигнала PCLK.

Для детектирования успешности транзакции существует флаг наличия ошибки PSLVERR. Данный флаг имеет валидное значение только во время активного уровня сигнала PREADY. Он используется для передачи информации о некорректной транзакции ведущему устройству. Под некорректной транзакцией подразумевается транзакция, совершенная по некорректному адресу, либо по запрошенному адресу обращения запрещено совершать транзакции чтения или записи.

При совершении транзакции чтения, данные передаются в сигнале PRDATA и являются валидными только во время активного уровня сигнала PREADY и одновременно низкого уровня сигнала PSLVERR.

Примеры транзакций чтения и записи по систему интерфейсу AMBA APB3 представлены на рисунках 1.5-1.6.




Рисунок 1.6 – Транзакция чтения: (а) – корректная, (б) – с флагом ошибки

Моделирование в САПР Synopsys VCS

Synopsys VCS (Verification Compiler Simulator) — это высокопроизводительный САПР, используемый для верификации цифровых схем и систем. Он позволяет производить функциональную и временную верификацию, а также верификацию соответствия стандартам.

Данный САПР поддерживает все актуальные языки описания аппаратуры, такие как Verilog, SystemVerilog и VHDL, а также имеет интеграцию с другими инструментами Synopsys, такими как Design Compiler, PrimeTime и SpyGlass, что позволяет проводить более точную верификацию.

Среди возможностей Synopsys VCS можно выделить:

- Быструю симуляцию цифровых схем и систем различной сложности и размера;
- 2) Поддержку всех основных языков описания аппаратуры и стандартов верификации;
- 3) Интеграцию с другими инструментами Synopsys;
- 4) Возможность симуляции на уровне системы (SystemC);
- 5) Поддержку параллельной симуляции для ускорения процесса верификации.

В Synopsys VCS также есть возможность работы с Assertion-Based Verification (ABV) — это методология, которая позволяет определить формальные спецификации для верификации цифровых схем. ABV используется для проверки того, что цифровые схемы соответствуют требованиям и спецификациям, и позволяет выявить ошибки и проблемы на ранних стадиях разработки.

Synopsys VCS широко используется в индустрии разработки цифровых схем и систем, а также в учебных целях. Он является одним из наиболее популярных и мощных симуляторов для верификации цифровых схем.

Для запуска симуляции в CAПР Synopsys VCS в OC Linux необходимо скомпилировать исходные HDL SystemVerilog файлы используя команду vcs, а также аргументы, указывающие на необходимые файлы для компиляции, шаг и точность моделирования (timescale), тип языка описания аппаратуры и необходимость графического интерфейса. Пример команды запуска компиляции:

```
vcs -sverilog -RI -PR -timescale=1ns/1ps
hdl file1.sv hdl file2.sv testbench.sv
```

После запуска данной команды пройдёт процесс компиляции предоставленных САПР HDL файлов. После успешной компиляции исходных файлов необходимо открыть пользовательский графический интерфейс (GUI) для проведения симулятора. Для этого используется команда

./simv -gui




Рисунок 1.7 – Общий вид графического интерфейса VCS с демонстрацией иерархии запущенного проекта

Для проведения симуляции, необходимо выбрать необходимые для наблюдения сигналы и добавить их на временную диаграмму (WaveForm). Выбираем необходимый модуль в окне Hierarchy, затем выделяем необходимые сигналы в окне Variable и в контекстном меню выбираем **Add To Waves** \rightarrow **New Wave View** (рисунок 1.8).




Рисунок 1.8 – Добавление сигналов для моделирования на временные диаграммы САПР Synopsys VCS

После того, как необходимые сигналы были добавлены, необходимо нажать **Start** / **Continue** (рисунок 1.9) для начала симуляции проекта.




Рисунок 1.9 – Кнопка начала симуляции проекта




Рисунок 1.10 – Пример графического интерфейса после симуляции проекта

В случае, если пользователю необходимо внести правки в исходное HDL описание проекта, необходимо, после внесения правок перекомпилировать проект. Для этого в панелю меню необходимо вызвать раздел Simulator \rightarrow Rebuild and Start, затем в вызванном окне установить "Use script generated by VCS", убедится, что в выпадающем меню "Action on OK" установлен вариант "Rebuild and Start" и нажать OK (Рисунок 1.11).




Рисунок 1.11 – Алгоритм перекомпиляции проекта при внесении правок без закрытия графического интерфейса CAПР Synopsys VCS

Методика выполнения лабораторной работы

- 1. Изучить применение конструкции interface в HDL SystemVerilog;
- 2. Изучить перечень и назначение сигналов интерфейса AMBA APB3 и его протокол для взаимодействия с модулями;
- 3. Самостоятельно описать интерфейс для AMBA APB3 с использованием HDL SystemVerilog и конструкции interface;
- 4. Разработать APB3-Slave модуль, который будет выполнять следующие задачи через интерфейс APB3 в соответствии с протоколом:
 - а. Записывать данные в регистр памяти, основываясь на адрес регистра;
 - b. Считывать данные из регистра памяти, основываясь на адрес регистра.
 - с. Количество регистров 4. При попытке записать в 5 регистр и более использовать флаг PSLVERR.
- 5. Разработать тестовое окружение с использованием HDL SystemVerilog;
- 6. Провести моделирование в САПР Synopsys VCS.

Лабораторное задание

- 1. Выполнить и освоить действия в соответствии с методикой выполнения лабораторной работы, в процессе которой необходимо:
 - Провести подготовительные действия по созданию исходных файлов для выполнения лабораторной работы;
 - Подготовить по предлагаемой методике выполнения лабораторной работы HDL файлы проекта с использованием SystemVerilog;
 - Произвести компиляцию проекта с использованием CAПР Synopsys VCS; при появлении ошибок внести необходимые исправления и повторить компиляцию, добиться безошибочного результата компиляции;
 - Выполнить симуляцию устройства;
 - Получить результаты симуляции в виде временных диаграмм.

- 2. Проанализировать полученные результаты симуляции; убедиться в правильности работы устройства в соответствии с АРВЗ протоколом и требованиями к разработке из п. 4 методики выполнении лабораторной работы. При выявлении ошибок попытаться их выявить и устранить; повторить симуляцию, добиться положительных результатов;
- 3. Составить отчёт по работе;
- 4. Представить результаты работы преподавателю.

Требования к отчету

Отчет должен содержать:

- 1. Название и цель работы;
- 2. Файл интерфейса AMBA APB3 с использованием конструкции interface HDL SystemVerilog;
- 3. Файлы реализованных модулей и тестового окружения на языке SystemVerilog;
- 4. Ответы на контрольные вопросы.

Контрольные вопросы

- 1. Зачем используется конструкция interface в HDL SystemVerilog?
- 2. Для чего необходимо указывать modport внутри конструкции interface?
- 3. Как используется конструкция interface внутри модуля?
- 4. Как происходит процесс чтения и записи данных в системном интерфейсе AMBA APB3?
- 5. Когда считанные данные через интерфейс AMBA APB3 считаются валидными?

Лабораторная работа № 2

Проектирование регистровой карты устройства, обладающего системным интерфейсом

Цель работы: Изучить конструкции struct, typedef, package в HDL SystemVerilog и приобрести навыки их корректного использования. Изучить методику разработки регистровых карт. Реализовать регистровую карту для управления устройством, предназначенного для расчёта циклически избыточного кода (CRC).

Продолжительность работы: 4 ч.

Теоретические сведения

Конструкция struct

Конструкция struct в HDL SystemVerilog позволяет объединять сигналы по логическому признаку в структуры. На всю структуру можно ссылаться как на одно целое, так и на отдельные её части по имени поля, используя «иерархическое» обращение (аналогичное обращение используется для конструкций interface). Это существенно увеличивает удобство, читаемость и скорость написания RTL-кода.

Существуют структуры типа расked и unpacked. Применительно к SystemVerilog массивы объектов, которые обладают признаком расked представлены в виде единого вектора, в котором находятся все переменные из подмножества массива. В случае unpacked, каждая переменная является отдельным независимым вектором. При объявлении структуры без присваивания конкретного типа она по умолчанию будет представлена как unpacked. К синтезируемому подмножеству конструкций HDL SystemVerilog относится только лишь структура типа расked. Структуры типа unpacked являются не синтезируемыми, однако широко распространены в тестовых окружениях, необходимых для функциональной верификации устройства.

Синтаксис конструкции struct представлен ниже.

```
struct [тип структуры (packed/unpacked)] {
    список переменных]
} [название структуры];
```

В представленном ниже примере (рисунок 2.1), переменные, которые относятся к одной логической группе (в данном случае – параметры фруктов в магазине) объединены в структуры типа расked. Данный пример демонстрирует упрощение взаимодействия с логическими группами сигналов.

```
1
    localparam YES = 1'b1,
 2
                NO = 1'b0;
 3
4
    struct packed {
5
        logic [31:0] fruit id;
6
        bit
                        is on sale;
7
        byte
                        expiry_date;
8
    } apple, orange;
9
    always_comb apple.expiry_date
10
                                    = 8'h7;
    always_comb apple.is_on_sale
11
                                   = YES;
12
    always_comb apple.fruit_id
                                    = 32'h0000_01FCD;
13
14 always_comb orange.expiry_date = 8'h9;
   always_comb orange.is_on_sale
15
                                    = NO;
   always_comb orange.fruit_id
16
                                    = 32'h0000_01FCE;
```

Рисунок 2.1 – Пример использования конструкции struct в HDL SystemVerilog

Конструкция struct

В языке SystemVerilog, также, как и в C/C++ существует возможность создания дополнительного имени (псевдонима) для типов данных и структур. Данная конструкция широко применяется для упрощения синтаксиса объявления сложный структур данных, состоящих из struct и типов объединения.

Синтаксис конструкции выглядит следующим образом:

```
typedef [исходный_тип_данных] [новый_тип_данных];
```

Поскольку данная конструкция не создаёт новых типов данных, а лишь используется для создания псевдонимов уже существующих типов данных, возможность синтеза кода с использованием структуры typedef зависит исключительно от типов данных, для которых создаются их псевдонимы.

```
typedef enum logic [1:0] {
         ADD = 2'd0,
         SUB = 2'd1.
         MUL = 2'd2
         DIV = 2'd3
     } exp_type_t;
     typedef struct packed {
                     [13:0] calculation_result;
         logic
         exp_type_t
                             expression_type;
                      [7:0]
         logic
                     [7:0] value_1;
     } summ_reg_t;
     summ_reg_t summ_reg;
16
17
18
     always_ff@(posedge clk or negedge nrst)
     if(!nrst)
19
         summ_reg.calculation_result <= '0;</pre>
20
     else case(summ_reg.expression_type)
         ADD:
                  summ_reg.calculation_result <= summ_reg.value_1 + summ_reg.value_2;</pre>
         SUB:
                  summ reg.calculation result <= summ reg.value 1 - summ reg.value 2;</pre>
                  summ_reg.calculation_result <= summ_reg.value_1 * summ_reg.value_2;</pre>
         DIV:
                  summ_reg.calculation_result <= summ_reg.value_1 / summ_reg.value_2;</pre>
26
27
     endcase
```

Рисунок 2.2 — Пример использования конструкции typedef в сочетании с конструкцией struct

Конструкция раскаде

Раскаде реализуют механизм хранения и передачи структур, функций, переменных, параметров и других конструкций HDL SystemVerilog между модулями для дальнейшего использования. Размещение таких объектов и объявлений внутри структуры раскаде позволяет избежать загромождения глобальной области имен, тем самым увеличивая качество кода, его читабельность и модульность. Затем раскаде могут быть импортированы в необходимые модули, где могут использоваться его объекты.

Элементы внутри пакетов не могут иметь иерархических ссылок на идентификаторы, кроме тех, которые созданы внутри пакета или стали видимыми при импорте другого пакета.

Синтаксис конструкции package:

```
package [название];
[содержимое/контент];
endpackage
```

При импортировании package существует возможность импортировать не все объекты (в этом случае указывается wildcard * как идентификатор объекта), а лишь необходимые.

Синтаксис импортирования package:

```
import <название_package>::<имя_объекта>;
```

Koнструкция package входит в синтезируемое подмножество HDL SystemVerilog, однако на результаты синтеза влияет содержимое package. Так, например, в package нельзя добавлять циклы и процедурные блоки, такие как always, assign, initial. Иначе говоря, для корректной работы и предсказуемого поведения структура package должна содержать только объявление объектов, которые могут быть переиспользованы в различных источниках, в которых соответствующий раскаge был импортирован.

Примеры использования раскаде показаны на рисунках 2.3 и 2.4.

```
1
    package registers_pkg;
3
        localparam DATA_WIDTH = 32;
4
        localparam HASH_SIZE = 5;
5
        typedef struct packed {
6
            logic [DATA_WIDTH - 1 : 0]
8
            logic [1:0]
                                           expression_type;
9
            logic [HASH_SIZE - 1 : 0]
                                          hash;
10
       } data_packet_t;
11
       typedef enum logic [1:0] {
12
         IDLE = 2'd0,
13
                       = 2'd1,
14
            START
            PROCESSING = 2'd2,
15
16
            FINISH = 2'd3
17
       } fsm_states_t;
18
19
        function automatic logic [4 : 0] calc_5bit_hash(
            input [DATA_WIDTH - 1 : 0] data,
20
21
            input [4:0]
22
23
24
            static logic [HASH_SIZE - 1 : 0] hash;
25
26
            hash[0] = (init[0] ^ init[3] ^ data[0] ^ data[5] ^ data[6]);
27
            hash[1] = (init[1] ^ init[3] ^ init[4] ^ data[0] ^ data[1]);
            hash[2] = (init[2] ^ init[4] ^ init[2] ^ data[1] ^ data[2]);
28
            hash[3] = (init[0] ^ init[3] ^ init[2] ^ data[2] ^ data[3]);
29
            hash[4] = (init[1] ^ init[4] ^ data[3] ^ data[4] ^ data[8]);
30
31
32
            return hash;
33
34
        endfunction : calc_5bit_hash
36
37
     endpackage : registers_pkg
```

Рисунок 2.3 – Пример объявления package, содержащего локальные параметры, конструкции typedef и функцию

```
module example
2
       import registers_pkg::*;
3
4
       input
                                              clk,
5
       input
                                              nrst,
       input
                                              start,
7
                          [1:0]
                                              exp_type,
       input
                           [DATA_WIDTH - 1 : 0]
8
       input
9
                                              packet
10
       output data_packet_t
    );
       localparam logic [4 : 0] HASH_INIT_VALUE = 5'h1D;
13
14
     always_ff@(posedge clk or negedge nrst)
15
       if(!nrst)
         packet
                             <= '0;
16
     else if(start) begin
17
18
       packet.expression_type <= exp_type;</pre>
          19
20
21
      end
    endmodule : example
23
```

Рисунок 2.4 — Подключение раскаде внутри модуля и использование его содержимого

Методика проектирования регистровых карт

Регистровые карты являются одним из основных методов управления периферийным устройством. Через них периферийное устройство может конфигурироваться, получать исходные данные для проведения функциональных операций над ними, а также предоставлять для чтения как сервисную информацию, так и результат работы функционального блока, к которым они подключены. Для данных целей существует несколько типов доступа к регистру или его полям:

- 1) *R/W* (Read/Write) позволяет как записывать данные через системную шину, так и читать их;
- 2) *R/O* (Read Only) позволяет только читать данные через системную шину, запись запрещена;
- 3) *WO* (Write Only) позволяет только писать данные через системную шину, чтение запрещено.

Также, регистры могут отличаться друг от друга по признаку волатильности. Волатильные (volatile) регистры могут изменять своё значение не только при их модификации через системную шину, но также и со стороны устройства, к которому подключена регистровая карта. Например, при записи значения в регистр оно может со временем измениться при выполнении каких-либо условий со стороны подключенного устройства.

Помимо типов доступа, существуют еще атрибуты доступа полей:

- 1) WIS (Write '1' to Set) в данное поле может быть записана логическая '1' для модификации значения из '0' в '1', однако значение не может быть модифицировано из '1' в '0' через взаимодействие по системной шине.
- 2) W1C (Write '1' to Clear) в поле, обладающее таким атрибутом, при записи '1' через системную шину модифицируется значение поля из '1' в '0'. Запись '0' через системную шину не производит поле никакого эффекта. Данный атрибут широко используется для регистров, которые управляют прерываниями. Этот атрибут позволяет упростить программный алгоритм управления таким регистром.
- 3) WIT (Write '1' to Toggle) в поле, обладающее таким атрибутом, при записи '1' через системную шину инвертируется текущее значение на противоположное. Запись '0' не оказывает какое-либо эффекта на значение в поле.

- 4) *W0S* (Write '0' to Set) аналогично W1S, только управляющим значением является '0'. Запись '1' не оказывает эффекта на значение в поле.
- 5) WOC (Write '0' to Clear) аналогично W1C, только управляющим значением является '0'. Запись '1' не оказывает эффекта на значение в поле.
- 6) WIT (Write '0' to Toggle) аналогично W1T, только управляющим значением является '0'. Запись '1' не оказывает эффекта на значение в поле.

В рамках одного регистра могут находится поля с различными атрибутами доступа.

При проектировании регистровой карты можно использовать регистры различной размерности, в том числе и комбинировать их внутри одной регистровой карты. Однако, в этом случае необходимо соблюдать правило выровненности адреса регистра устройства под размерность этого регистра.

<u>Правило выровненности адреса регистра</u> – регистр должен располагаться по адресу, значение которого кратно количеству байт в данном регистре. Например, 32-битные регистры должны иметь адреса, кратные 4-ём (0×0 , 0×4 , 0×8 , $0 \times C$). Для 64-битных регистров значение их адреса должно быть кратно 8-ми (0×0 , 0×8). Аналогичное правило используется в алгоритмах обращения к памяти, которые подразумевают, что адреса переменных в памяти процессора или вычислительного блока должны быть выровнены под размерность этих переменных. В противном случае, если это правило не соблюдается, процессор при обращении к переменной может получить значение части другой переменной.

Одной из основных методик проектирования регистровых карт (с использованием HDL SystemVerilog) является составление одной или нескольких структур, состоящих из вложенных полей внутри раскаде. Далее, после того как структуры регистровых карт описаны, внутри модуля, обладающего логикой взаимодействия с системным интерфейсом, объявляется экземпляр структуры, для которого описывается логика и взаимодействие в соответствии с типом доступа и атрибутами для каждого из полей.

Методика выполнения лабораторной работы

- 1. Изучить теоретический материал лабораторной работы;
- 2. Реализовать структурную схему (таблицу) регистровой карты. Регистровая карта должна состоять из 4-ёх 32-битных регистров: регистра входящих данных для вычисления, регистра результата вычислений, регистра системной информации и регистра управления, в котором должны быть 4 функциональных бита: начало вычисления, сброс результата вычисления и флаги окончания вычисления и состояния процесса вычисления. Сигналы начала вычисления и сброса должны автоматически переходить из '1' в '0' на следующий такт после записи. Флаг окончания вычисления и состояния процесса вычисления, как и оставшиеся 28 бит не должны модифицироваться при записи через системную шину.
- 3. Описать для каждого регистра и поля их тип доступа и атрибуты доступа (при наличии);
- 4. Реализовать package с использованием typedef и struct, которые будут содержать объявление данной регистровой карты;
- 5. Реализовать APB3-ведомое устройство, содержащее данную регистровую карту и описанный функционал поведения регистров и их полей;
- 6. Провести функциональную верификацию работоспособности разработанного устройства;
 - 7. Представить результаты преподавателю;
 - 8. Ответить на вопросы по изучаемой теме и выполненной работе.

Лабораторное задание

В лабораторной работе необходимо составить регистровую карту устройства, описать тип доступа каждого регистра и его полей. Реализовать полученную регистровую карту на базе APB3-ведомого устройства с использованием конструкций typedef, struct, package. За основу можно использовать модуль устройства, разработанного в Л/Р №1.

Требования к отчету

Отчет должен содержать:

- 1. Название и цель работы;
- Структурная схема полученной регистровой карты с типами доступа полей их атрибутами и назначением;
- 3. Файлы реализованных модулей и тестового окружения на языке SystemVerilog.

Контрольные вопросы

- 1. Поясните спектр применения конструкций struct, typedef?
- 2. Зачем используется конструкция package? Какие объекты может содержать package? Какие объекты нельзя добавлять в package?
- 3. Опишите, какие бывают регистры и поля в регистрах по типу доступа в регистровых картах? В чём отличие W1S полей регистров от W1C?
- 4. Что такое признак волатильности регистра?
- 5. Можно ли добавить в регистровую карту регистры, размерность которых отличается в размерности шины данных системного интерфейса?
- 6. Почему необходимо выравнивать адреса регистров под их размерность?

Лабораторная работа № 3

Проектирование модуля аппаратного расчёта CRC для использования в ведомых устройствах с системной шиной

Цель работы: Изучить методику вычисления циклически избыточного кода (Cyclic Redundancy Check, CRC). Реализовать алгоритм расчёта CRC с использованием языка описания аппаратуры SystemVerilog. Подключить разработанный модуль к ведомому модулю, разработанному в процессе выполнения предыдущих лабораторных работ.

Продолжительность работы: 4 ч.

Теоретические сведения

Введение в CRC

Циклически избыточный код служит для обнаружения ошибок целостности при передаче набора данных между устройствами. Является одним из самых популярных и не требовательных по ресурсопотреблению методом нахождения контрольной суммы пакетов данных. Широко применяется в Ethernet, RFID и т.п. устройствах.

Основная идея алгоритма CRC состоит в представлении сообщения виде огромного двоичного числа, делении его на другое фиксированное двоичное число и использовании остатка этого деления в качестве контрольной суммы. Получив сообщение, приёмник может выполнить аналогичное действие и сравнить полученный остаток с "контрольной суммой" (переданным остатком).

Например, предположим, что сообщение состоит из 2 байт (0х6, 0х23). Их можно рассматривать, как шестнадцатеричное число 0х0167, или как двоичное число 16'b0000_0110_0001_0111. Предположим, что ширина регистра контрольной суммы составляет 1 байт, а в качестве

делителя используется 4'b1001, тогда сама контрольная сумма будет равна остатку от деления 16'b0000_0110_0001_0111 на 4'b1001.

Пример расчёта контрольной суммы для данного примера:

```
4'b1001 = Делитель
16'b0000011000010111 = 0617 = 1559 = Делимое
    0000.,,...,,
     0000,,...,,,
      ----,,...,,,
      0001,...,.,
      0000,...,.,
       0011...,,,
        0000...,,,
        ----...,,,,
        0110...,,,
        0000...,.,,
         1100..,.,,
          <u>1001</u>..,.,,
          ==== ..,.,,
          0110.,.,,
          0000.,.,,
            ---:,.,,
           1100,.,,
           1001,.,,
            ====, .,,,
            0111.,,,
            0000.,,,
             1110,,,
             1001,,,
             ====,,,
              1011,,
              1001,,
               0101,
               0000,
                1011
                1001
                0010 = 02 = 2 = Остаток
```

На основе вышесказанного, можно утверждать, что метод расчёта CRC заключается в нахождении остатка от деления исходного набора данных на так называемый «полином» (делитель). Все CRC алгоритмы основаны на полиномиальных вычислениях, и для любого алгоритма CRC можно указать, какой полином он использует.

Реализация алгоритма вычисления CRC

Вместо представления делителя, делимого (сообщения), частного и остатка в виде положительных целых чисел (как это было сделано в предыдущем разделе), можно представить их в виде полиномов с дво-ичными коэффициентами или в виде строки бит, каждый из которых является коэффициентом полинома. Например, десятичное число 9 в двоичном коде представляет — 4'b1001, что совпадает с полиномом:

$$1*x^3 + 0*x^2 + 0*x^1 + 1*x^0$$

или, упрощенно:

$$x^3 + x^0$$

И сообщение, и делитель могут быть представлены в виде полиномов, с которыми можно выполнять любые арифметические действия. Размером полинома считается степень самого старшего разряда с прибавлением 1 и имеет обозначение W. В приведённом выше примере размер полинома W равен 4. Данную величину также принято отображать в названии конкретного алгоритма CRC, например CRC-16 имеет полином с W равным 16.

CRC-арифметика, которая реализует деление исходного пакета данных на требуемый полином соответствует операции «сложение по модулю 2», которое также называется «исключающее или» (XOR).

Основываясь на данной информации, методика вычисления CRC аппаратным способом сводится к следующему порядку действий:

- 1. Создаётся сдвиговый регистр общей размерностью W;
- 2. Регистр инициализируется начальным значением (для каждого типа CRC начальное значение индивидуальное);
- 3. Исходные данные дополняются логическими нулями в количестве W;
- 4. В регистр исходные данные «задвигаются» по одному биту за такт;
- В случае, если «задвинутое» значение соответствует логической единице, производится операция XOR между полиномом и содержимым сдвигового регистра;

6. После того, как были «задвинуты» все биты исходного сообщения в сдвиговый регистр, в нём будет содержаться остаток от деления, который и будет вычисленным CRC.

Программный алгоритм выглядит следующим образом:

```
Загрузим регистр нулевыми битами
Дополним хвостовую часть сообщения W нулевыми битами
While (пока еще есть необработанные биты)
Begin

Сдвинем регистр на 1 бит влево и поместим очередной еще не обработанный бит из сообщения в 0 позицию регистра.

If (из регистра был выдвинут бит со значением "1")

Регистр = Регистр ХОК Полином
End
Теперь в регистре содержится остаток.
```

Одним из самых широко применяемых типов циклически избыточного кода является CRC-16-CCITT. Он широко применяется для передачи данных в оборудовании для телекоммуникаций и CBЧ RFID меток. Полином CRC-16-CCITT соответствует числу 0x1021. Сам полином выглядит следующим образом:

$$x^15 + x^12 + x^5 + x^0$$

Схемотехнически устройство вычисления CRC-16-CCITT можно представить следующим образом:




Рисунок 3.1 – Пример аппаратной схемы вычисления CRC-16

Пример схемы на HDL SystemVerilog

На рисунке 3.2 приведён пример расчёта CRC-16-CCITT на языке описания аппаратуры SystemVerilog.

```
always_ff@(posedge clk or negedge nrst)
 2
     if(!nrst)
 3
        crc_reg
                      <= 16'hFFFF;
 4
     else if (init)
 5
        crc_reg <= 16'hFFFF;</pre>
 6
     else begin
 7
         crc_reg[0] <= data_in ^ crc_reg[15];</pre>
 8
         crc_reg[1] <= crc_reg[0];</pre>
9
        crc_reg[2] <= crc_reg[1];</pre>
10
        crc_reg[3] <= crc_reg[2];</pre>
         crc_reg[4] <= crc_reg[3];</pre>
11
12
         crc_reg[5] <= crc_reg[4] ^ data_in ^ crc_reg[15];</pre>
13
        crc_reg[6] <= crc_reg[5];</pre>
        crc_reg[7] <= crc_reg[6];</pre>
14
15
        crc_reg[8] <= crc_reg[7];</pre>
16
        crc_reg[9] <= crc_reg[8];</pre>
17
        crc_reg[10] <= crc_reg[9];
18
        crc_reg[11] <= crc_reg[10];</pre>
19
        crc_reg[12] <= crc_reg[11] ^ data_in ^ crc_reg[15];</pre>
20
        crc_reg[13] <= crc_reg[12];</pre>
21
        crc_reg[14] <= crc_reg[13];</pre>
         crc_reg[15] <= crc_reg[14];</pre>
22
23
      end
```

Рисунок 3.2 – Пример реализации расчёта CRC-16-CCITT с использованием HDL SystemVerilog

Методика выполнения лабораторной работы

- 1. Получить у преподавателя задание в соответствии с вариантом;
- 2. Реализовать модуль с использованием языка описания аппаратуры SystemVerilog. Перечень управляющих сигналов модуля и их разрядность соответствует управляющим сигналам из регистровой карты, разработанной в лабораторной работе №2;
- 3. Подключить разработанный модуль к APB3-ведомому устройству из Л/Р №2;
- 4. Реализовать тестовое окружение и сценарий тестирования, который использует различные сценарии взаимодействия с устройством через регистровую карту устройства;
 - 5. Подготовить отчёт о выполнении лабораторной работы;
 - 6. Представить результаты преподавателю;
 - 7. Ответить на вопросы по изучаемой теме и выполненной работе.

Таблица 3.1

Перечень управляющих сигналов модуля

Назва-	Направ-	Разряд-	Описание		
ние	ление	ность, бит			
clk	input	1	Тактовый сигнал.		
nrst	input	1	Асинхронный сброс с низким ак- тивным уровнем.		
init	input	1	Инициализировать регистр в начальное состояние. Ширина импульса - 1 такт.		
start	input	1	Флаг начала расчёта CRC. Ширина импульса — 1 такт.		
data	input	32	Данные для расчёта CRC.		
done	output	1	Флаг окончания расчёта CRC. Ширина импульса — 1 такт.		
busy	output	1	Признак активного процесса расчёта CRC.		
result	output	32	Результат расчёта CRC.		

Лабораторное задание

В лабораторной работе необходимо в соответствии с вариантом реализовать устройство на HDL SystemVerilog и провести его функциональную верификацию. Составить краткий отчет по результатам выполнения работы.

Варианты заданий

№	Название	Полином	Исходное значение	RefIn	RefOut	XorOut
1	CRC-32	0x04C11DB7	0xFFFFFFF	Да	Да	0xFFFFFFFF
2	CRC-32/BZIP2	0x04C11DB7	0xFFFFFFFF	Нет	Нет	0xFFFFFFF
3	CRC-32/JAMCRC	0x04C11DB7	0xFFFFFFFF	Да	Да	0x00000000
4	CRC-32/MPEG-2	0x04C11DB7	0xFFFFFFFF	Нет	Нет	0x00000000
5	CRC-32/POSIX	0x04C11DB7	0x00000000	Нет	Нет	0xFFFFFFF
6	CRC-32/SATA	0x04C11DB7	0x52325032	Нет	Нет	0x00000000
7	CRC-32/XFER	0x000000AF	0x00000000	Нет	Нет	0x00000000
8	CRC-32C	0x1EDC6F41	0xFFFFFFF	Да	Да	0xFFFFFFF
9	CRC-32D	0xA833982B	0xFFFFFFFF	Да	Да	0xFFFFFFFF
10	CRC-32Q	0x814141AB	0x00000000	Нет	Нет	0x00000000

RefIn — Признак инверсии входящих байт данных. При наличии данного параметра для расчёта CRC необходимо изменить порядок расположение бит для каждого байта перед расчётом контрольной суммы.

RefOut – Признак инверсии исходящих байт данных. При наличии данного параметра после расчёта CRC необходимо инвертировать содержимое регистра.

 ${\tt XorOut-W-}$ битное значение, которое должно комбинироваться с конечным содержимым регистра для получения окончательного значения контрольной суммы.

Требования к отчету

Отчет должен содержать:

- 1. Название и цель работы;
- 2. Вариант устройства и его параметры;
- 3. Исходные данные и рассчитанные для них эталонные результаты вычислений CRC;
- 4. Файлы реализованных модулей и тестового окружения на языке SystemVerilog.

Контрольные вопросы

- 1. Для чего используется расчёт циклически избыточного кода (CRC)?
- 2. Как происходит расчёт CRC?
- 3. Какие бывают типы CRC и чем они отличаются?
- 4. В каких случаях необходимо не сбрасывать исходное значение для просчёта нового значения CRC?
- 5. На какой параметр CRC влияет размерность полинома (W)? Зачем используют полиномы большой размерности (W >= 32)?

Лабораторная работа № 4

Реализация программы взаимодействия встроенного процессорного ядра с периферийными устройствами СнК

Цель работы: Изучить теоретическую часть по основам разработки ПО для встраиваемых систем. С использованием языка программирования Си разработать алгоритм взаимодействия RISC-V процессора с разработанным ведомым устройством. Подключить разработанный модуль к верхнему уровню проекта СнК.

Продолжительность работы: 4 ч.

Теоретические сведения

Программирование систем на кристалле

С появлением систем на кристалле (СнК) произошло существенное уменьшение размеров электронных устройств и повышение их производительности. СнК объединяет в себе несколько функциональных блоков, таких как процессор, память, контроллеры периферийных устройств и другие, на одном кристалле. Это позволяет значительно уменьшить размеры устройств, упростить их проектирование и снизить стоимость производства. Кроме того, СнК обеспечивает более высокую производительность и энергоэффективность по сравнению с традиционными решениями на отдельных компонентах.

Однако, для работы с СнК требуются специалисты, которые знают особенности аппаратной части и могут создавать оптимизированный и эффективный код для встраиваемых систем. Такие программисты называются программистами встраиваемых систем и при работе им необходимы знания в области как аппаратной части, так и низкоуровневого программирования для создания программного обеспечения СнК.

Для проектирования встраиваемого ПО на языке Си необходимо знать основные конструкции языка, которые позволяют работать с ап-

паратным обеспечением и создавать оптимизированный и эффективный код. Это обуславливается тем, что СнК достаточно часто обладают ограниченным количеством выделенной под программы памяти, поэтому крайне важно писать оптимизированный с точки зрения используемой памяти код и эффективно использовать имеющиеся объёмы памяти.

Также, при проектировании СнК необходимо использовать RISC (Reduced Instruction Set Computing) архитектуры процессоров, например ARM, MIPS, RISC-V. Эта необходимость обуславливается тем, что RISC процессоры обладают большей энергоэффективностью, производительностью, масштабируемостью и надёжностью, в сравнении с CISC (Complex Instruction Set Computing) процессорами.

Основы разработки ПО встраиваемых систем с использованием языка программирования С

Основными конструкциями кода, которые широко используются при проектировании ПО для встраиваемых систем на ЯП С (Си) являются макросы, указатели, стандартные беззнаковые типы данных и структуры.

Макросы используются для определения символьных констант, функций и операций, которые могут быть использованы в программе. В программировании встроенных систем они необходимы для оптимизации кода по используемым ресурсам. Например, макросы могут заменять длинные выражения на более короткие, что уменьшает размер программы, ускоряет её выполнение и упрощает восприятие кода разработчиком, за счёт уменьшения объёма кода программы. Пример использование макросов:

```
#define CRC_MODULE_BASE_ADDRESS ( 0x11000 )
```

B данном примере через макрос создаётся константа CRC_MODULE_BASE_ADDRESS, которая соответствует базовому адресу устройства расчёта CRC в системе, который соответствует значению 0×11000 .

Указатели в языке С используются для работы с памятью напрямую и управлению аппаратными ресурсами. Они позволяют использовать динамическое выделение памяти, создание массивов и структур данных. Использование указателей также помогает оптимизировать код, уменьшить размер программы и ускорить ее выполнение. Например,

указатели могут использоваться для передачи больших блоков данных между функциями без копирования этих данных в память.

Указатель в языке C – это переменная, которая хранит адрес в памяти на объект своего типа. Указатели пишутся с помощью символа звёздочки (*). Для объявления указателя необходимо указать тип данных, на который он будет указывать, например:

```
int* p; // указатель на целое число char* s; // указатель на символ float* f; // указатель на число с плавающей точкой
```

Пример использования указателя в коде:

```
int x = 10;
int *p = &x; // теперь содержит адрес переменной x
*p = 20; // изменяем значение x на 20
```

В приведённом выше примере создаётся переменная x, которой присваивается значение 10. Далее создаётся указатель p на объект типа int, которому присваивается адрес переменной x. После этого, появляется возможность поменять значение переменной x, используя указатель на адрес в памяти, в котором хранится значение переменной x.

Также, для сохранения кроссплатформенности разрабатываемого программного обеспечения для встраиваемых систем, в ЯП Си используют библиотеку stdint.h, которая предоставляет набор типов данных с фиксированным размером:

- int8_t, uint8_t знаковый и беззнаковый целочисленный тип данных размером 8 бит;
- int16_t, uint16_t знаковый и беззнаковый целочисленный тип данных размером 16 бит;
- int32_t, uint32_t знаковый и беззнаковый целочисленный тип данных размером 32 бит;
- int64_t, uint64_t знаковый и беззнаковый целочисленный тип данных размером 64 бит.

Помимо переносимости кода, использование таких типов данных обладает следующими преимуществами:

- 1. Явное указание размера переменных: использование типов данных из stdint.h позволяет явно указывать размер переменных, что упрощает написание кода и делает его более понятным.
- 2. Удобство работы с битами: такие типы данных используются для работы с битами, так как они имеют фиксированный размер и могут быть легко преобразованы в битовые поля.
- 3. Безопасность: использование типов данных из stdint.h обеспечивает безопасность при работе с целочисленными значениями, так как они имеют фиксированный размер и не могут быть переполнены или недостаточны по размеру.
- 4. Совместимость с другими библиотеками: многие библиотеки для встроенного ПО используют типы данных из stdint.h, что обеспечивает совместимость и упрощает интеграцию с другими библиотеками

Помимо приведённых выше синтаксических конструкций, в разработке ПО для встроенных систем используются структуры. Структуры (struct) используются для организации и хранения данных, в том числе и различных типов. Эта конструкция позволяет объединить несколько переменных в одну структуру, что упрощает работу с данными и повышает читабельность кода. Благодаря упрощению работы с аппаратными устройствами в СнК структуры позволяют более эффективно управлять предоставленным объёмом памяти. Синтаксис конструкции struct схож с аналогичной конструкций в HDL SystemVerilog. Пример использования конструкции struct представлен на рисунке 4.1.

Также, при разработке ПО для встраиваемых решений, необходимо обязательно указывать волатильность для тех регистров, значение в которых может изменится не только за счёт модификации значения процессором, но и самой аппаратной логикой, либо другим процессором. Эта необходимость обуславливается тем, что без указания волатильности регистра или участка памяти, процессор, обладающий кэш-памятью, может кэшировать полученное значение, что в дальнейшем может привести к некорректной работе разрабатываемого устройства. Для того, чтобы указать, что регистр или участок памяти является волатильным, используется конструкция volatile, которая определяется перед объявлением указателя на объект (рисунок 4.1).

```
// Подключение библиотеки stdint.h
 2
    #include <stdint.h>
 3
4
    // указание базового адреса устройства
 5
    #define BASE_ADDRESS ( 0x11000 )
 6
7
    // создание структуры регистровой карты
8
    // apb3 slave устройства
9
   typedef struct {
13
    } regmap_t;
14
15
    int main() {
16
17
       // создание экземпляра регистровой карты
18
       // с указанием адреса, где он находится
19
       volatile regmap_t* regmap = (regmap_t*) BASE_ADDRESS;
20
21
       // загрузка исходных данных для расчёта
22
       regmap->data_in = 0xABCDEF01;
23
24
    return 0;
25 }
```

Рисунок 4.1 – Пример использования конструкции struct в Си

Методика выполнения лабораторной работы

- 1. Получить у преподавателя необходимый для выполнения лабораторной работы материал:
 - Исходный проект СнК на языке SystemVerilog, состоящий из процессора RISC-V, SRAM памяти для исполняемой программы и модулем межсоединений для системных интерфейсов (рисунок 4.2);
 - Базовый адрес свободного APB3 устройства в исходном проекте;
 - Компилятор для процессоров RISC-V (riscv64-unknown-elf);
 - Шаблон программы и инструкции по компиляции программы для предоставленного проекта;
 - Инструкции по запуску HDL проекта совместно с пользовательской программой.




Рисунок 4.2 – Структурная схема исходного проекта

- 2. Инстанцировать разработанный в ходе лабораторной работы №3 модуль в верхнем уровне HDL описания проекта.
- 3. Произвести компиляцию HDL проекта в CAПР Synopsys VCS; при появлении ошибок внести исправления и повторить компиляцию, добиться корректной компиляции.

- 4. Реализовать алгоритм взаимодействия с разработанным модулем с использованием языка программирования С. В алгоритме должны быть заложены функции корректного и безопасного обращения к модулю, с проверкой текущего состояния модуля, т.е. необходимо учитывать флаги текущее значение флагов busy и calculation done в регистровой карте устройства.
- 5. Провести компиляцию полученной программы с использованием компилятора GCC для архитектуры RISC-V.
- 6. Запустить HDL симуляцию проекта с разработанной программой.
- 7. Провести функциональную симуляцию алгоритма с использованием CAПР Synopsys VCS.
- 8. Проанализировать полученные результаты; убедиться в правильности работы разработанного алгоритма. При появлении ошибок попытаться их выявить и устранить; затем повторить функциональную симуляцию, добиться положительных результатов.
- 9. Проанализировать пройденный маршрут; разобраться в производимых действиях.
 - 10. Составить отчёт по работе.
- 11. Представить результаты работы преподавателю; ответить на вопросы по теоретическому и практическому материалу лабораторной работы, а также по полученным результатам.

Лабораторное задание

В лабораторной работе необходимо подключить разработанный в процессе выполнения предыдущих лабораторных работ модуля вычисления CRC-32, обладающего системным интерфейсом APB3 в верхний уровень HDL проекта СнК. После чего реализовать алгоритм взаимодействия с подключенным модулем. Алгоритм должен быть реализован в программе с использованием языка программирования С. Провести функциональную симуляцию проекта СнК с разработанным программным алгоритмом. Составить краткий отчёт по результатам выполнения работы.

Требования к отчету

Отчет должен содержать:

- 1. Название и цель работы;
- 2. Блок-схему разработанного алгоритма;
- 3. Код на языке программирования С для разработанного алгоритма;
- 4. Код на языке HDL SystemVerilog верхнего уровня проекта;
- 5. Результаты функциональной симуляции верхнего уровня с подтверждением корректной работы алгоритма взаимодействия с периферийным модулем.

Контрольные вопросы

- 1. Для чего необходимо указывать признак волатильности участка внешней памяти в ЯП С?
- 2. Для чего используются указатели?
- 3. Как узнать адрес переменной?
- 4. Как можно реализовать взаимодействие с регистровой картой устройства без использования структур?
- 5. Какие существуют ограничения при написании ПО для встроенных систем?
- 6. Для чего используется библиотека stdint.h в ЯП С?

Рекомендуемая литература

- 1. *Харрис Д. М.* Цифровая схемотехника и архитектура компьютера: RISC-V / *Д.М. Харрис, С.Л. Харрис.* 2-е изд. М.: ДМК Пресс, 2022. 810 с.
- 2. "IEEE Standard for SystemVerilog Unified Hardware Design, Specification, and Verification Language", in IEEE Std 1800-2017 (Revision of IEEE Std 1800-2012), P. 1-1315.
- 3. *Бродин В.Б., Калинин А.В.* Системы на микроконтроллерах и БИС программируемой логики. М.: ЭКОМ, 2002. 400 с.
- 4. **Томас** Д. Логическое проектирование и верификация систем на SystemVerilog. М.: ДМК Пресс, 2019. 384 с.
- 5. **Авдеев В. А.** Периферийные устройства: интерфейсы, схемотехника, программирование. М.: ДМК Пресс, 2012. 848 с.
- 6. AMBA® APB Protocol Specification. Version 2.0. ARM Limited. 2010. P. 1-28.

Оглавление

Введение	3
Лабораторная работа № 1. Основы проектирования ведомых модулеї	Á
обладающих системным интерфейсом	5
Лабораторная работа № 2. Проектирование регистровой карты	
устройства обладающего системным интерфейсом	19
Лабораторная работа № 3. Проектирование модуля аппаратного расч	ёта
CRC для использования в ведомых устройствах с системной	
шиной	29
Лабораторная работа № 4. Реализация программы взаимодействия	
встроенного процессорного ядра с периферийными устройствами	
СнК	37
Рекомендуемая литература	45

Учебное издание

Любавин Кирилл Дмитриевич **Тельпухов** Дмитрий Владимирович Беляев Андрей Александрович Кузьмин Павел Андреевич

Лабораторный практикум по курсу «Проектирование систем на кристалле с программируемой архитектурой» Редактор . Технический редактор .

Верстка авторов.

Подписано в печать с оригинал-макета . .2023. Формат 60х84 1/16. Печать офсетная. Бумага офсетная. Гарнитура Times New Roman. Усл. печ. л. . Уч.-изд. л. Тираж экз. Заказ

Отпечатано в типографии ИПК МИЭТ. 124498, Москва, Зеленоград, площадь Шокина, дом 1, МИЭТ.