


# 8088的主要引线及内部结构

# 微处理器

运算器  
控制器  
寄存器




# 1. 8088 CPU最小模式下的主要引脚信号

## ■ 8088最小模式下的主要引脚信号 ——> 4组

- 完成一次访问内存或接口所需要的主要信号
- 与外部同步控制信号
- 中断请求和响应信号
- 总线保持和响应信号

微机读取一条指令的工作过程：



# 微处理器读取一条指令的控制过程

## 1. 发出读取数据所在的目标地址

- 内存储器单元地址
- I/O接口地址

地址信号

## 2. 发出读控制信号

## 3. 送出传输的数据

控制信号

数据信号

# 8088 CPU最小模式下的主要引脚信号

## ■ 地址线和数据线：

- $AD_0—AD_7$ ：低8位地址和低8位数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双向。
- $A_{16}—A_{19}$ ：高4位地址信号，与状态信号分时复用。
- $A_8—A_{15}$ ：8位地址信号

20位地址信号  可产生 $2^{20}=1M$ 个编码

8位数据信号  可同时传输8bit二进制码

# 8088 CPU最小模式下的主要引脚信号

## ■ 主要控制信号


- #WR: 写信号;
- #RD: 读信号;
- **IO/#M**: 为“0”表示访问内存, 为“1”表示访问接口;
- #DEN: 低电平有效时, 允许进行读/写操作;
- DT/#R: 数据收发器的传送方向控制;
- ALE: 地址锁存信号;
- RESET: 复位信号。

# 例：

- 当 $\#WR=1$ ， $\#RD=0$ ， $IO/\#M=0$ 时，  
表示CPU当前正在进行读存储器操作



# READY信号



# 8088 CPU最小模式下的主要引脚信号

## ■ 中断请求和响应信号

- INTR: 可屏蔽中断请求输入端
- NMI: 非屏蔽中断请求输入端
- $\overline{\text{INTA}}$ : 中断响应输出端

# 8088 CPU最小模式下的主要引脚信号

## ■ 总线保持信号

- **HOLD**: 总线保持请求信号输入端。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求。
- **HOLDA**: 总线保持响应信号输出端。CPU对HOLD信号的响应信号。


# 8088和8086CPU引线功能比较

- 数据总线宽度不同
  - 8088的外部总线宽度是8位，8086为16位。
- 访问存储器和输入输出控制信号含义不同
  - 8088——IO/M=0表示访问内存；
  - 8086——IO/M=1表示访问内存。
- 其他部分引线功能的区别

## 2. 8088内部结构

执行单元 (EU)

总线接口单元 (BIU)



# 执行单元

## ■ 构成:

- 运算器
- 8个通用寄存器
- 1个标志寄存器
- EU部分控制电路

## ■ 功能

- 指令译码
- 指令执行
- 暂存中间运算结果
- 保存运算结果特征


# 总线接口单元

## 功能：

- 从内存中取指令到指令预取队列
  - 指令预取队列是并行流水线工作的基础
- 负责与内存或输入/输出接口之间的数据传送
- 在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。

# 结论

指令预取队列的存在使EU和BIU两个部分可同时进行工作



实现指令的  
并行执行

提高了CPU的效率

降低了对存储器存取速度的要求

