

← 索引  付費 2026-06-24 1282 字 ↗ 原站

HBM DRAM不夠用？NVIDIA 記憶體分層革命？SSD當記憶體？ - 深入分析第53期：NAND Flash控制器 (慧榮 SIMO，群聯)

本文目錄

- 1 第一章 | AI 的閱讀筆記：KV Cache、Prefill 與 Decode
- 2 第二章 | 記憶體金字塔與 DRAM 飢荒
- 3 第三章 | NAND 為什麼非要控制器不可？
- 4 第四章 | 從零售、雲端到 AI：儲存架構的演進
- 5 第五章 | 倉儲管理員的逆襲
- 6 第六章 | 價值轉移之後：獨立控制器公司如何生存？
- 7 第七章 | 同樣是控制器商，兩種邏輯
- 8 第八章 | 一場規則還沒寫完的牌局
 - 8.1 1.1 Prefill 與 Decode：兩個截然不同的階段
 - 8.2 1.2 KV Cache 與 HBM 的記憶體危機
 - 8.3 1.3 業界的新方向：預填與解碼分離
 - 8.4 2.1 AMD 與 NVIDIA 的新解法
 - 8.5 2.2 CMX 平台的四大關鍵角色
 - 8.6 2.3 CMX 實現的三大根本改變
 - 8.7 2.4 智慧夾層的共享優勢
 - 8.8 3.1 DRAM 與 NAND：平房 vs 摩天大樓的成本鴻溝
 - 8.9 3.2 裸 NAND 的三大問題
 - 8.10 3.3 控制器與 FTL：把問題兒童包裝成穩定 SSD
 - 8.11 3.4 為什麼 DRAM 可以直連、NAND 卻需要保姆？

- 8.12 4.1 第一階段：消費級零售時代（單兵作戰與被動儲存）
- 8.13 4.2 第二階段：傳統資料中心時代（多租戶虛擬化與初步的秩序）
- 8.14 4.3 第三階段：AI 推理時代（記憶體語意與零容忍的延遲）
- 8.15 4.4 DPU：資料中心的「第三顆大腦」
- 8.16 4.5 為什麼我們需要 DPU？以及它永遠搞不定的事
- 8.17 5.1 第一道難題：速度的鴻溝
- 8.18 5.2 第二道難題：顆粒度的錯位
- 8.19 5.3 第三道難題：脾氣的衝突
- 8.20 5.4 從「被動管理」到「主動協作」
- 8.21 6.1 SSD 的不同陣營：垂直整合 vs 獨立控制器生態
- 8.22 6.2 為什麼 DRAM 幾乎沒有獨立廠商？
- 8.23 6.3 AI 時代的關鍵轉變：從成本競爭到效能差異化
- 8.24 6.4 NVIDIA 對 HBM 與 SSD 的不同態度
- 8.25 6.5 伺服器廠商與 ODM 的策略考量
- 8.26 6.6 價值轉移之後：獨立控制器公司的機會
- 8.27 7.1 先環顧整張牌桌
- 8.28 7.2 群聯 (8299.TW)：混合模式下的全棧擴張
- 8.29 7.3 慧榮 (SIMO.US)：以 MonTitan 平台為核心的純控制器路線
- 8.30 7.4 兩種模式的風險與取捨
- 8.31 7.5 在不同情境下，誰受惠？
- 8.32 7.6 其實也有其他玩家
- 8.33 8.1 為什麼這個早期市場仍然值得關注？
- 8.34 8.2 規則未定：獨立控制器廠商的策略機會
- 8.35 8.3 重估的機會
- 8.36 8.4 結語



過去大半年，整個 AI 產業都意識到，算力已經不再是唯一的瓶頸。真正卡住所有人、讓運算效率無法提升的，是記憶體。

記憶體晶片不僅容量不夠，而且價格極其昂貴。

在硬體成本高企的今天，如何用更聰明、更省錢的方法解決「記性」的問題，成了所有科技巨頭與新創公司最迫切想解開的謎題。

現在的新方向是，不能只靠堆疊更多昂貴的 HBM 和 DRAM，必須讓相對便宜、容量大的 SSD 扮演更接近記憶體的角色。

這也意味著，SSD 不再只是傳統意義上的儲存裝置，而是被拉進記憶體階層。

在SSD被重新定義的情況下，我們會看到甚麼價值的重新分配？

第一章 | AI 的閱讀筆記：KV Cache、Prefill 與 Decode

在早期，AI 的任務很單純，就像一個應付考試的學生，只要負責把書讀熟、把模型練好就行。那時候，大家比的是誰算得快，也就是誰的**GPU**更強。

但現在，AI 被推上了真實的工作崗位。

它被要求讀完一整本法律合約、要記住一段長達數小時的對話脈絡，甚至要像一個秘書一樣，記得自己前幾步做了什麼。


此時的 AI，不再只是一個快速回答問題的考生，而是一個需要處理堆疊如山卷宗的研究員。

考生的腦袋轉得快就行，但研究員更需要一張足夠大的書桌，以及一套能神速調閱資料的索引系統。

如果書桌不夠大，再聰明的研究員也只能一次讀一頁，效率自然慢了下來。

要看懂這張書桌是怎麼限制 AI 的，我們得先跟著它走一遍工作流程。

1.1 Prefill 與 Decode：兩個截然不同的階段



AI 在接到一段任務時，工作其實被拆成了兩個個性截然不同的階段。

第一階段叫做預填（**Prefill**）。

這是AI剛拿到大篇幅提示詞的時刻。他需要從頭到尾快速瀏覽一遍，並在旁邊寫下閱讀筆記。

這個動作的特點是需要一次處理極大體積的資料，可以進行高度的平行運算。這正是前述 **GPU** 利用率衝上九成的黃金瞬間，算力在這裡得到了最充分的釋放。

第二階段叫做解碼（**Decode**）。

AI開始動筆寫下答案。這裡有一個特別的限制：它每寫下一個新字，都必須回頭把剛剛寫好的筆記重新翻閱一遍，才能決定下一個字該寫什麼。

這個動作只能一個字、一個字接著寫，無法同時進行。此時，晶片不再需要極致的運算速度，它唯一需要的，是能多快把那疊筆記翻過一頁。


這就是為什麼**GPU**利用率會大幅下跌，因為它一直在等待筆記被搬運過來。

這疊被反覆翻閱的閱讀筆記，在技術上被稱為 **KV Cache**（鍵值快取）。


KV Cache 的功能非常單純，它把AI讀過每個字所產生的理解記錄下來，如此一來，寫下一個字時就不需要把整本書重新讀一遍。這是一種典型的用空間換取時間的策略，寧可把筆記鋪滿整張書桌，也不要每寫一個字就重讀一次全書。

1.2 KV Cache 與 HBM 的記憶體危機

❌ Recompute everything



✅ Reuse KV Cache



然而，這疊筆記的體積大得超乎想像。光是一段不算長的幾千字對話，產生的筆記就超過**1GB**。

當我們將這個數字乘上長上下文（動輒幾十萬 **Token**），再乘上同時在線的成千上萬名使用者時，那塊昂貴且容量極小的 **HBM**，會在瞬間被這些筆記徹底塞爆。

當手邊的 **HBM** 裝不下那疊龐大的 **KV Cache** 筆記時，工程師面臨了兩個選擇。


第一個選擇，是把舊的筆記丟掉。

但如果後面又需要用到，**AI** 就必須把整本書重新讀一遍、重新做一次筆記。在 **AI** 的世界裡，重新運算的代價，遠比調閱資料還要昂貴。

因此，如何把筆記暫時收進樓下的地下書庫，並在需要時夠快地拿回來，成了大家努力的方向。

1.3 業界的新方向：預填與解碼分離

Prefill-Decode Disaggregation in LLM Inference



第二個選擇，是業界正在嘗試的新架構：預填與解碼分離（**Prefill / Decode Disaggregation**）。

既然「讀書做筆記」與「逐字寫答案」是兩種完全不同性質的工作，那就不要讓同一顆晶片同時負擔這兩件事。

業界開始把這兩個步驟拆分到不同的伺服器上。負責讀書的專心讀書，負責寫字的專心翻筆記，彼此互不干擾。

這個想法很好，但當我們把做筆記與用筆記的晶片拆開後，那疊厚厚的筆記，就必須在不同的伺服器之間來回高速搬運。


繞了一圈，問題又回到了起點：

這疊永遠放不進 **HBM**、又絕對不能輕易丟棄的龐大筆記（**KV Cache**），到底該存放在哪裡，才能兼顧成本與速度？

第二章 | 記憶體金字塔與 **DRAM** 飢荒

這時，我們就必須重新審視這間供 AI 工作的「圖書館」了。

在這個空間裡，原本存在著多種不同級別的儲存位置：



譯者的手邊（**HBM**，高頻寬記憶體）：

這是 AI 手上正攤開、正在閱讀的那一頁。它的速度極快，但容量小得可憐，而且價格十分昂貴。

面前的書桌（**DRAM**，動態隨機存取記憶體）：

這是 AI 面前的桌面。它的速度同樣很快，但依然放不下太多東西。

樓下的地下總書庫（**NAND SSD / 網路共享儲存**）：

這裡的空間海量、價格便宜，但要把書從樓下調上來，得花費比較多的時間。

既然越近越好，最直覺的解決辦法就是多買一些最頂層的記憶體。

如果把 **HBM** 堆滿，把 **DRAM** 加到極限，讓 AI 的書桌大到用不完，問題不就解決了？

道理沒錯，但這條路被一件極其現實的事堵死了，那就是 **HBM** 和 **DRAM** 的價格與產能限制。

隨著 AI 運算規模爆發，AI 晶片極度依賴最頂端的 **HBM**。然而，**HBM** 的製造工藝極其複雜，需要將多層 **DRAM** 晶粒垂直堆疊，這消耗了大量的全球晶圓產能。

生產每一 **GB** 的 **HBM**，大約會消耗掉傳統 **DDR5** 記憶體三倍的晶圓產能。

這導致了嚴重的連鎖反應：晶片大廠將產能大量轉向利潤更高的 **HBM**，進而抽乾了標準 **DRAM** 的產能，引發了結構性的記憶體短缺與價格儲存成本飆漲。

面對這個「高速記憶體又貴又缺，但 AI 資料量卻越來越大」的殘酷現實，科技巨頭們開始尋找新的出路：

如何讓便宜、容量大但速度慢的 **SSD**（快閃記憶體），去扮演高昂 **DRAM** 的角色？

這不再只是單一廠商的嘗試，而是整個晶片產業的共識。

2.1 AMD 與 NVIDIA 的新解法

AMD Acquires MEXT to Advance Memory Optimization for Compute Infrastructure

Jun 15, 2026



例如，**AMD** 在 2026 年 6 月收購了記憶體優化新創公司 **MEXT**。

MEXT 的核心技術就是利用 AI 演算法，精確預測哪些資料即將被使用，並提前將資料從便宜的 **SSD** 搬移到 **DRAM** 中。

而在2026年年初，**NVIDIA** 提出了記憶體分層架構（**CMX**（Context Memory Storage，脈絡記憶體儲存）平台）。

NVIDIA 決定在「書桌（**DRAM**）」與「地下書庫（傳統硬碟）」之間，硬是蓋了一個「專屬的小書架」，也就是名為「**G3.5**」的脈絡記憶體層。

這個 **G3.5** 樓層的核心就是 **CMX** 平台。它是一個由高速快閃記憶體組成的硬體陣列，並透過以下幾位「圖書館管理員」的通力合作，實現了極高效率的運作。

2.2 CMX 平台的四大關鍵角色

Products

AI-Native Storage Infrastructure, Integrated From End to End


From accelerated context memory and secure data movement to Ethernet fabrics and inference frameworks, NVIDIA CMX is the result of extreme co-design across compute, networking, storage, and software.



NVIDIA BlueField-4

The NVIDIA BlueField platform accelerates NVIDIA CMX by delivering breakthrough performance, efficiency, and innovation. BlueField-4 manages Non-Volatile Memory Express (NVMe) solid-state drives (SSDs), runs storage services, and offloads data integrity and encryption for KV cache with high power efficiency. Its advanced compute capabilities and software-defined hardware accelerators for networking, storage, and security create a secure, energy-efficient infrastructure for every workload.

[Transform the Data Center With NVIDIA BlueField >](#)



NVIDIA DOCA Memos

NVIDIA DOCA Memos is a BlueField-4- and CMX-optimized SDK that manages and shares KV cache across AI compute and CMX data nodes, exposing simple key-value APIs and turning Ethernet-attached flash into a pod-level cache tier. It delivers secure, low-latency access with hardware-accelerated integrity and encryption, so applications stay stateless while CMX handles KV-cache routing and reuse at scale.


[Accelerate AI Inference With DOCA Memos >](#)



NVIDIA Spectrum-X Ethernet Networking

NVIDIA Spectrum-X Ethernet provides the high-performance remote direct-memory access (RDMA) fabric for low-latency, high-bandwidth access to AI-native KV cache across the pod. Purpose-built for AI, Spectrum-X Ethernet uses advanced congestion control, adaptive routing, and lossless RDMA Over Converged Ethernet (RoCE) to minimize jitter and tail latency, delivering consistent, repeatable performance in large, multi-tenant environments. This allows CMX to scale with predictable high performance, maximizing throughput and responsiveness for multi-turn, agentic inference workloads.

[Scale AI Networking With Spectrum-X Ethernet >](#)



NVIDIA Dynamo

NVIDIA Dynamo is a distributed inference-serving framework that makes CMX and the underlying context storage tiers appear seamless across the pod, routing requests to where KV cache already resides. By handling KV-aware placement and reuse in the serving layer, Dynamo increases tokens per second, reduces time to first token, and enables pod-wide context reuse for multi-turn, multi-agent workloads.

[Accelerate AI Inference With NVIDIA Dynamo >](#)

軟體指揮官（NVIDIA Dynamo 與 NIXL）：

這套推理框架與傳輸函式庫扮演了「有預知能力的調度員」。它們會預判 AI 接下來要講什麼話，在 AI 還沒開始處理之前，就提前把需要的短期記憶從 **CMX** 小書架（**G3.5**）搬回書桌（**G2**）或 AI 手上（**G1**）。

硬體快遞員（BlueField-4 DPU）：

這顆專用的資料處理器負責管理所有的傳輸交通。它能以極高效率處理網路與硬碟協定，讓資料傳輸走專用綠色通道，完全不佔用主機 CPU 的運算資源。


空間規劃師（NVIDIA Grove）：

當多個 AI 任務在不同電腦之間切換時，它會確保工作被分配到離資料最近的機櫃，讓 AI 可以秒速套用之前的記憶，不需要重新搬運。

高速氣送管（Spectrum-X 乙太網路）：

這項網路技術負責將運算晶片與 **CMX** 儲存節點緊密連結，提供極低的延遲與超高頻寬，讓這個由快閃記憶體組成的共享書架，能像本地記憶體一樣快速反應。

2.3 CMX 實現的三大根本改變



在 **CMX** 平台上，**NVIDIA** 的目的是實現一套高效的「記憶體分層（Memory Tiering）」機制，徹底解放最昂貴的硬體資源：

HBM（G1 核心層）得到了解放：

現在，**HBM** 不需要再硬塞幾百 GB 的對話小抄，它只保留最核心的 **AI** 模型本身，以及當下正在處理的那個字的 **KV** 快取。

這讓 **GPU** 可以專心釋放算力，跑出極致的運算速度。

CMX（G3.5 延伸層）承接海量記憶：

那些前幾分鐘聊過、等一下可能還會用到的海量 **KV** 快取，會被分流到由超高速 **NVMe SSD** 組成的 **CMX** 平台上。

在整個機櫃（Pod）的規模下，**CMX** 能為 **GPU** 提供太位元組（**TB**）級別的共享空間。

無感知的預載機制（Prestage）：

當 AI 準備回答下一句話時，**BlueField-4 DPU** 與 **Dynamo** 軟體會提早一步，將等一下要用的小抄從 **CMX** 預先載入到 **HBM** 中。

由於 **Spectrum-X** 網路搭配了 **RDMA**（遠端直接記憶體存取）技術，整個傳輸過程完全不需要驚動主機 CPU 進行審核，速度幾乎與本地 **DRAM** 一樣快，徹底消除了 **GPU** 坐在那裡發呆等待資料的閒置時間。

2.4 智慧夾層的共享優勢

回到圖書館的比喻，**NVIDIA** 沒有去擴大譯者手上的工作紙張，也沒有更動樓下那間慢吞吞的中央書庫。

他們在兩者之間蓋了一個「智慧夾層」（**G3.5**），並配備了一條專屬的氣送管（**Spectrum-X** 網路）與一位極其敏捷的專職助手（**BlueField-4 DPU**）。

當 **GPU** 寫完一部分草稿後，助手會立刻將這些草稿收進夾層中。當 **GPU** 需要引用前文時，助手能搶在 **GPU** 開口前，將草稿透過氣送管精確地送回桌上。

最關鍵的是，這個夾層是共享的。整棟大樓裡的所有 AI 都可以隨時調閱彼此存放在夾層中的脈絡資料。

如果 **GPU A** 累了，**GPU B** 接手時，能立刻從夾層中調出先前的草稿繼續工作，完全不需要重新詢問讀者問題，也不需要每個人都跑回地下總書庫重新調閱。

第三章 | NAND 為什麼非要控制器不可？

所以我們知道了，現在業界的方向是將 **SSD** 扮演 **DRAM**。

但在過去一年的記憶體狂潮中，其實還是有很多投資者仍然在問：

「**SSD**（固態硬碟）跟 **NAND Flash**（快閃記憶體）到底有什麼不同？它們跟 **DRAM** 又差在哪裡？」

要搞懂這點，我們得先釐清一個最基本的關係：

- **NAND Flash** 是「麵粉」（原料）：它是一種半導體晶片，負責儲存資料，但它天生有缺陷，無法直接拿來用。
- **SSD** 是「麵包」（成品）：它是把 **NAND Flash** 晶片，加上「控制器大腦」與電路板組裝在一起後，可以直接插在電腦上使用的完整硬碟。

搞懂了這個關係，我們再來拆開「**DRAM**」與「**NAND Flash**」這兩大晶片陣營，在物理本質、身價以及技術難度上的巨大鴻溝。

3.1 DRAM 與 NAND：平房 vs 摩天大樓的成本鴻溝

Feature	DRAM (DDR5)	NAND Flash (SSD)	HBM (HBM3)
Latency	~50-100ns	~10-100μs	~10ns
Bandwidth	~50-100 GB/s	~3-7 GB/s	>1.2 TB/s
Volatility	Volatile (Needs power)	Non-Volatile (Stores data permanently)	Volatile (Like DRAM)
Use Case	CPU & GPU Main Memory	Long-Term Storage & Caching	AI, HPC, GPUs
Stacking	No (Planar)	No (Planar)	Yes (3D Stacking)
Power Efficiency	Moderate	Low	High

在半導體的世界裡，**DRAM**（動態隨機存取記憶體，包括 **HBM**）與 **NAND Flash**（快閃記憶體）是兩條完全不同的演化支線。

它們最本質的差異，可以用一個極其簡單的物理規律來解釋：一個只能蓋平房，另一個卻能蓋摩天大樓。

DRAM 追求的是極致的速度。

- 為什麼貴？**DRAM** 的結構是利用微小的「電容器」來儲存電荷。因為要跟 **CPU/GPU** 進行奈秒級的極速對話，它的製造工藝要求極高，就像在晶片上鋪設完美的磁浮軌道。
- 主要的限制：這種高精度的電容器結構極難往上堆疊。這意味著 **DRAM** 在晶片上只能蓋「平房」。既然地皮（晶圓面積）有限，你又不能往上蓋，想要更多容量就只能買更多地皮，這導致 **DRAM** 的每單位容量成本極其昂貴。

NAND 追求的是極致的容量與低成本。

- 為什麼便宜？**NAND** 的物理結構允許科學家像蓋摩天大樓一樣，把儲存單元一層一層「垂直堆疊」上去（這就是 **3D NAND**）。
- 主要的好處：如今的 **NAND** 技術已經可以輕鬆疊到 200 層、甚至 300 層以上。

在同樣大小的地皮（晶圓面積）上，**DRAM** 只能蓋 1 層平房，**NAND** 卻能蓋 300 層大樓。分攤下來，**NAND** 的每單位容量造價，自然便宜到只有 **DRAM** 的幾十分之一。

簡單來說：

- **DRAM** 賣的是「速度與造路工藝」，因為只能蓋平房，所以容量小、身價極貴。
- **NAND** 賣的是「空間與堆疊技術」，因為能蓋摩天大樓，所以容量超大、身價便宜。

這也決定了它們在電腦裡的命運：**DRAM** 負責在第一線陪著處理器瘋狂飆速，而 **NAND** 則在後方默默當個容量巨大的便宜倉庫。

3.2 裸 NAND 的三大問題

當 CPU 或 **GPU** 想要讀寫 **DRAM** 時，它們是直接「點名」的。


DRAM 的每一個儲存單元都有一個完美的、固定的物理地址，就像圖書館裡編號永遠不變的抽屜。

GPU 說要看第 100 號抽屜，**DRAM** 就能在幾奈秒內精準打開。**DRAM** 本身非常聽話、不掉資料、不會磨損，因此它不需要任何中間人，可以直接與處理器對話。

但 **NAND** 就完全是另一回事了。裸 **NAND** (**Raw NAND**) 本身是一個脾氣極其暴躁、充滿物理缺陷的「問題兒童」：

1. 它會磨損：電子每次強行進出，都會對晶片結構造成微小的破壞。寫入次數多了，晶片就會「漏風」，這個區域就報廢了。
2. 它不能直接覆寫：**DRAM** 可以隨意修改單一字元，但 **NAND** 不行。**NAND** 的讀寫是以「頁 (Page)」為單位，但擦除卻必須以極大的「區塊 (Block)」為單位。這就像你想修改筆記本上的一個錯字，卻必須把整頁用橡皮擦擦掉重寫一樣。
3. 它隨時會寫錯 (**Bit Error**)：隨著使用時間變長，電子會亂跑，導致原本寫入的1莫名其妙變成0。

3.3 控制器與 FTL：把問題兒童包裝成穩定 SSD



為了解決這個問題，每一顆 **SSD** 內部，都必須配備一位「貼身管家」：控制器晶片（**Controller**），以及運行在裡面的靈魂軟體 **FTL**（Flash Translation Layer，快閃轉譯層）。

這個管家的工作，就是當一個「超級騙子兼翻譯官」。

當電腦想要寫入資料到「邏輯位址 **A**」時，管家不能直接寫在 **A**，它得在後台默默做以下幾件事：

- **平均抹寫（Wear Leveling）**：算好每一塊黏土板被刻過幾次，刻意把新資料寫到比較少用的板子上，免得某些板子先被「刻穿」報廢。
- **垃圾回收（Garbage Collection）**：趁電腦不注意時，把那些零碎、沒用的資料挑出來，集中搬移，騰出乾淨的整塊空間以便下次擦除。
- **錯誤修正（ECC）**：隨時拿著放大鏡檢查字跡，發現有電子漏網、字跡模糊時，立刻用演算法把正確的字還原回來。

最後，管家再和電腦說：「報告主機，資料已經安全寫入 **A** 了！」

3.4 為什麼 DRAM 可以直連、NAND 卻需要保姆？

簡而言之，**DRAM** 可以直接與處理器對話；而 **NAND** 必須依賴「控制器晶片 + FTL 軟體」這個中間角色，才能被穩定且有效地使用。

這個「保姆」機制，讓原本問題重重的裸 **NAND**，變成了一種可靠、便宜且容量巨大的儲存解決方案。

它不只負責資料的正確讀寫，還要處理磨損、錯誤修正、以及邏輯位址與物理位址的轉換等複雜工作。

正因為控制器在 **SSD** 中扮演如此關鍵的角色，當我們希望 **SSD** 能夠承擔更多原本由 **DRAM** 負責的工作時，控制器的能力就成為決定成敗的重要因素。

第四章 | 從零售、雲端到 AI：儲存架構的演進

在深入探討 **SSD** 之前，我們必須先釐清一個最根本的疑問：為什麼過去的儲存架構不需要這麼複雜？

要理解這個改變，我們得把時間拉長，看看儲存架構在「消費級零售時代」、「傳統資料中心時代」以及當下的「AI 時代」經歷了怎樣的蛻變。

4.1 第一階段：消費級零售時代（單兵作戰與被動儲存）



在個人電腦與零售硬碟的時代，儲存的本質是「靜態的倉庫」。

在這個架構下，系統的運作邏輯非常單純。使用者點擊打開一個 Word 檔案或啟動一款遊戲，**CPU** 發出指令，透過簡單的傳輸介面將資料從硬碟讀取到系統記憶體（**DRAM**）中。

此時的控制器晶片扮演的是一個「兼職的倉庫管理員」。因為使用者的操作是斷斷續續的，硬碟大部分時間都處於閒置狀態。

當使用者不讀寫資料時，控制器有充裕的時間在背景慢慢進行垃圾回收、磨損均衡等物理維護工作。

因為資料流量極小，**CPU** 光是分出一點點極微不足道的算力，就足以輕鬆應付所有的儲存傳輸工作。

4.2 第二階段：傳統資料中心時代（多租戶虛擬化與初步的秩序）



隨著雲端運算與大型資料中心的興起，儲存進入了第二階段。這時的硬碟不再只服務單一使用者，而是要同時面對成百上千台虛擬機的存取需求。

這帶來了兩個重大的架構挑戰：

1. 頻寬與協定瓶頸：傳統的 SATA 介面太慢了，於是業界開發了 NVMe 協定，讓 **SSD** 可以直接走 PCIe 通道，大幅縮短與 **CPU** 的距離。
2. 服務質量（QoS）的衝突：當 A 客戶在瘋狂下載大檔案時，不能讓 B 客戶的網頁存取因此卡頓。

因此，這個時期的企業級控制器晶片必須變得更聰明。它引入了初步的「工作負載隔離」與「多佇列（Multi-Queue）」技術，確保不同用戶的資料請求能排隊前進，維持基本的公平性。


然而，在這個階段，系統的控制權依然牢牢掌握在主機 **CPU** 手中。

CPU 必須運行繁重的作業系統儲存堆疊（Storage Stack），負責將檔案系統的指令轉換為硬碟看得懂的區塊位址。

隨著網路速度從 10Gbps 飆升到 100Gbps 以上，CPU 開始發現自己有接近一半的算力都被浪費在「幫網路卡和硬碟搬運資料、處理網路協定」這種重複性的雜務上。這就是 **DPU** 概念萌芽的起點。

4.3 第三階段：AI 推理時代（記憶體語意與零容忍的延遲）

The AI Memory Hierarchy — Before and After STX




當我們跨入 AI 時代，特別是在 **G3.5** 脈絡記憶體層（**CMX**）的架構下，傳統的儲存邏輯不再適用。

在 AI 推理中，**SSD** 存放的不是「冷冰冰的檔案」，而是 **GPU** 隨時要調閱的「大腦小抄（**KV Cache**）」。這意味著，**SSD** 在這裡扮演的角色不再是「儲存裝置」，而是「記憶體的延伸」。

正是在這種新的架構需求下，單靠一顆控制器已經無法解決問題。

我們必須將「控制權」與「物理管理」徹底剝離，這才催生了 **DPU** 與特製控制器晶片聯手的新架構。

4.4 DPU：資料中心的「第三顆大腦」



到底什麼是 **DPU**？

如果你問一個不熟悉硬體的人：「電腦裡面最核心的晶片是什麼？」他一定會回答 **CPU**（中央處理器）。如果問一個關注 **AI** 的人，他會加上 **GPU**（圖形處理器）。

但在當代的資料中心裡，光有這兩顆大腦已經不夠了。

DPU，就是近年正式確立的「第三顆大腦」。

為了讓你輕鬆理解它，我們可以用一個生活化的比喻，來看看這三顆大腦在資料中心裡各自扮演的角色：

CPU（總經理）：

他是個通才，邏輯思考能力極強，擅長做複雜的決策、簽署公文、調度資源。

但他只有一雙手，如果讓他去搬貨物或核對成千上萬張發票，他會被瑣碎的雜務淹沒，導致整間公司的決策停擺。

GPU（超級工廠）：

他是個專才，裡面有成千上萬個高效率的作業員。

他對複雜的行政流程一竅不通，但如果給他標準化的原料（例如矩陣運算、3D 渲染數據），他能以驚人的速度同時進行幾萬件加工。

DPU（物流總監兼安檢長）：

這就是新來的角色。


在過去，貨物進出園區的點收、拆箱、分類、安檢，甚至蓋章放行，全都要請示「總經理（CPU）」。

隨著園區擴大、貨流量暴增，總經理光是蓋章就過勞了。

於是，我們聘請了 **DPU**。他專門負責園區內外的基礎設施雜務，貨物怎麼運最快、怎麼打包、怎麼加密安檢、怎麼分流。

這就是 **DPU** 的本質：它是一顆專門用來處理「資料在系統與網路之間移動、保護與轉換」的專用晶片。

4.5 為什麼我們需要 DPU？以及它永遠搞不定的事




在 **CMX** 架構中，**DPU** 的核心任務是解決「通訊與協定翻譯」的問題，將主機 **CPU** 徹底解放。

當 GPU 需要遠端儲存匣裡的 **KV Cache** 時，如果走傳統路徑，資料必須經歷漫長的關卡：

GPU → 主機 CPU → 作業系統核心 → 網路卡 → 網路 → 遠端 CPU → 遠端硬碟

這條路徑不僅關卡繁複，且每次跨越關卡都需要耗費時間。對於講求即時反應的人工智慧（AI）推理服務來說，這種延遲足以毀掉整個使用者體驗。

DPU 的出現，本質上是在硬體層面直接打通了一條專屬的高速公路。它主要透過三個維度來解決這個痛點。



1. 繞過 CPU 的直接通道（RDMA 網路加速）：

傳統上，任何資料要跨越網路，都必須先向兩端的 CPU「遞交申請書」，由作業系統批准後才能通行。

DPU 則採用了遠端直接記憶體存取（RDMA）技術。這項技術就像是在運算端的 GPU 與儲存端的固態硬碟（SSD）之間，拉開了一道隱形的任意門。

GPU 可以直接穿過網路，去讀取遠端硬碟裡的資料，整個過程完全不需要驚動兩端的主機 CPU。這讓原本需要層層上報的繁瑣流程，簡化成了直接登門拜訪。

2. 記憶體與儲存的語意翻譯：

另一個棘手的問題在於語言不通。GPU 認知的世界是記憶體定址，就像是精確到幾室幾廳的「門牌號碼」(Load/Store)；而 SSD 認知的世界則是儲存區塊，更像是倉庫裡粗放的「貨架編號」(LBA)。

兩者的邏輯完全不同。在過去，這種語言轉換需要依賴作業系統的檔案系統來做翻譯，會消耗大量的軟體運算資源。

DPU 內部運行著硬體級的加速轉譯引擎，能在資料傳輸的極短瞬間，將記憶體的門牌號碼秒速翻譯成快閃記憶體的貨架編號。這消除了傳統軟體轉換時帶來的巨大時間開銷。

3. 硬體級安全防護 (Security)：

資料在網路傳輸過程中，為了防止被竊聽或篡改，必須進行加密。如果這項工作交給傳統的軟體來做，CPU 會因為龐大的計算量而瞬間卡死。

DPU 晶片內部專門配置了硬體加密與解密引擎。當資料流經 DPU 的瞬間，就已經在硬體層面完成了無感加密，這就像是為運鈔車直接套上了防彈裝甲。整個過程速度極快，且完全不佔用任何珍貴的通用運算資源。

簡單來說，DPU 扮演的是外在的物流總監。它確保資料在網路與系統通道中，能以最快、最不消耗 CPU 算力的方式流轉。

然而，當 DPU 這位物流總監在調度中心喊出一聲「我要 A 區那箱貨」的時候，真正需要鑽進倉庫深處，從一格一格會磨損、會寫錯、且無法直接覆寫的快閃記憶體 (NAND) 顆粒中，把貨物精準抽出來的，從來都不是 DPU。

那是另一顆大腦的工作。

當 DPU 已經把聯外道路修築到極致，那位守在書庫深處、過去常被視為廉價配角的倉儲管理員，是不是也到了必須徹底脫胎換骨的時刻？


第五章 | 倉儲管理員的逆襲

當 **DPU** 成功將書庫外圍的聯外道路拓寬到極致，壓力便自然轉移到了書庫內部。

過去業界習慣，對於控制器晶片「便宜、夠用、別出錯」商品化邏輯，在新的需求面前不再夠用。

5.1 第一道難題：速度的鴻溝

SSD Architecture



在過去，一般高效能的企業級 **SSD** 每秒能處理的存取次數（**IOPS**）大約落在 600 萬次左右，這已經是傳統資料中心的天花板。然而，**AI** 推理場景所要求的規格，直接跨越到了驚人的一億次。

這中間存在著將近二十倍的技術鴻溝。


這道鴻溝的成因，在於 **AI** 推理階段獨特的工作負載。在進行文字生成或影像辨識時，**GPU** 運作的方式極度隨機且毫無規律。

它不會順序讀取整份檔案，而是以無法預測的順序，在龐大的資料庫中快速抽取極為微小的資料片段。

這種極端隨機的讀取模式，讓傳統的儲存架構面臨前所未有的效能瓶頸。

當控制器跟不上 GPU 所需的速度時，昂貴的 GPU 就會頻繁處於等待狀態。這代表每一次延遲，都在浪費數萬美元的算力資源。

5.2 第二道難題：顆粒度的錯位



傳統 **SSD** 在設計上有一項根深柢固的限制，就是它的最小讀寫單位通常是 **4K**（4 千位元組）。

無論你向它索取多小的資料，它都必須搬運一個 **4K** 大小的箱子。在過去搬運整份大檔案的時代，這種設計能提高效率。

但在 **AI** 的世界裡，這個習慣卻成了致命傷。

當 **GPU** 只需要某個注意力機制中的微小數值時，如果控制器依然堅持搬運 **4K** 的大箱子，那條耗費鉅資鋪設的高速傳輸通道，大部分頻寬其實都在傳送無用的空白資料。

為了解決這個問題，新一代的 **AI** 控制器必須學會將最小存取單位縮小到 **512** 位元組。

這項改變背後，其實是 **NVIDIA** 主導的架構革命。

這項計畫呼籲儲存廠商重新設計硬碟，使其不再只是給 **CPU** 儲存檔案的倉庫，而是能讓 **GPU** 直接存取、直接點名拿取資料的記憶體延伸。

如此一來，高效能快閃記憶體便能直接融入 **GPU** 的記憶體空間，承載大規模推理時極度消耗空間的資料。

5.3 第三道難題：脾氣的衝突

除了速度與精準度，第三個挑戰在於控制器的情緒穩定度。

傳統的控制器有一個習慣，為了維持硬碟的壽命與效率，它會在後台默默進行垃圾回收與磨損均衡等維護工作。

對一般電腦使用者來說，控制器在後台打掃的幾毫秒延遲完全無法察覺。

然而，對每秒都在高速運算的 **GPU** 而言，這幾毫秒的等待是無法接受的。

當控制器因為後台維護而無法即時回應時，**GPU** 就會陷入空轉。這意味著價值數萬美元的晶片只能被迫呆坐，原本為了消滅延遲所做的所有架構優化，都會在這一瞬間破功。

因此，AI 時代的控制器必須具備極高的紀律。無論後台多麼繁忙，它對 **GPU** 的回應速度都必須維持穩定且可預測。業界將這種能力稱為服務品質（**QoS**）。

5.4 從「被動管理」到「主動協作」

傳統的 SSD 控制器，主要任務是保護 NAND 顆粒、確保資料正確性，以及在背景進行維護工作。它比較像一個「被動」的倉庫管理員，只要資料不要出錯、硬碟不要壞掉就好。

但在 AI 的記憶體分層架構中，控制器必須轉變成「主動」的角色。它不再只是負責後台維護，還需要與 DPU 和上層軟體緊密協作，共同決定資料該何時搬移、搬到哪裡、以及如何避免干擾正在進行的推理任務。

這種角色轉變，代表控制器不再只是一個硬體元件，而是開始具備系統層級的協作能力。這也正是為什麼過去被視為相對標準化的控制器，在 AI 時代會變得不再一樣。

第六章 | 價值轉移之後：獨立控制器公司如何生存？

要看懂這場剛剛掀桌的牌局，我們得先回到一個老問題：為什麼 **SSD** 從來都是一門「組裝生意」？

還記得我們前面說過的，一顆能用的 **SSD**，必須由「**NAND** 顆粒（肌肉）」與「控制器晶片（大腦）」這兩個靈魂組裝而成。

正因為這種可拆解的特性，過去三十年的儲存江湖，演化出兩大門派。

6.1 SSD 的不同陣營：垂直整合 vs 獨立控制器生態

TOP NAND FLASH MEMORY MANUFACTURERS



第一派是「垂直整合一條龍」的 **NAND** 巨頭：三星、SK 海力士、美光、鎧俠與 SanDisk。

他們擁有自己的晶圓廠生產快閃記憶體顆粒，也自己研發控制器晶片，從頭包到尾，實力極為雄厚。

第二派則是「獨立控制器商 + 龐大代工與貼牌鏈」的「民主聯軍」。

因為不是每家廠商都養得起動輒百億美元的晶圓廠，也不是每家品牌都有能力自研複雜的晶片。

這就給了獨立控制器晶片商巨大的舞台。其中最著名的兩大霸主，就是來自台灣的群聯電子（Phison）與慧榮科技（Silicon Motion）。

在這條陣營裡，存在著一個極其關鍵且龐大的生態圈：**ODM**（原廠委託設計代工廠）與模組貼牌商。


從我們熟知的消費級品牌（如金士頓 Kingston、海盜船 Corsair），到隱身在資料中心背後的伺服器代工巨頭（如廣達、緯穎、美超微 Supermicro），他們本身不生產 NAND 顆粒，也不懂怎麼設計晶片，但他們擁有強大的組裝、測試與通路能力。

獨立控制器廠商扮演的角色，就是這群民主聯軍的「軍火庫」。

群聯與慧榮不只賣晶片，他們最核心的武器是提供「**Turnkey**（一鍵交付/開箱即用）」方案。他們把控制器晶片設計好、寫好最難寫的 FTL 韌體，甚至連电路板的參考設計都一併打包。

對於貼牌商與 ODM 來說，只要向巨頭買來標準 NAND 顆粒，再向群聯買來控制器方案，就能像組裝樂高一樣，在極短時間內組裝出效能頂尖、貼上自己品牌的 SSD 出貨。

6.2 為什麼 DRAM 幾乎沒有獨立廠商？



為什麼記憶體（DRAM/HBM）的世界幾乎清一色是垂直整合巨頭壟斷，但 SSD 卻能長期容納這麼多代工廠與貼牌商？

答案還是回到物理。

DRAM 的電容器結構對製程精密度、訊號完整性的要求嚴苛到了極點，任何一個微小環節的訊號落差，都會直接摧毀整顆記憶體的頻寬。

這種高度敏感性，逼得三星、SK 海力士這些巨頭必須一條龍做到底，新進者幾乎無縫可鑽。

但 SSD 不一樣。它本質上是「顆粒 + 控制器」兩個技術屬性截然不同的元件組成的系統。

顆粒製造是「重資產、拼產能」的晶圓製造業；控制器設計則是「輕資產、拼演算法」的晶片設計業。這種天然的可分離性，給了 ODM 與貼牌商巨大的生存縫隙。

而當 AI 把儲存戰場從單純的「顆粒成本」推向「控制器演算法」時，這個原本僅供生存的縫隙，瞬間變成了聚光燈下的主舞台。

6.3 AI 時代的關鍵轉變：從成本競爭到效能差異化

在傳統企業級 SSD 的時代，市場競爭主要圍繞「成本」與「可靠性」展開。

此時的控制器被普遍視為相對標準化的環節，廠商之間的差異主要體現在價格、穩定性以及與 NAND 顆粒的搭配能力上。

簡單來說，控制器長期處於「夠用就好」的商品化狀態。

然而，當 SSD 被要求承擔記憶體延伸的角色後，情況發生了根本性的變化。AI 推理工作負載對控制器的要求，遠高於傳統企業級應用。

它需要極低的延遲、極細的資料顆粒度（從傳統的 4K 縮小到 512B）、強大的服務品質（QoS）隔離能力，以及與 DPU 和上層軟體的深度協作。

這些能力的核心，並非單純來自 NAND 顆粒本身，而是高度依賴控制器的演算法設計、FTL 韌體優化，以及系統層級的整合經驗。

這也意味著，過去垂直整合大廠在顆粒端的優勢，在控制器這個環節的相對重要性被削弱。

相反地，專注在控制器領域的獨立廠商，因為更集中資源在演算法與系統協作上，反而可能在技術迭代速度和差異化能力上取得優勢。

換句話說，AI 時代讓控制器從過去的「成本項目」，轉變成「差異化項目」。

6.4 NVIDIA 對 HBM 與 SSD 的不同態度



這也是為什麼，NVIDIA 在這套新架構裡，對待 HBM 和 SSD 的態度出現明顯差異。

在 HBM 這一層，NVIDIA 採取相對封閉的策略，與少數記憶體大廠維持深度綁定關係。

這是因為 HBM 直接決定 GPU 的實際算力上限，任何供應鏈的不確定性或規格落差，都會直接影響 GPU 的效能表現。因此 NVIDIA 需要對這一層保持較高的掌控力。

但在 SSD 這一層，NVIDIA 則選擇了更開放的態度。

NVIDIA 並未指定特定的 SSD 品牌，而是透過 CMX 平台制定了一套開放的架構標準，讓整個市場的儲存廠商自由競爭。

當客戶購買 NVIDIA 的 Vera Rubin SuperPod 超級電腦時，裡面的儲存機箱是由 NVIDIA 的儲存夥伴根據參考設計來交付的。

NVIDIA 為什麼要這麼做？因為它需要規模化與生態系。

NVIDIA 伺服器的實際組裝與交付，高度依賴廣達、緯穎、美超微等 ODM 巨頭。

如果 SSD 市場被少數垂直整合的 NAND 巨頭壟斷，這些 ODM 代工廠在採購時就會失去議價權，進而推高整台 AI 伺服器的成本，阻礙 AI 的普及。

透過將 SSD 領域開放，NVIDIA 實際上是給了「民主聯軍」一個巨大的機會。

ODM 代工廠與模組貼牌商可以向獨立控制器廠商（如群聯、慧榮）購買最先進的 AI 控制器方案，再向市場上採購最划算的 NAND 顆粒，組裝出符合 NVIDIA CMX 標準的超高速 SSD。

這不僅能快速做大 AI 儲存的市場蛋糕，還能利用民主聯軍的競爭，把儲存成本壓到最低，讓 NVIDIA 能把更多利潤留在自己最核心的 GPU 與網路晶片上。

6.5 伺服器廠商與 ODM 的策略考量



除了 NVIDIA 本身的策略選擇外，伺服器系統整合商與 ODM 廠商在儲存供應鏈上也有其自身的考量。

對他們來說，SSD 不僅是成本項目，更是維持產品差異化與利潤的重要環節。

在 AI 伺服器高度依賴 NVIDIA 參考設計的環境下，系統廠商普遍傾向與獨立控制器廠商（如群聯、慧榮）合作，而非完全依賴垂直整合的 NAND 巨頭，主要有以下原因：

1. 維持議價能力與供應彈性

垂直整合的 NAND 廠商在 DRAM/HBM 領域已擁有極強的定價權。若 SSD 市場也高度集中，系統廠商在採購時將面臨更大的被動。

透過與獨立控制器廠商合作，他們可以採用多來源 NAND 顆粒搭配客製化控制器方案，在成本與供應穩定性上獲得更多選擇與談判空間，避免單一依賴所帶來的風險。

2. 客製化韌體建立系統整合護城河

企業級與 AI 伺服器強調系統層級的管理與可靠性。伺服器廠商需要 SSD 能與自身的遠端管理平台（如 Dell iDRAC 或 Supermicro 的管理系統）深度整合，包括健康監控、預測性維護、韌體更新等功能。

獨立控制器廠商能提供高度客製化的 FTL 韌體，幫助系統廠商建立軟硬一體的整合能力。

這種客製化不僅能提升產品差異化，也讓客戶較難直接替換為其他品牌的 SSD，形成一定的原廠配件與服務護城河。

3. 快速配合 NVIDIA 新儲存架構

NVIDIA 的儲存參考設計（如 CMX）更新速度較快。垂直整合的 NAND 廠商由於內部決策與產品規劃流程較長，在快速調整控制器演算法與配合新標準上的彈性相對有限。

相較之下，獨立控制器廠商的 Turnkey 方案更具彈性，能在較短時間內協助系統廠商完成韌體調整與產品驗證。

這讓伺服器廠商在面對 NVIDIA 新一代儲存架構時，能更快速地推出相容產品，維持在 AI 伺服器市場的競爭力。

6.6 價值轉移之後：獨立控制器公司的機會

當 AI 的戰火燒向儲存領域，NVIDIA 選擇只當規則的制定者，把 SSD 這塊龐大的市場蛋糕開放給整個生態系去搶。

對於垂直整合的大廠來說，他們必須在「保護自家顆粒利潤」與「迎合全新 AI 協定」之間痛苦地權衡；但對於獨立控制器廠商而言，這卻是毫無包袱、大展拳腳的黃金時代。

他們不再只是隱身在廉價硬碟背後的無名英雄。透過與龐大的 ODM 代工廠、模組貼牌商深度結盟，獨立控制器廠商正站在這群「民主聯軍」的最前線，用演算法與韌體，重新定義 AI 時代的儲存規則。

第七章 | 同樣是控制器商，兩種邏輯

接下來我們來看這個新被重視的價值，會落在哪些廠商手上。

要回答這個問題，得先看清楚牌桌上坐著哪幾種人。

7.1 先環顧整張牌桌

垂直整合的 NAND 巨頭自然不會缺席。三星、鎧俠、SanDisk、美光、Solidigm 都已端出鎖定 KV Cache 的企業級 SSD，從顆粒到控制器一手包辦。

它們的優勢是顆粒自己造，劣勢是船大難掉頭，且不可能為每一家雲端客戶的演算法量身訂做。

除了巨頭們外，是兩家台灣的獨立控制器商——群聯（Phison）與慧榮（Silicon Motion, SIMO）。

它們手上沒有晶圓廠，卻長期供應全世界最大宗的控制器。但它們卻是兩種活法、兩套商業模式、兩條投資邏輯。

7.2 群聯 (8299.TW)：混合模式下的全棧擴張



Engineering Imagination, Together



群聯這幾年的選擇，是在維持控制器核心業務的同時，不斷往價值鏈上下游延伸，把自己從一家「賣控制器晶片的公司」，逐步轉型為「提供 AI 儲存解決方案的公司」。

這套混合模式的具體布局可分為三層：

第一層是自有品牌的企業級 SSD。

群聯推出了 Pascari 品牌，從高效能的 X 系列到大容量的 D 系列，開始不只賣控制器，也直接提供完整硬碟產品。

第二層也是最關鍵的差異化，在於軟體層。



群聯的 aiDAPTIV+ 技術試圖把 NAND 快閃記憶體轉化為一層「受管理的記憶體延伸」，讓 GPU 的可用記憶體空間能跨越 VRAM、系統 DRAM 與 SSD，形成更大的記憶體池。

這項技術的價值已在企業級應用中逐步驗證。


第三層則是將這套能力延伸到消費端與邊緣裝置，讓更多終端裝置也能透過軟硬整合的方式，降低 AI 推理的記憶體門檻。

對群聯而言，AI 時代帶來的機會，不僅是賣出更多控制器晶片，更包含軟體授權與整套解決方案的長期收益。

這種多層價值捕捉的模式，讓群聯在控制器本業之外，多了一層軟體與系統整合的獲利空間，也讓其在面對不同市場情境時，擁有相對較多的調整彈性。

這是一種在控制器本業基礎上，逐步加重全棧與軟體比重的打法。

7.3 慧榮 (SIMO.US)：以 MonTitan 平台為核心的純控制器路線



慧榮維持相對純粹的定位，專注在控制器晶片與韌體的設計與銷售，並透過參考設計套件讓合作夥伴能夠快速開發產品。


它沒有像群聯一樣大規模發展自有品牌 SSD，而是把資源集中在控制器平台本身。

從近期業績來看，慧榮的成長動能其實相當多元。除了傳統的 SSD 控制器之外，嵌入式儲存（eMMC/UFS）和開機碟（Ferri/Boot Drive）也是重要的成長來源。這種多引擎驅動的結構，讓慧榮的成長基礎相對穩健，而非過度依賴單一應用領域。

在企業級與 AI 市場，慧榮目前最主要的產品平台是 **MonTitan**。這個平台是慧榮針對資料中心和 AI 應用所推出的旗艦解決方案，主要目的是讓 SSD 在多個 AI 任務同時運作時，依然能維持穩定的效能表現。

簡單來說，當多個 AI 模型同時在同一個伺服器上進行推理時，如果儲存裝置的效能不穩定，就容易出現某些任務突然變慢的情況，進而拖累整體 GPU 的使用效率。

MonTitan 平台試圖解決這個問題，讓 SSD 的效能表現更可預測，減少不同任務之間的干擾。



慧榮CEO曾公開表示，控制器技術是釋放 NAND 全部潛力的關鍵，並將 MonTitan 平台直接對準 AI 推理的需求。

他們認為，在 AI 時代，單純擁有高速的 NAND 顆粒還不夠，必須透過更聰明的控制器來確保資料能穩定且有效率地被 GPU 使用。

根據公司最新資訊，MonTitan 在 2026 年上半年仍處於量產初期，預計從下半年開始才會逐步貢獻較明顯的營收。

這也意味著，慧榮除了既有多元的成長引擎之外，MonTitan 有可能成為下一個重要的成長動能，為公司帶來新的成長曲線。

除了 MonTitan 平台本身，慧榮也持續推出支援更高傳輸速度與更低延遲的解決方案，目標是讓 SSD 更適合 AI 推理這種對速度和穩定性要求極高的場景。這些努力讓慧榮在高階企業級設計案中維持一定的競爭力。

慧榮的投資邏輯相對聚焦：押注「控制器」這個環節本身的價值會因為 AI 需求而提升。

只要市場持續需要高品質、效能穩定的企業級控制器，而非完整的軟硬整合方案，慧榮就有機會維持其在企業級市場的地位。

這是一種「賣鏟子給淘金者」的策略，資產相對輕、規模潛力較大，但也較依賴客戶（尤其是 NAND 原廠與大型模組廠）的持續採用。

7.4 兩種模式的風險與取舍

兩種模式各有其風險與侷限。

群聯的最大挑戰在於戰線拉長後可能產生的多重壓力。它一方面要繼續向模組廠銷售控制器，另一方面又推出自有品牌 **Pascari SSD**，容易與下游客戶形成競爭關係。

此外，隨著群聯開始銷售完整 **SSD** 產品，它也必須直接承擔 **NAND** 顆粒價格波動的風險。

若原廠 **NAND** 價格持續上漲，其整機方案與解決方案的毛利空間就會受到壓縮。這是純控制器模式相對較少需要面對的風險。

慧榮則面臨另一種風險。

雖然它的輕資產模式讓它能維持較高的規模與出貨量，但若未來 **NAND** 巨頭決定大幅內製控制器，或是產業趨向更封閉的垂直整合供應鏈，純控制器供應商的生存空間就會被壓縮。

尤其在最高毛利的 AI 企業級市場，一旦客戶傾向選擇能同時提供 **NAND** 與控制器的整合方案，慧榮就必須更依賴其在 **QoS** 與參考設計上的技術領先來維持優勢。

簡單來說，群聯的風險在於「做太多、衝突增加，且需承擔 **NAND** 價格波動」；慧榮的風險則在於「做太專、可能被上下游夾擊」。

兩種模式都沒有絕對的優勢，而是各自在不同風險與報酬之間做出取舍。

7.5 在不同情境下，誰受惠？

了解兩種商業模式後，我們可以簡單看看不同情況下，群聯和慧榮各自的機會。

情境一：**NVIDIA** 的儲存規格成為主流

如果未來企業級 **SSD** 都要符合 **NVIDIA** 的參考設計，那麼外型和介面會被固定，差異主要來自控制器和韌體。

這時候慧榮的機會比較大，因為它的參考設計套件已經對齊多種企業級規格，客戶要做符合規格的硬碟時，採用慧榮控制器的機會較高。群聯雖然也能提供控制器，但優勢會小一些。

情境二：平價 AI 在企業和邊緣端普及

如果未來很多中小企業和研究單位想用較低的成本跑 AI，群聯的 **aiDAPTIV+** 解決方案會比較有機會。

因為這套方案可以透過 **SSD** 來延伸記憶體，幫助降低整體成本。而慧榮因為較少做軟體和整套方案，在這類市場直接受惠的空間會比較有限。

情境三：DRAM 持續短缺，SSD 被拿來當記憶體使用

只要「用 **SSD** 來補充記憶體」這個趨勢持續，兩家公司都會受益。差別在於，群聯除了賣控制器，還能賣軟體和自有品牌 **SSD**，可以賺取更多利潤；慧榮則主要靠控制器出貨量來受惠，獲利方式較為單純。

情境四：NAND 原廠自己做控制器

如果三星、美光等 **NAND** 廠商決定大幅自製控制器，獨立控制器商的空間就會被壓縮。

其中慧榮受到的影響可能比較直接，因為它主要靠賣控制器。群聯雖然也會受影響，但因為有軟體和自有品牌 **SSD**，緩衝空間會大一些。

7.6 其實也有其他玩家

除了群聯和慧榮之外，**Marvell** 也是企業級控制器領域的重要玩家之一，尤其在高階資料中心應用有一定市占。

另外，這波浪潮甚至催生出一批一出生就鎖定 AI 推理的「原生玩家」，例如韓國的 **FADU**。

不過就目前在 AI 儲存領域的能見度和商業模式差異來看，群聯與慧榮仍是兩個最具代表性的玩家。

第八章 | 一場規則還沒寫完的牌局

在前面的章節，我們討論了儲存架構的變化與控制器的角色轉變。但如果把視角拉回當下市場，會發現一個現實情況：這套讓 SSD 承擔記憶體角色的新架構，目前實際採用規模仍然很小。



NVIDIA Vera Rubin NVL72

AI supercomputer for the next generation of AI

NVFP4 Inference	3.6 EFLOPS	5x Blackwell
NVFP4 Training	2.5 EFLOPS	3.5x
LPDDR5X Capacity	54 TB	2.5x
HBM4 Capacity	20.7 TB	1.5x
HBM4 Bandwidth	1.6 PB/s	2.8x
Scale-Up Bandwidth	260 TB/s	2x

這套以 NVIDIA CMX 與 STX 為主的儲存架構，目前主要服務於高階 AI 伺服器機櫃。它還沒有普及到一般企業資料中心或大規模推理集群。

無論是消費性裝置、一般企業伺服器，還是目前大部分的 AI 推理工作，基本上都還未用到這類高規格的儲存方案。

更重要的是，這套架構的硬體規格與物理形態，目前都還在演進中。

包括硬碟外型尺寸、資料存取的最小單位，以及整體的介面與協定等，業界都還在持續討論，尚未形成最終的公認標準。

從供應鏈來看，雖然多家廠商已宣布支持新架構，但真正能穩定大量出貨的產品還不多。根據目前進度，符合新架構的儲存方案預計要到 2026 年下半年才會開始較大規模供貨。

8.1 為什麼這個早期市場仍然值得關注？



雖然目前規模還小，但有幾個長期趨勢讓這個方向值得注意。

首先，AI 的重心正從訓練轉向推理，而推理正是這類儲存架構最能發揮作用的場景。

未來推理伺服器的數量預計會大幅超過訓練伺服器，**KV Cache** 的儲存需求也會從少數頂尖應用，變成更普遍的基礎需求。

其次，每台推理伺服器所需的 **SSD** 數量有增加的趨勢。根據部分產業分析，單台伺服器搭載的 **SSD** 數量可能會明顯成長，這會進一步放大整體儲存需求。

這裡有一個常被忽略的點：用 **SSD** 來延伸記憶體，並不代表 **DRAM** 的需求會減少。


相反地，當 **SSD** 承擔了部分原本由 **DRAM** 負責的 **KV Cache** 工作後，**DRAM** 反而能被釋放出來，用在其他更需要低延遲或高頻寬的任務上。

這類似 **Jevon's Paradox** 的概念，效率提升後，資源反而被用在更多地方，整體需求不一定下降。

第三，**NVIDIA** 的 Rubin 平台預計在 2026 年下半年開始較大規模部署，後續還會有 Rubin Ultra 和 Feynman 等後續平台。

這些平台的推出，將為符合新儲存規格的产品提供較明確的採用時程。

8.2 規則未定：獨立控制器廠商的策略機會



對獨立控制器廠商來說，規格尚未完全定案，既是機會也是挑戰。

機會在於，如果能在這個階段就進入主要平台的參考設計，就有機會參與規則的制定，而不是之後只能在既定規格下進行價格競爭。

更重要的是，當 **SSD** 被要求承擔更多記憶體角色時，控制器的角色也隨之提升。

過去控制器主要負責資料的正確存取與壽命管理，但在新的架構下，它需要處理更細的資料顆粒度、更穩定的服務品質，以及與 **DPU** 和上層軟體的協作。

這些要求讓控制器從過去相對次要的元件，變得更具策略意義。


8.3 重估的機會

你可能會問，那麼繼續持有 Kioxia 和 SanDisk 等 **NAND** 原廠，不就行了嗎？

的確，當 **SSD** 在 AI 基礎設施中的角色增加時，**NAND Flash** 的需求上升，這些直接生產儲存顆粒的原廠會是明顯的受惠者，這也是最簡單直接的角度。

然而，**NAND Flash**的重要性在過去大半年已經被市場充份認知，但在這波儲存架構的轉變中，控制器的可能性會有可能被重新評估。

8.4 結語



回顧整篇文章，我們從 AI 的記憶體瓶頸開始，討論了 SSD 被拉進記憶體階層後，控制器這個過去被低估的角色如何逐漸浮上檯面。

我們也看到，群聯與慧榮這兩家獨立控制器廠商，選擇了兩種不同的路徑來回應這場轉變。

這場儲存架構的演進仍在進行中。規格尚未完全定案，商業模式仍在調整，誰能在這場價值重分配中取得更有利的位置，目前還沒有最終答案。

但可以確定的是，控制器這個曾經被視為配角的元件，已經不再是過去那個「夠用就好」的角色。

未來的勝負，很大程度將取決於誰能更準確地理解 AI 對儲存的真正需求，並且在規則逐步成形的過程中，找到屬於自己的位置。

本機離線版本・圖片與內文完整

← 回索引

在原始站開啟 ↗

