
Lab2 Report

1. Introduction about the overall system



Lab2 為 FIR(Finite Impulse Response)在兩個不同的 port level protocol(m_axi、axis)的硬體(PYNQ Z2)實作。

透過 Vitis_hls 撰寫 pragma 或設定 directive 來定義輸入與輸出透過何種 program I/O 來傳輸,並使用先前寫好的 testbench 對於主程式進行 C simulation。在 Simulation後,進行 Synthesis,觀察在主視窗跳出的 synthesis report 並分析其 timing 和 area 的 information。接著進行 C 和 RTL 的 Co-simulation 觀察波型,並輸出 RTL code 供 Vivado進行下一步動作。

由 Vitis_hls 所匯出的 RTL code 匯入 Vivado, 並對其進行 block


design。加入在 Vitis_hls 設定好的做完 Kernel 端和 ZYNQ7
Processing System 作為 host 端,在不同的 port level protocol 中適當加入需要的硬體資源(如在 axis 部分加入 AXI Directed Memory Address)並透過 auto connection 完成 block design。進行完 block design後,對其進行 wrapper 以利後續 Bitstream 的生成。最後將Bitstream 輸出的.bit 檔、.hwh 檔和 host program 上傳至 OnlineFPGA的 Jupyter Notebook 中,在 PYNQ 上進行運算,並與先前 Vitis_hls的 C Simulation 結果進行比較。

2. Observation & Learning

(1) Vitis hls

1. 程式碼理解

在 kernel code 部分,兩個不同的 port level protocol 的行為皆相同,皆為在第幾個的輸出為當下時序前每一個輸入乘上每一個輸入對應到的權重的總和。而在 port level protocol 部分,兩個定義不同。在m_axi 部分,其透過 directive 方式對於 top module 和 I/O 的 interface 進行定義,而在 axis 部分,則是使用 pragma 如 Lab1 的方式進行定義。



圖(1) m_axi 定義 port level protocol 方式(directive)

```
#pragma HLS INTERFACE s_axilite port=regXferLeng
#pragma HLS INTERFACE s_axilite port=an32Coef
#pragma HLS INTERFACE axis register both port=pstrmOutput
#pragma HLS INTERFACE axis register both port=pstrmInput
#pragma HLS INTERFACE s_axilite port=return
```

圖(2) axis 定義 port level protocol 方式(pragma)

	m_axi	axis
pn32HPInput/pstrmInput	m_axi depth = 600 offset:slave	axis register mode : both
pn32HPOutput/pstrmOutput	m_axi depth = 600 offset:slave	axis register mode : both
an32Coef	s_axilite	s_axilite
regXferLeng	s_axilite	s_axilite

表(1) 兩個不同 program I/O 所使用所有的 Interface

以上為本次實驗中兩個不同 program I/O 所使用所有的 Interface 設定。在 testbench 部分匯入標頭檔後,將輸入信號寫入 input array 當中供代入 top module 產生資料所用。

在將輸入寫入 input array 部分,透過兩者的 testbench 可以分別觀察 到兩個不同的 protocol 儲存資料方式的不同。同樣都是將輸入信號 寫入 array 中, axis 部分需多紀錄 valDataCtrl 的訊號,當 index > 75 時,valDataCtrl 為 1。

有了 input array 後,可將 input、tabs 和要傳送的資料長度引入 top module,運算後的結果將寫入 out.dat,最後將 out.dat 與已知的 out_gold.dat 內所有資料比對得到結果,若完全相同,則印出"Test Passed!",否則印出"Test Failed!"。

2. C Simulation

在了解程式碼的運作方式後對於其進行 C Simulation,可透過 testbench 對於 C code 進行 behavior 的驗證,如下兩張圖所示。

圖(3) m axi 的 C Simulation

圖(4) axis 的 C Simulation

3. C Synthesis

在進行完成 C simulation 後,將對於 C code 進行 Synthesis。

Detail: * Instance: Module | BRAM 18K| DSP| FF | LUT | URAM| Instance 0| 0| 288| 0| 33| 2794| 0| 0| 718| 2881 4361 Icontrol s axi U Icontrol s axi |grp_fir_n11_maxi_Pipeline_XFER_LOOP_fu_242 |fir_n11_maxi_Pipeline_XFER_LOOP |gmem_m_axi |+----|gmem_m_axi_U 718 | 1318 | 01 ITotal 0| 33| 3800| 2838| 0 |

圖(5) m axi 的 Utilization

Detail: * Instance:						
Instance	Module	BRAM_18K	DSP	FF	LUT	URAM
control_s_axi_U grp_fir_n11_strm_Pipeline_XFER_LOOP_fu_112	control_s_axi fir_n11_strm_Pipeline_XFER_LOOP	0 0		154 2834	180 1153	
Total		0	33	2988	1333	0

圖(6)axis 的 Utilization

在 Utilization 部分,m_axi 部分共使用了 33 個 DSP(Digital System Processing)、3800 個 FF(Flip-Flop)和 2838 個 LUT(Look Up Table)來建構此運算需要的 resource。在 axis 部分, 共使用了 33 個 DSP(Digital System Processing)、2988 個 FF(Flip-Flop)和 1333 個 LUT(Look Up Table)來建構此運算需要的 resource。由結果可推論,在運算部分(DSP),兩者使用的硬體資源相同,而在記憶體存儲部分,axis 在硬體資源的使用上相較 m axi 可以更加節省。

	_	*****	
46 *	S	AXILITE	Registers

48 Interface	Register	Offset	Width	Access	+ Description +	Ī
50 s_axi_control 51 s_axi_control 52 s_axi_control 53 s_axi_control 54 s_axi_control	pn32HPInput_1 pn32HPInput_2 pn32HPOutput_1 pn32HPOutput_2 regXferLeng	0x10 0x14 0x1c 0x20 0x28	32 32 32 32 32	W W W W	Data signal of pn32HPInput Data signal of pn32HPInput Data signal of pn32HPOutput Data signal of pn32HPOutput Data signal of regXferLeng	

圖(7) m axi 的 s axilite configuration register

38 * S_AXILITE Regis							
40 Interface	Register	Offset	Width	Access	Description	Bit Fields	
42 s_axi_control 43 s_axi_control	CTRL GIER	0x00 0x04	32 32	RW RW	Control signals Global Interrupt Enable Register	0=AP_START 1=AP_DONE 2=AP_IDLE 3=AP_READY 7=AUTO_RESTART 9=INTERRUPT 0=Enable	
44 s_axi_control 45 s_axi_control 46 s_axi_control	IP_ISR	0x0c	32 32 32	RW RW W	IP Interrupt Enable Register IP Interrupt Status Register Data signal of regXferLeng	0=CHAN0_INT_EN 1=CHAN1_INT_EN 0=CHAN0_INT_ST 1=CHAN1_INT_ST 	


圖(8) m axi 的 s axilite configuration register

在 C synthesis 的部分,也可以觀察兩個不同 program I/O 所使用 Interface 在合成出的 s_axilite configuration register 差異,如圖(7)和圖(8)所示。

4. C & RTL Co-simulation


(1) m axi

進行 C 和 RTL 的 Co-simulation 時,可得整個系統的 Waveform,如下圖所示。




圖(10) block level protocol of m axi

圖(10)為 m_axi 的 block level protocol 的 Waveform,綠色波型依序為 ap_start、ap_done、ap_idle、ap_ready。當 ap_start 由 0 抬升至 1, ap_idle 離開 ap_idle 狀態由 1 轉為 0。當 ap_ready 由 0 抬升至 1, ap_done 也 隨之升起,此時 Master 端與 Slave 端開始 handshake。而當 ap_ready 下降至 0 時,ap_start 與 ap_done 隨之下降至 0, ap_idle 則抬升至 1 等 待下一次 handshake,並且整個測試結束。




圖(11) axi_master of m_axi (1)



圖(12) axi_master of m_axi (1)

圖(11)為 axi_master 讀寫資料的波型圖。可觀察到在 1650ns 時, axi_master 每 10ns 讀取一筆資料,並資料由 000000 讀取至 ffffff,而 在寫入部分則是在 1945ns 開始寫入, axi_master 每 10ns 寫入一筆資料, 然而寫入無特定順序。



圖(13) port level protocol of m axi

圖(13)為 port level protocol 的 Waveform,可觀察到在 ARVALID 部分都為 0,故都沒有讀取任何的資料且可觀察到 RDATA 都為高阻抗。在寫入部分,可觀察到 AWREADY 先由 0 抬升至 1 等待 AWVALID 為 1 準備 handshake,並在 AWVALID 由 0 抬升至 1 開始 handshake 得到要寫入的 address。WVALID 部分,則是先由 0 抬升至 1 等待得到要寫入的 address。當 AWVALID和 AWREADY 都變成 negedge 時,WREADY 由 0 抬升至 1 開始寫入資料。完成資料寫入後,WVALID和 WREADY 降至 0。

Modules & Loops	Avg II	Max II	Min II	Avg Latency	Max Latency	Min Latency
▼ © fir_n11_maxi				728	728	728
▶ ⊚ fir n11 maxi Pipeline XFER LOOP				715	715	715

圖(14) Latency of m_axi


上圖為 m_axi 的 Co-sim 結果,得到平均延遲、最小延遲和最大延遲如圖(14)。

(2) axis




圖(15) block level protocol of axis

圖(15)為 axis 的 block level protocol 的 Waveform,綠色波型依序為 ap_start、ap_done、ap_idle、ap_ready。當 ap_start 由 0 抬升至 1, ap_idle 離開 ap_idle 狀態由 1 轉為 0。當 ap_ready 由 0 抬升至 1, ap_done 也 隨之升起,此時 Master 端與 Slave 端開始 handshake。而當 ap_ready 下降至 0 時,ap_start 與 ap_done 隨之下降至 0, ap_idle 則抬升至 1 等 待下一次 handshake,並且整個測試結束,與 m_axi 的波型近乎完全相同,差別在於完成整體測試時間。



圖(16) output of axis

圖(16)為 axis output 的相關資訊,可觀察到當 t=1.925us 時,資料開始輸出,並且每 0.1us 輸出一筆資料直至資料完整輸出。



圖(17) input of axis

圖(17)為 axis input 的相關資訊,可觀察到起始時 TREADY 先由 0 抬 升至 1,等待 TVALID 為 1 做資料的 handshake,如同老師上課所述 的前面有著 FIFO Buffer 存放資料,使得 TREADY 可以叫 TVALID 先 抬升至 1。由圖(17)下半部分可觀察出當完成輸入一筆資料時, TREADY 就會有一個 pluse,並且每 0.11us 輸入一筆資料。

Modules & Loops	Avg II	Max II	Min II	Avg Latency	Max Latency	Min Latency
▼ © fir_n11_strm				6606	6606	6606
▶ © fir n11 strm Pipeline XFER LOOP				6603	6603	6603

圖(18) Latency of axis

上圖為 axis 的 Co-sim 結果,得到平均延遲、最小延遲和最大延遲如圖(18)。

5. Export RTL

在完成 C 和 RTL 的 Co-simulation 後,匯出 RTL code 供 Vivado 進一步分析使用。

(2) Vivado

由 Vitis_hls 匯出的 RTL code,在 Vivado 中可建立其 block design。在 block design中,加入 Vitis_hls 設定好的做完 Kernel 端和 ZYNQ7 Processing System 作為 host 端,在不同的 port level protocol 中適當加入需要的硬體資源(如在 axis 部分加入 AXI Directed Memory Address)並透過 auto connection 完成 block design。進行完 block design後,對其進行 wrapper 以利後續 Bitstream 的生成。


(3) Jupyter Notebook

由 Vivado 輸出的 BitStream 中的.bit 檔、.hwh 檔與寫好的.ipynb 檔, 將其上傳至 OnlineFPGA 的 Jupyter Notebook 中並在 PYZQ Z2 上進 行運算得到結果。

在.ipynb 檔中,須將 axi_dma_out_1 改為在 Vivado block design 階段 我們所設計的 AXI Direct Memory Address(axi_dma_out_0),否則會 編譯失敗。

(a) m_axi


Entry: /usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py
System argument(s): 3
Start of "/usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py"
Kernel execution time: 0.0006015300750732422 s



Exit process

Entry: /usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py
System argument(s): 3

Start of "/usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py" Kernel execution time: 0.0016248226165771484 s



Exit process

3. Screen dump

(1) Performance

(a) m_axi

18 +	Timing:		
19	* Summary:		
20	+		
21	Clock Target Estimated Uncertainty		
22	······		
23	ap clk 10.00 ns 7.300 ns 2.70 ns		
24	+		
25			
26 +	Latency:		
27	* Summary:		
28	+	+	
29	Latency (cycles) Latency (absolute) Inte	erval Pipeline	
30	min max min max min	max Type	
31	+	+	
32	? ? ? ? ?	? no	
33	+	+	
34			
35	+ Detail:		
36	* Instance:		
37	+	++	-+
38		1	Latency (cycles) Latency (absolute) Interval Pipeline
39	Instance	Module	min max min max min max Type
40	+	++	-+
41	grp_fir_n11_maxi_Pipeline_XFER_LOOP_fu_242	fir_n11_maxi_Pipeline_XFER_LOOP	? ? ? ? no
42	+	++	-+

	0.46	
17 ==	= Performance Estimates	
	======================================	
19	* Sunnary:	
20		
21	Clock Target Estimated Uncertainty	
22	†	
23	ap_clk 10.00 ns 6.923 ns 2.70 ns	
24	++	
25		
27	* Summary:	
28	++	
29	Latency (cycles) Latency (absolute) Interval Pipeline	
30	min max min max min max Type	
31	++	
32	? ? ? ? ? no	
33	++	
34		
35	+ Detail:	
36	* Instance:	
37	++++++	+
38	Latency (cycles) Latency (absolute) Interval Pipel	ine
39	Instance Module min max min max min max Typ	e
40	+	+
41	grp_fir_n11_strm_Pipeline_XFER_LOOP_fu_112	no
42		+
43		
44	* Loop:	
	N/A	

(2) Utilization

(a) m_axi

50	== Utilization Est	imates													
51	* Summary:														
53	+	+													
55	Name +	+	+			-+	+								
56 57	DSP Expression	-	-	- 0	4	- - 0 -									
58	FIFO	:	-	0 - 3800		- [į								
60	Instance Memory	0	33	3800	283		 								
61	Memory Multiplexer Register	:	-	650	17	5 -									
63	+	+	+	+	+	-+	+								
65	Total +	+	+			-+	+								
	Available +														
68	Utilization (%)	0	15	4		5 0	l								
70		+	+			-+	+								
	+ Detail: * Instance:														
73 74	+				+										
75	÷				+						+	+	+	+	+
76 77	control_s_axi grp_fir_n11_m				242	control fir n11	_s_ax maxi	(i Pipe	eline		0 0		288 2794		
78 79	gmem_m_axi_U				1	gmem_m_	axi				[0	0	718	1318	0
80	Total				1						0	33	3800	2838	0
81 82	+				+						++	+	+	+	+
83	* DSP:														
84															
85 86	* Memory:														
87 88	N/A														
89 90	* FIFO: N/A														
91 92	* Expression:														
93 94	+	lame Ope		++											
95	+			+	++-		+			-+					
96 97	add_ln16_fu_28 +														
98 99				0 0	40 ++-		33			2					
100 101	* Multiplexer:														
102	+			Sizol Pi											
104															
105 106	an32Coef_addre	850 65 65		12 15	1	48 15									
107 108	gmem_ARVALID gmem_AWVALID	9		2 2	1 1	2 2									
109 110	gmem_BREADY	9		2	1	2 2									
111	13	9		2	1	2									
112 113	Total	175		37	10	73									
114	* Pogistos:	+	+	+	+										
116 117	* Register:														
118 119	+									Const Bits +					
120 121	an32Coef_load_1 an32Coef_load_1	.0_reg_446 reg_340					32 32	0 0	32 32	0					
122 123	an32Coef_load_2 an32Coef_load_3	_reg_350					32 32		32 32						
124 125	an32Coef_load_4 an32Coef_load_5	_reg_370				į	32 32		32 32	0					
126 127	an32Coef_load_6 an32Coef_load_7	_reg_390					32	0	32	0					
128	an32Coef_load_8	_reg_410					32	0	32	j					
129 130	an32Coef_load_9 an32Coef_load_r	_reg_420 eg_330					32 32	0	32 32	j 0j					
131 132	ap_CS_fsm grp_fir_n11_max	i_Pipeline_	XFER_LO	OP_fu_242_	ap_star	t_reg	14 1	:	14 1	0					
133 134	lshr_ln16_cast_ pn32HPInput_rea	reg_440	_				31 64		31 64						
135 136	pn32HPOutput_re trunc_ln18_1_re	ad_reg_430				į	64 62	0	64 62	0					
137 138	trunc_ln30_1_re	g_456					62	0	62	0					
139 140	Total					i	650	0	650	0					
140	+														

```
50 == Utilization Estimates
51 ========
52 * Summary:
53 +----
54 | Name | BRAM_18K| DSP
55 +-----
                   | BRAM_18K| DSP |
56 |DSP
57 |Expression
                                         0
58 |FIFO
59 |Instance
                           0 |
                                33
                                      2988
                                              1333
60 |Memory
61 |Multiplexer
36 l
64 |Total | 0| 65 +----+
                                                      0 |
                                33|
                                      3024
                                              1409
66 | Available | 280 | 67 +-------
68 | Utilization (%) | 0 | 15 | 69 +-----
                                         2|
70
71 +
72
      * Instance:
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
      | Instance | Module
                                                                               | BRAM_18K| DSP| FF | LUT | URAM|
      0 I
                                                                                          331
                                                                                               28341
                                                                                                      1153I
                                                                                                              0 |
      Total
                                                                                       0 |
                                                                                          33|
                                                                                               2988
                                                                                                      1333
                                                                                                              0 |
      * DSP:
      N/A
      * Memory:
      N/A
      * FIF0:
      N/A
      91
92
93
94
95
96
97
98
89
100
101
102
103
104
105
110
111
112
113
114
115
116
117
118
119
110
111
1118
1119
                                                         | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
                                                                   0|
0|
      |ret_V_fu_171_p2
|grp_fir_n11_strm_Pipeline_XFER_LOOP_fu_112_pstrmOutput_TREADY
                                                                                                 2|
      |Total
                                                                     0| 0|
                                                                           42|
                                                                                                 3|
      * Multiplexer:
      | 34| 7| 2| 7|
      * Register:
       Name | FF | LUT| Bits| Const Bits|
      | ap_CS_fsm
|grp_fir_n11_strm_Pipeline_XFER_LOOP_fu_112_ap_start_reg
|tmp_reg_187
|Total
                                                           0 |
0 |
0 |
                                                                          0 |
0 |
0 |
```

(3) Interface


(a) m_axi


144 ====== 145 == Inte	======================================			=======		
	. y . 	+	+		++	+
149	RTL Ports				Source Object	
	_	in		s_axi		
	control_AWREADY	out		s_axi		
	control_AWADDR	in		s_axi		
154 s_axi_	control_WVALID	in	1	s_axi	control	
	control_WREADY	out		s_axi		
	control_WDATA	in		s_axi		
	control_WSTRB	in		s_axi		
	control_ARVALID control_ARREADY	in out		s_axi s axi		array array
	control_ARADDR	in		s_axi		
		out		s_axi		array
	control_RREADY	in		s axi		array
	control_RDATA	out	32	s_axi	control	array
164 s_axi_	control_RRESP	out	2	s_axi	control	array
	control_BVALID	out		s_axi		
	control_BREADY	in		s_axi		
	control_BRESP	out		s_axi		
168 ap_clk	_	in		ap_ctrl_hs		
169 ap_rst		in in		ap_ctrl_hs		
170 ap_sta 171 ap_don		in out		ap_ctrl_hs ap_ctrl_hs		
171 ap_don 172 ap_idl		out		ap_ctrl_hs		
173 ap_rea		out		ap_ctrl_hs		return value
	gmem AWVALID	out		m axi		
	gmem_AWREADY	in		m_axi		pointer
	gmem_AWADDR	out		m_axi		pointer
177 m_axi_	_	out	1	m_axi		pointer
178 m_axi_	gmem_AWLEN	out	8	m_axi	gmem	pointer
179 m_axi_	gmem_AWSIZE	out	3	m_axi	gmem	pointer
	gmem_AWBURST	out		m_axi	-	pointer
	gmem_AWLOCK	out		m_axi		pointer
	gmem_AWCACHE	out		m_axi	- :	pointer
	gmem_AWPROT	out		m_axi		pointer
184 m_axi_	gmem_AWREGION	out out		m_axi m_axi		pointer pointer
	gmem_AWNLGTON gmem_AWUSER	out		m_axi		pointer
	gmem WVALID	out		m axi		pointer
188 m_axi_	gmem_WREADY	in	1	m_axi	gmem	pointer
189 m_axi_		out	32	m_axi		pointer
190 m_axi_		out		m_axi		pointer
191 m_axi_		out		m_axi	- :	pointer
192 m_axi_		out		m_axi	- :	pointer
193 m_axi_	gmem_ARVALID	out out		m_axi m axi		pointer pointer
	gmem_ARREADY	in		m_axi		pointer
	gmem_ARADDR	out		m_axi		pointer
197 m_axi_		out	•	m axi		pointer
198 m_axi_		out		m_axi		pointer
199 m_axi_	gmem_ARSIZE	out	3	m_axi	gmem	pointer
200 m_axi_	gmem_ARBURST	out	2	m_axi	gmem	pointer
	gmem_ARLOCK	out		m_axi		pointer
	gmem_ARCACHE	out		m_axi		pointer
	gmem_ARPROT	out		m_axi	- :	pointer
204 m_axi_		out		m_axi		pointer
	gmem_ARREGION	out		m_axi		pointer pointer
	gmem_ARUSER gmem RVALID	out in		m_axi m_avil		pointer
	gmem_RREADY	out		m_axi m axi		pointer
209 m_axi_		in		m_axi		pointer
210 m_axi_	_	in		m_axi		pointer
211 m_axi_	_	in		m_axi		pointer
212 m_axi_	_	in		m_axi		pointer
213 m_axi_		in		m_axi		pointer
214 m_axi_	gmem_BVALID	in		m_axi		pointer
	gmem_BREADY	out		m_axi		pointer
216 m_axi_		in		m_axi	- :	pointer
217 m_axi_	gmem_BID	in	1	m_axi	gmem	pointer


124 =============					
125 == Interface					
126 ====================================					
127 * Summary:					
128 +	++	+	+		
				Source Object	C Type
130 +		+			
131 s axi control AWVALID	in	1	s axi	control	array
132 s axi control AWREADY	out		s_axi	control	array
133 s_axi_control_AWADDR	in		s axi	control	array
134 s_axi_control_WVALID	in		s_axi	control	array
135 s_axi_control_WREADY	out		s axi	control	array
136 s axi control WDATA	in		s axi	control	array
137 s_axi_control_WSTRB	in		s_axi	control	array
138 s axi control ARVALID	in		s axi	control	array
139 s axi control ARREADY	out		s_axi	control	array
140 s axi control ARADDR	in		s axi	control	array
141 s axi control RVALID	out		s axi	control	array
142 s axi control RREADY	in		s axi	control	array
143 s_axi_control_RDATA	out		s_axi	control	array
144 s_axi_control_RRESP	out		s_axi	control	array
145 s axi control BVALID	out		s axi	control	array
146 s axi control BREADY	in		s axi	control	array
147 s_axi_control_BRESP	out		s axi	control	array
148 ap_clk	in		ap ctrl hs	fir n11 strm	return value
149 ap rst n	in		ap ctrl hs	fir n11 strm	return value
150 interrupt	out		ap_ctrl_hs	fir n11 strm	return value
151 pstrmInput_TDATA	in		axis	pstrmInput V data V	pointer
152 pstrmInput TVALID	in		axis	pstrmInput V dest V	pointer
153 pstrmInput TREADY	out		axis	pstrmInput V dest V	pointer
154 pstrmInput TDEST	in		axis	pstrmInput V dest V	pointer
155 pstrmInput_TKEEP	in		axis	pstrmInput_V_keep_V	pointer
156 pstrmInput TSTRB	in		axis	pstrmInput_V_strb_V	pointer
157 pstrmInput TUSER	in		axis	pstrmInput V user V	pointer
158 pstrmInput_TLAST	in		axis	pstrmInput_V_last_V	pointer
159 pstrmInput TID	in		axis	pstrmInput V id V	pointer
160 pstrmOutput_TDATA	out		axis	pstrmOutput V data V	pointer
161 pstrmOutput TVALID	out	•	axis	pstrmOutput V dest V	pointer
162 pstrmOutput TREADY	in		axis	pstrmOutput_V_dest_V	pointer
163 pstrmOutput TDEST	out		axis	pstrmOutput V dest V	pointer
164 pstrmOutput TKEEP	out		axis	pstrmOutput V keep V	pointer
165 pstrmOutput TSTRB	out		axis	pstrmOutput_V_strb_V	pointer
166 pstrmOutput TUSER	l outl		axis	pstrmOutput_V_user_V	pointer
167 pstrmOutput TLAST	out		axis	pstrmOutput V last V	pointer
168 pstrmOutput TID	out		axis	pstrmOutput V id V	pointer
169 +	+				


(4) Co-simulation transcript/waveform


(a) m_axi















(5) Jupyter Notebook execution results

(c) m_axi

Entry: /usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py
System argument(s): 3

Start of "/usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py" Kernel execution time: 0.0006015300750732422 s




Exit process

(d) axis

Entry: /usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py
System argument(s): 3

Start of "/usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py" Kernel execution time: 0.0016248226165771484 s



Exit process