111-1 535313

進階可程式邏輯系統設計與應用

Advanced Programmable Logic System
Design and Application

實驗編號: LAB 01

實驗名稱: Add two 1-digit BCD numbers

結果報完成日期: 2022.10.16

姓名: 王語

系級:機械四

學號: 0811127

一、 實驗目的

藉由全加器組成漣波加法器、多位元多工器、七段顯示器解碼器、溢位判斷等等設計 BDC 加法器,並將輸入、計算結果顯示於七段顯示器,當輸入超過 9 時 LEDR 亮起偵錯,也藉由實驗熟悉 Quartus 軟體之使用。

二、 Verilog 程式碼

總電路連接結果可以直接看 RTL 會更淺顯易懂。

```
E Lab_01_0811127.v
     // 0811127 王語
      module Lab 01 0811127 ( input [8:0] SW,
                               output [9:9] LEDR,
                               output [6:0] HEX0, HEX1, HEX2, HEX3, HEX4, HEX5 );
     wire errtemp1 , errtemp2 ;
     wire [3:0] sum;
10
     wire cout;
11
     BCD_converter no_name_haha1 (
                                        .v(SW[3:0]),
12
                                        .d1(HEX1),
13
14
                                        .d0(HEX0),
15
                                        .v5(0),
16
                                        .err(errtemp1) );
17
     BCD converter no name haha2 (
                                        .v(SW[7:4]),
19
                                        .d1(HEX3),
                                        .d0(HEX2),
                                        .v5(0),
21
                                        .err(errtemp2) );
22
23
     BCD_converter no_name_haha3 (
24
                                        .v(sum),
25
                                        .d1(HEX5),
                                        .d0(HEX4),
                                        .v5(cout),
27
                                        .err() ); //err 忽略
28
29
30
     fourbits_adder fourbitsFFD (.a(SW[3:0]),
                                    .b(SW[7:4]),
31
32
                                    .Cin(SW[8]),
                                    .Cout(cout),
                                    .sum(sum));
     assign LEDR[9] = errtemp1|errtemp2;
      endmodule
38
```

```
module BCD_converter ( input [3:0] v,
                       input v5 , // 第五個bit
                       output [6:0] d1 , d0 ,
                       output err );
wire z ;
wire [3:0] vps; //v plus six , 加六進位
wire [6:0] dtemp;
//(X) assign six = 4'd6;
fourbits adder fourbitsFFD (.a(v),
                            .b(4'b0110),
                            .Cin(0),
                            .Cout(),
                            .sum(vps));
fourbits sel Fourbits sel(
                           .s(z|v5),
                            .a(vps),
                            .b(v),
                            .out(dtemp) ); // 用sel 取代 if (z) ... else...
comparator com_1 ( .v(v),
                   .z(z));
assign err = z ;
assign d1[1] = \sim(z|v5);
assign d1[2] = ~(z|v5); // 最多19 直接給1 不然就 0
assign d1 [0] = 1;
assign d1[6:3] = 4'b1111; // 共陽極
ssd seven_segment_decoder ( .Din(dtemp),
                           .Dout(d0) );
endmodule
```

42

```
module comparator (input [3:0] v,
 79
                          output z );
      assign z = (v[3]&v[2])|(v[1]&v[3]); // 真直表得出
      endmodule
 84
      module sel (input a, b, s,
                 output out );
                                  //這邊變數改成A0 A1 會更好判讀
      assign out = (a\&s)|(b\&(\sim s)); //s=0 >> b, s=1 >> a
      endmodule
      module fourbits sel (
                              input [3:0] a, b,
                              input s,
                              output [3:0] out );
      //generate 真香
 94
      sel sel0(
                  .a(a[0]),
                  .b(b[0]),
                  .s(s),
                  .out(out[0]) );
98
      sel sel1(
                  .a(a[1]),
                  .b(b[1]),
                  .5(5),
                  .out(out[1]) );
104
      sel sel2(
                  .a(a[2]),
                  .b(b[2]),
                  .s(s),
                  .out(out[2]) );
      sel sel3(
                  .a(a[3]),
110
                  .b(b[3]),
111
                  .s(s),
112
                  .out(out[3]) );
      endmodule
114
```

Z 用來判斷輸入數值 A 和 B 是否超過 10


```
116
      //七段顯示器
      module ssd (
117
                       input [3:0] Din,
118
                       output [6:0] Dout );
                           ((!Din[3])&(!Din[2])&(!Din[1])&( Din[0]))|
119
      assign Dout[0] =
                           ((!Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
120
121
                           (( Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
                           (( Din[3])&(!Din[2])&( Din[1])&( Din[0]));
122
123
      assign Dout[1] =
                           ((!Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
124
                                      ( Din[2])&( Din[1])&(!Din[0]))|
125
                           (( Din[3])&
                                                 ( Din[1])&( Din[0]))|
126
                           (( Din[3])&( Din[2])&
127
                                                           (!Din[0]));
128
129
      assign Dout[2] =
                           ((!Din[3])&(!Din[2])&( Din[1])&(!Din[0]))|
130
                           (( Din[3])&( Din[2])&( Din[1])
131
                           (( Din[3])&( Din[2])&
                                                           (!Din[0]));
132
133
134
      assign Dout[3] =
                           ((!Din[3])&(!Din[2])&(!Din[1])&( Din[0]))|
                           ((!Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
135
                           (( Din[3])&(!Din[2])&( Din[1])&(!Din[0]))|
136
                                      ( Din[2])&( Din[1])&( Din[0]));
137
138
      assign Dout[4] =
                           ((!Din[3])&
                                                          &( Din[0]))|
139
140
                                      (!Din[2])&(!Din[1])&( Din[0]))|
                           ((!Din[3])&( Din[2])&(!Din[1])
141
142
143
144
      assign Dout[5] =
                           (( Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
145
                           ((!Din[3])&(!Din[2])&
                                                           ( Din[0]))|
146
                           ((!Din[3])&(!Din[2])&( Din[1])
                                                                    -) l
147
                           ((!Din[3])&
                                                 ( Din[1])&( Din[0]));
148
149
      assign Dout[6] =
                           ((!Din[3])&( Din[2])&( Din[1])&( Din[0]))|
                           (( Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
150
151
                           ((!Din[3])&(!Din[2])&(!Din[1])
                                                                    );
152
      endmodule
153
```

這邊就是使用 kmap 化減工具輔助我得出結果。


```
155
      //element of fulladder
      module efulladder ( input cin , a0 , a1 ,
156
157
                           output cout , sum );
      wire [2:0] temp0 ,temp1;
158
      assign temp0 = {cin,a0,a1};
159
      assign sum = ^temp0[2:0];
160
      assign temp1 = {(a0&a1),(a1&cin),(a0&cin)};
      assign cout = |temp1;
162
163
      endmodule
164
      //ripple adder
166
      module fourbits adder ( input [3:0] a,b,
                               input Cin,
168
                               output Cout,
                               output [3:0] sum );
170
171
172
      wire [3:0] cout;
      // 用generate可以省下很多時間
173
      efulladder fad0(.cin(Cin),
174
175
                       .a0(a[0]),
                       .a1(b[0]),
176
177
                       .cout(cout[0]),
178
                       .sum(sum[0]) );
      efulladder fad1(.cin(cout[0]),
179
                       .a0(a[1]),
180
                       .a1(b[1]),
181
182
                       .cout(cout[1]),
                       .sum(sum[1]) );
183
      efulladder fad2(.cin(cout[1]),
184
                       .a0(a[2]),
186
                       .a1(b[2]),
187
                       .cout(cout[2]),
                       .sum(sum[2]) );
188
      efulladder fad3(.cin(cout[2]),
189
                       .a0(a[3]),
190
191
                       .a1(b[3]),
192
                       .cout(cout[3]),
                       .sum(sum[3]) );
193
194
195
      assign Cout = cout[3];
196
      endmodule
```

三、 實驗結果

初始狀態 : 0 + 0 + 0 = 0




Cin = 1




Cin = 1 , A = 9 , B = 9




Cin = 0 , B = 10 , A = 0




Cin = 0 , A = 10 , B = 10



A = 10 , B = 10




A = 3 , B = 7



四、 RTL

總電路



完整版連結: https://pse.is/4jg36w

五、 問題與討論

- 1. 在七段顯示器真直表化減過程中花費大量時間,才化減出其中一個,我 認為太沒效率,因此在網路上找到 kmap 化減工具,真的很好用,獲得 大幅加速。
- 2. 因為看不習慣 Quartus 開發環境的字體以及顏色,花了一些時間找到整合 VScode 編輯環境,好讓我能使用 VScode 寫 Verilog 程式,並在 Quartus II 下完成 compile、Pin plan、燒錄、RTL 輸出等作業。
- 3. 在開始設計電路前有先草擬一下架構,BCD_converter 一開始只有 4bits 的輸入([3:0] v),但是這樣最多只能呈現 0~15 的情況,因此緊 夾增加 v5,好在這個疏失並沒有太多要調整的地方,是否有十位數只 要判斷是否超過 10(可由 z 決定)或是否有第五位數字(v5 = 1),因此 只要把

```
assign d1[1] = \sim(z);
assign d1[2] = \sim(z);
改成
assign d1[1] = \sim(z|v5);
assign d1[2] = \sim(z|v5);
```

4. 因為沒有 if else 可以使用,因此在設計時用 sel 替代這項功能。

六、 心得

這次實驗收穫滿滿,複習了基本的電路設計,在沒有 always 可以用的前提下,真的很需要動腦,不過設計電路這種東西本來就是要從最基本的開始吧,基礎先穩固才能學更厲害的東西,感謝助教批閱。

七、 備註

助教不好意思我有一些 module 亂命名,希望您不要介意,下次會好好取名字。