

111-1 535313

進階可程式邏輯系統設計與應用

Advanced Programmable Logic System
Design and Application

實驗編號：LAB 03

實驗名稱：Multiplexer

結報完成日期：2022.10.22

姓名：王語

系級：機械四

學號：0811127

一、 實驗目的

本次實驗藉由 LPM 的調用完成乘法以及加法的運算，並且練習負緣觸發的電路設計，也導入 pipelining 技巧，計算出延遲對電路的影響，並使電路能在特定頻率的 CLK 下正常運作。

二、 Verilog 程式碼

```
LAB03 > Lab03_0811127.v
1 // 0811127 王語
2 // LAB03
3
4 //import files
5 //`include "lpm_mult_my.v"
6 //`include "lpm_add16.v"
7
8 //top module
9 module Lab03_0811127 ( input [3:0] KEY, // press >> 0
10                       input [9:0] SW,
11                       output [9:9] LEDR,
12                       output [6:0] HEX0 , HEX1 , HEX2 , HEX3 );
13 reg [7:0] A , B , C , D ;
14 reg [15:0] sum ;
15 wire [15:0] _sum ;
16 reg overflow ;
17 wire _overflow ;
18 reg [3:0] _hex0 , _hex1 , _hex2 , _hex3 ;
19 // wire [15:0] sum_ab , sum_cd ;
20 wire [15:0] A_mult_B , C_mult_D ;
21
22 // algorithm
23 lpm_mult_my AmultB ( .dataa(A),
24                     .datab(B),
25                     .result(A_mult_B) );
26
27 lpm_mult_my CmultD ( .dataa(C),
28                     .datab(D),
29                     .result(C_mult_D) );
30
31 lpm_add16_my add16 ( .dataa(A_mult_B),
32                     .datab(C_mult_D),
33                     .overflow(_overflow),
34                     .result(_sum));
35
36 // display part
37 assign LEDR[9] = _overflow ;
38
39 always @(*) begin
40     if (KEY[3]) begin //ABCD
41         if (SW[8]) begin //CD
42             _hex0 = D[3:0] ;
43             _hex1 = D[7:4] ;
44             _hex2 = C[3:0] ;
45             _hex3 = C[7:4] ;
46         end
47         else begin //AB
48             _hex0 = B[3:0] ;
49             _hex1 = B[7:4] ;
50             _hex2 = A[3:0] ;
51             _hex3 = A[7:4] ;
52         end
53     end
54     else begin //S
55         _hex0 = _sum[3:0] ;
56         _hex1 = _sum[7:4] ;
57         _hex2 = _sum[11:8] ;
```

```

54     else begin          //S
55         _hex0 = _sum[3:0] ;
56         _hex1 = _sum[7:4] ;
57         _hex2 = _sum[11:8] ;
58         _hex3 = _sum[15:12] ;
59     end
60 end
61
62 ssd ssd_0(.Din(_hex0),.Dout(HEX0));
63 ssd ssd_1(.Din(_hex1),.Dout(HEX1));
64 ssd ssd_2(.Din(_hex2),.Dout(HEX2));
65 ssd ssd_3(.Din(_hex3),.Dout(HEX3));
66
67 //set part and algorithm
68 always @(negedge KEY[1] or negedge KEY[0]) begin
69     if (!KEY[0]) begin:reset
70         A <= 8'b0000_0000 ;
71         B <= 8'b0000_0000 ;
72         C <= 8'b0000_0000 ;
73         D <= 8'b0000_0000 ;
74         sum <= 16'b0000_0000_0000_0000 ;
75         overflow <= 1'b0 ;
76     end
77     else begin:set_and_algorithm
78         //algorithm part
79         // sum <= _sum ;
80         // overflow <= _overflow ;
81         //set part
82         if (SW[9]) begin:write_enable
83             if (!SW [8]) begin          // AB
84                 if (KEY[2]) begin      //A
85                     A <= SW[7:0];
86                 end
87                 else begin              //B
88                     B <= SW[7:0];
89                 end
90             end
91             else begin                  //CD
92                 if (KEY[2]) begin      //C
93                     C <= SW[7:0];
94                 end
95                 else begin              //D
96                     D <= SW[7:0];
97                 end
98             end
99         end
100     end
101 end
102
103 endmodule

```

```

109 //seven segment display
110 module ssd (    input [3:0] Din,
111               output [6:0] Dout );
112 assign Dout[0] = ((!Din[3])&(!Din[2])&(!Din[1])&( Din[0]))|
113                 ((!Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
114                 (( Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
115                 (( Din[3])&(!Din[2])&( Din[1])&( Din[0]));
116
117 assign Dout[1] = ((!Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
118                 ((      ( Din[2])&( Din[1])&(!Din[0]))|
119                 (( Din[3])&      ( Din[1])&( Din[0]))|
120                 (( Din[3])&( Din[2])&      (!Din[0])));
121
122 assign Dout[2] = ((!Din[3])&(!Din[2])&( Din[1])&(!Din[0]))|
123                 (( Din[3])&( Din[2])&( Din[1])      )|
124                 (( Din[3])&( Din[2])&      (!Din[0]));
125
126
127 assign Dout[3] = ((!Din[3])&(!Din[2])&(!Din[1])&( Din[0]))|
128                 ((!Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
129                 (( Din[3])&(!Din[2])&( Din[1])&(!Din[0]))|
130                 ((      ( Din[2])&( Din[1])&( Din[0]));
131
132 assign Dout[4] = ((!Din[3])&      &( Din[0]))|
133                 ((      (!Din[2])&(!Din[1])&( Din[0]))|
134                 ((!Din[3])&( Din[2])&(!Din[1])      );
135
136
137 assign Dout[5] = (( Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
138                 ((!Din[3])&(!Din[2])&      ( Din[0]))|
139                 ((!Din[3])&(!Din[2])&( Din[1])      )|
140                 ((!Din[3])&      ( Din[1])&( Din[0]));
141
142 assign Dout[6] = ((!Din[3])&( Din[2])&( Din[1])&( Din[0]))|
143                 (( Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
144                 ((!Din[3])&(!Din[2])&(!Din[1])      );
145
146 endmodule
147

```

```

148 // sub modules from LPM
149 module lpm_add16_my (
150     dataa,
151     datab,
152     overflow,
153     result);
154
155     input  [15:0]  dataa;
156     input  [15:0]  datab;
157     output  overflow;
158     output  [15:0]  result;
159
160     wire  sub_wire0;
161     wire [15:0] sub_wire1;
162     wire  overflow = sub_wire0;
163     wire [15:0] result = sub_wire1[15:0];
164
165     lpm_add_sub LPM_ADD_SUB_component (
166         .dataa (dataa),
167         .datab (datab),
168         .overflow (sub_wire0),
169         .result (sub_wire1)
170         // synopsys translate_off
171         ,
172         .aclr (),
173         .add_sub (),
174         .cin (),
175         .clken (),
176         .clock (),
177         .cout ()
178         // synopsys translate_on
179     );
180     defparam
181         LPM_ADD_SUB_component.lpm_direction = "ADD",
182         LPM_ADD_SUB_component.lpm_hint = "ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO",
183         LPM_ADD_SUB_component.lpm_representation = "UNSIGNED",
184         LPM_ADD_SUB_component.lpm_type = "LPM_ADD_SUB",
185         LPM_ADD_SUB_component.lpm_width = 16;
186
187
188 endmodule
189
190 module lpm_mult_my (

```


```

190 module lpm_mult_my (
191     dataa,
192     datab,
193     result);
194
195     input  [7:0] dataa;
196     input  [7:0] datab;
197     output [15:0] result;
198
199     wire [15:0] sub_wire0;
200     wire [15:0] result = sub_wire0[15:0];
201
202     lpm_mult    lpm_mult_component (
203         .dataa (dataa),
204         .datab (datab),
205         .result (sub_wire0),
206         .aclr (1'b0),
207         .clken (1'b1),
208         .clock (1'b0),
209         .sum (1'b0));
210
211     defparam
212         lpm_mult_component.lpm_hint = "MAXIMIZE_SPEED=9",
213         lpm_mult_component.lpm_representation = "UNSIGNED",
214         lpm_mult_component.lpm_type = "LPM_MULT",
215         lpm_mult_component.lpm_widtha = 8,
216         lpm_mult_component.lpm_widthb = 8,
217         lpm_mult_component.lpm_widthtp = 16;
218
219 endmodule
220


```

三、 實驗結果


燒錄完成，初始狀態如下圖




按下一次 KEY1




SW[9] = 1 按下一次 KEY1




SW[9]=1, SW[8]=1, 按住 KEY2 時按下一次 KEY1




按住 KEY3 顯示當前暫存器計算結果




SW[9]=1, SW[8]=1, 按下一次 KEY1




按住 KEY3 顯示當前暫存器計算結果




將 SW[8] 切換回 0




SW[9]=1, SW[8]=0, 按住 KEY2 時按下次 KEY1




按住 KEY3 顯示當前暫存器計算結果





按下 KEY0，reset



四、RTL











五、 問題與討論

因為先前沒有導入 IP 的經驗，加上 Quartus II 介面和查詢到的網路資料有點對不上，因此這個步驟成了最困難的關卡。

我的 Quartus II 右方沒有 IP Catalog 搜尋框，在 tool 選單裡也沒有。左方是我的 Quartus II，右方是網路資源中的 Quartus II。



好在最後發現可以用 MegaWizard Plug-In Manager 插入 LPM，才順利度過這項難關。

其餘的部分都很簡單，設定數值、七段顯示器等功能都和先前實驗類似，很直覺的就做出來了，其他像是 reset、WE 等功能也只是微調 if 函式，對我來說並不困難。

六、心得

越來越難了，相較前幾次實驗只花一兩個小時就做完，這次實驗花了整整一個下午，大部分時間都花在釐清題目，其餘部分在查怎麼加入 IP，先前沒有用過以為要‘include，導致浪費很多時間卡在這個 BUG 上。

但是還是有不少收穫，至少現在知道怎麼使用與加入 LPM 了，希望日後的實驗能更順利。