111-1 535313

進階可程式邏輯系統設計與應用

Advanced Programmable Logic System
Design and Application

實驗編號: LAB 02

實驗名稱: Time-of-day clock

結報完成日期: 2022.10.17

姓名: 王語

系級:機械四

學號: 0811127

一、 實驗目的

本實驗藉由 D latch 接觸時序電路,並藉由多種方法描述計數器,了解不同構造下計數器性質的差異,也嘗試了 Quartus IP Library 的使用,而在最後的 Time-of-day clock 實驗中也練習到多個正緣觸發的使用,並且複習 BCD 碼的進位與換算。

二、 Verilog 程式碼

```
LAB02 > \( \begin{array}{c} \text{Lab2_0811127.v} \end{array}
       module Lab2_0811127 (
                                 input [9:0] SW ,
                                 input CLOCK 50,
                                 output [6:0] HEX0 , HEX1 , HEX2 , HEX3 , HEX4 , HEX5 );
      reg [3:0] sec_ten , sec_one , hr_ten , hr_one , min_one , min_ten ; //at t0 = 0000
      reg SW8_temp0 , SW8_temp1 ;
       integer count = 0;
      ssd sec_onedigits ( .Din(sec_one),
                             .Dout(HEX0));
       ssd sec_tendigits ( .Din(sec_ten),
                             .Dout(HEX1));
       ssd min_onedigits ( .Din(min_one),
                             .Dout(HEX2));
      ssd min_tendigits ( .Din(min_ten),
                             .Dout(HEX3));
       ssd hr_onedigits ( .Din(hr_one),
                             .Dout(HEX4));
       ssd hr_tendigits ( .Din(hr_ten),
                             .Dout(HEX5));
```

```
// The usage among of resource of ">" is greater than ">="

// Valways @(posedge CLOCK_50) begin

SW8_temp0 <= SW8_temp1;

SW8_temp1 <= SW[8];

if (SW[8]&&(SW8_temp0 != SW[8])) begin

if (SW[9]) begin

hr_one <= SW[3:0];
hr_ten <= SW[7:4];
end

else begin

min_one <= SW[3:0];
min_ten <= SW[7:4];
end

end

end

end</pre>
```

```
if (count == 50000000) begin
        count <= 0;
        sec_one <= sec_one + 4'b0001 ;</pre>
         if (sec_one >= 4'd9 ) begin
            sec_one <= 4'b0000 ;
sec_ten <= sec_ten + 4'b0001;
             if (sec_ten >= 4'd5 ) begin
                 sec_ten <= 4'b0000 ;
min_one <= min_one + 4'b0001;
                 if (min_one >= 4'd9 ) begin
                      min_one <= 4'b0000 ;
                      min_ten <= min_ten + 4'b0001;
                      if (min_ten >= 4'd5 ) begin
                          min_ten <= 4'b0000 ;
                          hr_one <= hr_one + 4'b0001;
                          if (hr_one >= 4'd9) begin
                              hr_one <= 4'b0000 ;
                              hr_ten <= hr_ten + 4'b0001;
                          if ( (hr_one >= 4'd3) && (hr_ten >= 4'd1) ) begin
                                   hr_one <= 4'b0000 ;
                                  hr_ten <= 4'b0000 ;
                      end
        end
        count <= count+1;</pre>
endmodule
```

```
84
      //seven segment display
      module ssd (
                      input [3:0] Din,
                      output [6:0] Dout );
                          ((!Din[3])&(!Din[2])&(!Din[1])&( Din[0]))|
      assign Dout[0] =
                           ((!Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
                          (( Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
                          (( Din[3])&(!Din[2])&( Din[1])&( Din[0]));
                          ((!Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
      assign Dout[1] =
                                     ( Din[2])&( Din[1])&(!Din[0]))|
                          (( Din[3])&
                                             ( Din[1])&( Din[0]))|
                           (( Din[3])&( Din[2])&
                                                          (!Din[0]));
                          ((!Din[3])&(!Din[2])&( Din[1])&(!Din[0]))|
      assign Dout[2] =
                           (( Din[3])&( Din[2])&( Din[1])
                           (( Din[3])&( Din[2])&
                                                          (!Din[0]));
      assign Dout[3] =
                          ((!Din[3])&(!Din[2])&(!Din[1])&( Din[0]))|
105
                           ((!Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
106
                           (( Din[3])&(!Din[2])&( Din[1])&(!Din[0]))|
107
                                      ( Din[2])&( Din[1])&( Din[0]));
108
                                                         &( Din[0]))|
      assign Dout[4] =
                           ((!Din[3])&
                                      (!Din[2])&(!Din[1])&( Din[0]))|
110
111
                           ((!Din[3])&( Din[2])&(!Din[1])
112
113
                          (( Din[3])&( Din[2])&(!Din[1])&( Din[0]))|
      assign Dout[5] =
                          ((!Din[3])&(!Din[2])&
                                                          ( Din[0]))|
                          ((!Din[3])&(!Din[2])&( Din[1])
                           ((!Din[3])&
                                                ( Din[1])&( Din[0]));
                          ((!Din[3])&( Din[2])&( Din[1])&( Din[0]))|
      assign Dout[6] =
                          (( Din[3])&( Din[2])&(!Din[1])&(!Din[0]))|
120
                          ((!Din[3])&(!Din[2])&(!Din[1])
122
      endmodule
123
```

下面這些沒用到

三、 實驗結果

由於這次的實驗結果是動態的,因此附上影片連結:

https://pse.is/4jnny7

燒錄前(亮綠燈)



剛燒錄完成(起始狀態)



00:24:59 >>



00:25:00



08:59:59>>



09:00:00



24:59:59>>




00:00:00



四、 RTL

PDF 檔: https://pse. is/4jnny7



五、 問題與討論

- 1. 整個實驗困惑最久的地方,就是如何設計 SW8 的正緣觸發,使得 SW8 變為 1 的時候能夠設定時和分的數值,因為這項功能比須和 always @(posedge clk)包在一起,否則會出現重複賦值的情況,但是又沒有 if (posedge SW[8])這種語法,於是我宣告另外兩個變數 SW8_temp0 和 SW8_temp1,利用 Flip-Flop 延遲一個 CLK,即可以 SW[8]&&(SW[8]!=SW8_temp0)完成正緣觸發判斷。
- 2. 另外就是在 Always 裡面不能接 submodule, 這次實驗犯了這個毛病, 導致 鬼打牆, 一直抓不出 bug。
- 3. 最後是 wire 和 reg 的一些規則,像是 assign 等號左邊一定要是 wire,在透過網路資源複習語法後就解決這些問題了。

六、 心得

因為沒有仔細把題目看清楚,導致繞了不少路,一直以為要用 switch 以二進制的方式輸入數值,花了很多時間設計 binary to BDC 的電路,結果最後才發現用不到。但實驗過程中獲得相當豐富的成果,也讓我成就感滿滿,雖然因為確診沒有如期 DEMO,但最後還是順利完成實驗,也謝謝助教細心教學與批閱。