小眼睛科技

提供一站式 FPGA&嵌入式解决方案

FPGA 远程实验室
硬件指导手册

深圳市小眼睛科技有限公司

版权所有 侵权必究

文档版本修订记录

版本号	发布日期	修订记录
V1.0	2026/1/15	初始版本

公司名称：深圳市小眼睛科技有限公司

地址：深圳市宝安区西乡街道 F518 时尚创意园

官方网址：www.meyesemi.com

官方淘宝店铺：小眼睛半导体

B 站：小眼睛半导体（视频教程免费学）

* 加入 FPGA 开发者技术交流与 5000+FPGA 开发者实时沟通

QQ2 群： 442106123　　QQ3 群：882634519）

*配套资料下载、技术答疑请登录逻辑矩阵技术论坛

LOGIC MATRIX 逻辑矩阵

逻辑矩阵技术论坛欢迎各位发烧友加入
让我们共建开源生态，持续赋能行业发展
https://www.szlogicmatrix.com/

*扫码注册开源技术论坛　　*扫一扫关注官微　　* 官方旗舰店

目录

1. FPGA 远程实验箱简介 6
1.1. FPGA 远程实验箱的特点 6
1.2. FPGA 远程实验箱的功能 6
1.3. FPGA 远程实验箱的组成 7
2. 仪器板介绍 9
2.1. 概述 9
2.2. FPGA 芯片 9
2.3. ADC 10
2.4. DAC 11
2.5. 10/100/1000M 以太网接口 12
2.6. 40Pin 扩展口 13
2.7. USB 转串口 16
2.8. JTAG 调试接口 16
2.9. LED 17
2.10. 电源介绍 17
2.11. 尺寸 18
3. 实验板介绍 18
3.1. 概述 18
3.2. 实验板外设资源 18
3.3. MES2L676-100HP-MINII 开发系统功能框图 20
3.4. 核心板 22
3.4.1. FPGA 23
3.4.2. 电源接口 24
3.4.3. 时钟 24
3.4.4. 125MHz 差分晶振 25
3.4.5. 27MHz 单端时钟 25
3.4.6. 上电 IO Status 26
3.4.7. JTAG 接口 26
3.4.8. DDR3 27
3.4.9. QSPI Flash 29
3.4.10. 扩展 IO 31

3.5. 扩展底板 39
3.5.1. 网口 40
3.5.2. 串口 41
3.5.3. JTAG 42
3.5.4. HDMI 42
3.5.5. 按键/指示灯/存储接口 45
3.5.6. LED 灯 46
3.5.7. EEPROM 46
3.5.8. 时钟 47
3.5.9. 扩展 IO 47
3.5.10. 供电电源 49
3.5.11. 底板尺寸图 51
4. 实验子卡 51
4.1. 交通灯子卡 51
4.2. 矩阵按键子卡 51
4.3. 16*16 点阵子卡 51

1. FPGA 远程实验箱简介

1.1. FPGA 远程实验箱的特点

(1)完备性：提供完整的 FPGA 远程实验环境。硬件上包括实验板、仪器板、实验模块、信号发生器、示波器； 软件上提供远程实验网页、完全使用手册和实验例程。可以进行与 FPGA 应用相关的大部分实验和测试。

(2)易用性：完备的使用说明和实验手册使使用者可以轻松上手、尽快熟悉 FPGA 使用的相关操作，多功能的网页界面提供从图像到声音、从输入到输出多种形象直观的显示、控制手段，使用户的知识得到感性的结果，从而加深对 FPGA 的理解。

(3)直观性：提供液晶图像显示、发光二极管阵列显示、LED 指示等视觉实验效果，信号源也提供了容易控制、简单明了的测试手段， 使实验现象能更加直观、具体、明确地展示出来。

(4)灵活性：支持使用 PANGO 仿真器；在接口相同的前提下，支持多种系列的实验板，如：XILINX、ALTERA、紫光同创、高云和已经或即将推出的多种实验板。各实验模块更换操作简单、安装容易，可以适用各种教学需求。

(5)适用性：针对 FPGA 能同时进行多路信号处理的特点；板上提供示波器和信号发生器，可单独设置，多路波形输出与监控，充分测试 FPGA 的并行信号处理能力。

1.2. FPGA 远程实验箱的功能

1. 可通过 Web 界面远程管理实验板控制功能子卡，包括远程部署代码、执行调试操作，以及对子卡所有引脚进行非侵入式状态监测与信号分析。

2. 系统集成远程视频监控功能，授权用户可随时调用高清视频流，对实验进程、设备工况及关键现象进行非接触式、全天候的实时观测与记录。

3.全栈式远程逻辑分析平台：提供基于 WebGL 技术的三维可视化界面，用户可远程连接并管理实验板上的逻辑分析子卡。系统支持远程部署逻辑抓取脚本、执行复杂的触发条件设置与调试操作，并对子卡所有数字信号通道进行非侵入式、深度协议解码，实现从代码到波形的无缝映射。

4.虚实融合的数字孪生监控：系统集成高帧率工业相机与传感器数据流，构建实验板的数字孪生体。授权用户可随时对实验进程、电路响应及关键时序现象进行多维度的实时观测、回放与数字化记录，打破物理空间限制。

5. 配备独立可控的信号发生器，其输出波形的种类、频率及幅度均可灵活调节；同时搭载独立的高灵敏度示波器，能够精准捕捉并测量各类微弱信号。

6. 交通灯实验子卡:配备一套完整的交通仿真功能，其能够控制东西与南北向的红、黄、绿 LED 灯组以模拟真实路口的信号切换，并可驱动四位数码管进行倒计时显示；同时搭载

声光报警模块与多状态指示系统，能够通过蜂鸣器警示信号变换，并利用独立 LED 清晰呈现系统工作状态，再辅以手动按键，可实现对模式、时间及紧急控制的便捷交互。

7. 矩阵键盘实验子卡:配备高效的 5x5 矩阵按键阵列，其能够支持多达 25 个独立按键的检测，并运用行列扫描原理精准识别多键并发操作；同时搭载参数配置与状态指示模块，可通过 8 位拨码开关灵活设定系统工作模式，并能驱动 8 个独立 LED 直观反馈按键结果与系统状态，是实现人机交互与参数化设置的理想工具。

8. 16×16 LED 点阵实验子卡:配备高分辨率的 16x16 LED 点阵显示屏，其能够进行流畅的静态、滚动文字及简易图形的动态扫描显示；同时搭载多彩指示与创意演示系统，可凭借 4 个独立三色 LED 呈现丰富的色彩组合与特效，并能通过编程驱动点阵屏实现跑马灯、动画等复杂视觉效果，从而构建出强大的信息呈现与交互界面。

9. 测试模块：提供测试点，可以测量 PWM 输出、AD 输入和 DA 输出波形。

10. 软件资料：相关 FPGA 设计编程使用教材、实验教程、使用说明、实验程序等。

1.3. FPGA 远程实验箱的组成



如图所示，FPGA 远程实验箱主要由以下几个部分组成：

箱盖：保护实验箱设备；保存教材、使用手册、实验指导书、各种实验用的连线；可拆卸，在实验中可从箱体上拆下；带锁，可在关闭时用钥匙锁住。

箱体：装载实验箱设备；后侧外壁上有一个标准外接电源线插孔；通过固定螺丝与实验箱底板连为一体。

基板：固定与连接各模块；提供电源开关、实验用直流电源插座、各模块直流供电插座、信号插座、测试点；实现各子卡模块与仪器板和实验板的信号互连。

仪器板：独立的示波器与信号发生器，可使用专门开关启动；提供切换选择输出方波、三角波和正弦波，另可选择输出多种频率与幅度范围可调。完成对实验板的远程下载与调试功能。监控实验子卡的运行状态

实验板：完成多个 FPGA 实验，配备兼容紫光同创或 Xilinx 核心板的主控单元，搭载含 3 组 40pin 共 102 个用户 IO 的扩展接口，并标配 JTAG 下载调试接口，为多样化开发与扩展提供强大支撑。

实验子卡：通过信号线连接到底板；从底板提供的 5V 直流电源插座输入电源；提供液晶图形显示，发光二极管阵列显示(16x16 点)，指示灯(12 只，分为红、黄、绿三种颜色)，矩阵按键，蜂鸣器等可自定制模块。所有子卡模块可从底板上拆下更换。

2. 仪器板介绍

2.1.概述

仪器板是一款 FPGA+ARM 开发板，开发板基于瑞芯微 RK3568J + 紫光同创 Logos-2 PG2L50H/PG2L100H FPGA 设计的异构多核国产工业开发板，整套开发板由核心板和底板组成。普遍适用于通信、图像视频处理、数据分析、网络信息安全、仪器仪表等行业。DEMO 可快速应用于 IoT 智能物联网、智能语音识别、人机界面、工业控制、智能机器人等领域。

FPGA 选用紫光同创 28nm 工艺 FPGA（ logos2：PG2L100H-6IFBG676）；PG2L100H 与 DDR3 在数据交互时时钟频率最高可达 1066Mbps，两颗 DDR3 数据位宽共 32bit，因此数据带宽可达（ 1066Mbps*32），充分满足高速多路数据存储的需求；另外 PG2L100H FPGA 带有 8 路 HSST 高速收发器，每路速度高达 6.6Gbps，非常适用于光纤通信与 PCIe 通信；核心板上的两颗 FLASH 主要用于存储 FPGA 配置文件。



2.2.仪器板 FPGA 芯片

仪器板上的 FPGA 型号为 PG2L100H-6IFBG484，属于紫光同创 logos2 系列产品，速度等级为 6，温度范围：工业级（-40~100℃）, FBB 封装，管脚数目 484。

紫光同创 Logos2 系列 FPGA 产品型号的编号内容及意义如下：



PG2L100H-6IFBG676 主要参数如下：

资源		参数
逻辑资源	触发器（ FF）	133200
	LUT6	66600
	等效 LUT4	99900
RAM 资源	分布式 RAM（ Kbit）	1243.75
	块 RAM 数量（ 36K/块）	155
	块 RAM（ Kbit）	5580
时钟资源	GPLL	6
	PPLL	6
硬核资源	APM（ 25*18 乘法器）	740
	ADC	1
	AES	1
	HSST（ 6.6G）	8
	PCIE Gen2*4	1
IO 资源	用户 IO	300

2.3.ADC

ADC 芯片采用 ZGAD125S10C，芯片是单通道 10 位 125Msps 的 模数转换器（ADC）。设计应用于高频率，宽动态范围信号的数字化。系列具有包括 61dB 信噪比（SNR） 和 83dB 无杂散动态范围（SFDR）的性能，完美 适用于高要求的信号链应用。600MHz 的输入带宽允许 ADC 在高频下采样的同时保持良好性能。延迟 只有六个时钟周期。静态特性包括 +/- 0.6LSB 积 分非线性误差（INL）(典型值), +/- 0.25LSB 微 分非线性误差（DNL）(典型值)。时钟输入可以用正 弦波、PECL、LVDS、TTL 或 CMOS 输入差分驱动。可选时钟占空比稳定器允许在很宽的时钟占空比 范围内全速工作的高性能表现。



2.4.DAC

信号发生器模块采用 3PD5651E ，其兼具卓越的交流与直流性能，支持高达 125 MSPS 的更新速率，其灵活的单一电源工作范围覆盖 +2.7 V 至 +5.5 V，并具备低功耗特性，非常适用于便携与低功耗应用；通过降低满量程电流输出，可在不显著牺牲性能的前提下将功耗进一步降至 45 mW，而掉电模式更能将待机功耗压缩至约 20 mW。该器件基于先进 CMOS 工艺制造，采用分段式电流源架构与专有开关技术，有效抑制杂散成分并提升动态性能，同时集成边沿触发输入锁存器及温度补偿带隙基准，形成完整的单片 DAC 解决方案，并支持 +3 V 与 +5 V CMOS 逻辑电平，确保与多种数字系统的良好兼容性。作为一款电流输出型 DAC，3PD5651E 标称满量程输出电流为 20 mA，输出阻抗大于 100 kΩ，提供差分电流输出以适配单端或差分应用，电流输出可直接连接外部电阻生成两路互补的单端电压输出，输出电压合规范围达 1.25 V；芯片内置 1.10 V 片上基准及基准控制放大器，使用户仅需单个外接电阻即可简便设定满量程输出电流，同时也支持多种外部基准电压驱动。其满量程电流可在 2 mA 至 20 mA 范围内连续调节且不影响动态性能，因而既能在更低功耗条件下运行，也可在 20 dB 范围内调整增益，拓展系统的增益范围能力。



2.5. 10/100/1000M 以太网接口

仪器板使用 Realtek RTL8211 PHY 实现了两个 10/100/1000M 以太网端口，用于网络连接。该器件工作电压为支持 2.5V、3.3V。PHY 连接到 RK3568 上。 RJ-45 连接器是 HC-RJ45-5JA-1-2，网络变压器为 G2406S。RJ-45 有两个状态指示灯 LED，用于指示流量和有效链路状态。





2.6. 40Pin 扩展口

仪器板预留 2 个 2.54mm 标准间距的 40 针的扩展口 J8，用于连接各个模块或者用户自己设计的外面电路，扩展口有 40 个信号，其中，5V 电源 1 路，3.3V 电源 2 路，地 3 路，IO 口 34 路，IO 电平标准可以通过跳线帽由 J9 插针设置。





切勿IO 直接跟5V 设备直接连接，以免烧坏FPGA。

如果要接5V 设备，需要接电平转换芯片。

信号	BGA PIN	信号	BGA PIN
1	GND	2	5V
3	B18	4	B17
5	G22	6	G21
7	B16	8	B15
9	F20	10	F19
11	C15	12	C14
13	A14	14	A13
15	D19	16	E19

17	C19	18	C18
19	B13	20	C13
21	D22	22	E22
23	D15	24	D14
25	E14	26	E13
27	F14	28	F13
29	B22	30	C22
31	A21	32	B21
33	A20	34	B20
35	F15	36	F21
37	GND	38	GND
39	3.3V	40	3.3V

信号	BGA PIN	信号	BGA PIN
1	GND	2	5V
3	AA20	4	AA21
5	Y18	6	Y19
7	AA18	8	AB18
9	P16	10	R17
11	U17	12	U18
13	V18	14	V19
15	P15	16	R16
17	N13	18	N14
19	P14	20	R14
21	R18	22	T18
23	W19	24	W20
25	V17	26	W17
27	N17	28	P17

29	AA19	30	AB20
31	AB21	32	AB22
33	U20	34	V20
35	W22	36	N15
37	GND	38	GND
39	3.3V	40	3.3V

2.7. USB 转串口

仪器板上集成了一路 USB 转串口模块，采用的 USB-UART 芯片是 CH340C , USB 接口采用 USB Type C 接口，可以用一根 USB Type C 线将它连接到上 PC 的 USB 口进行串口数据通信。USB Uart 电路设计的示意图如下图所示:



信号	BGA PIN
FPGA_UART_TXD	AH24
FPGA_UART_RXD	AC20

2.8. JTAG 调试接口

仪器板预留了一个 JTAG 接口，用于下载 FPGA 程序或者固化程序到 FLASH。为了带电插拔造成对 FPGA 芯片的损坏，我们在 JTAG 信号上添加了 TVS 管和 ESD 来保证信号的电压在 FPGA 接受的范围，避免 FPGA 的损坏。



2.9. LED

仪器板有 7 个翠绿 LED 灯，其中 1 个是电源指示灯（POWER）；1 个是 FPGA 的运行的状态指示灯： DONE； 4 个是用户 LED 灯（LED1～4）。连接在 FPGA 与 RK3568 的 IO 上，FPGA 与 RK 输出高电平时对应的 LED 灯亮灯，板上 LED 灯功能电路图：



信号	BGA PIN
LED1	AD25
LED2	AC24
LED3	J16
LED4	M17

2.10. 电源介绍

仪器板的电源输入电压为+12V，请使用开发板自带的电源,不要用其他规格的电源，以免损坏开发板。扩展板上通过 1 路 DC/DC 电源芯片 LA1313 把+12V 电压转化成+5V 电源;再通过 5 路 DC/DC 电源芯片 LA1313 将+12V 转化成+3.3V，+1.8V，+1.0V、+1.5V VCCADJ 5 路电源， 5 路输出电流可高达 4A。其中 VCCADJ 产生 VCCIO 的电压可调，VCCADJ 主要是对 FPGA 的 BANK L4 进行供电，用户可以通过修改电源电阻的阻值调整电压，使得 BANK L4 的 IO 适应不同的电压标准。MGTAVCC 和 MGTAVTT 是高速收发器的电源，有两片电流为 1A 的 LDO SY6301 产生。。各个电源分配的功能如下表所示：

电源	功能用途
12V	总电源
5.0V	输入电源
1.8V	PG2L100H 的逻辑供电
3.3V	I/O 电压，辅助电源，部分接口（晶振，

	FLASH）供电电压
VCCADJ	可调I/O 电压

2.11. 尺寸



3. 实验板介绍

3.1.概述

盘古 200K MINI 开发板（板卡型号：MES2L676-200HP-MINI）采用紫光创 logos2 系列 FPGA，芯片型号：PG2L200H-6IFBG676。开发板采用核心板+扩展板结构，核心板与扩展板之间使用高速板对板连接器进行连接，核心板侧连接器型号：LB3524-G120P-WOR，扩展板侧连接器型号：LB3524-G120S-WOR。核心板主要由 FPGA+2 颗 DDR3+2 颗 FLASH+电源及复位电路组成，承担了 FPGA 最小系统运行及高速数据处理及存储功能。FPGA 选用紫光同创 28nm 工艺 FPGA（ logos2：PG2L200H-6IFBG676）；PG2L200H 与 DDR3 在数据交互时时钟频率最高可达 1066Mbps，两颗 DDR3 数据位宽共 32bit，因此数据带宽可达（ 1066Mbps*32），充分满足高速多路数据存储的需求；另外 PG2L200H FPGA 带有 8 路 HSST 高速收发器，每路速度高达 6.6Gbps，非常适用于光纤通信与 PCIe 通信；核心板上的两颗 FLASH 主要用于存储 FPGA 配置文件。底板为核心板扩展了丰富的外围接口，其中包括 HDMI 输出接口、HDMI 输入接口、网口、串口，并配置了按键、LED 灯、EEPROM 器件以及一个高速信号扩展口和三个 40Pin 普通扩展口。

3.2.实验板外设资源

HDMI 输出接口	*1	10/100/1000M 以太网接口	*1
用户按键	*6	Jtag 调试接口	*1

USB 转 UART	*1	高速扩展接口	*1
HDMI 输入接口	*1	LED 灯	*6
40Pin 扩展口	*3	高速信号扩展口	*1



实验板功能框图

3.3. MES2L676-100HP-MINII 开发系统功能框图



MES2L676-100HP-MINII 开发系统功能框图

MES2L676-100HP-MINI 开发平台所能实现的功能描述如下：

- **Logos2 FPGA 核心板**

由 PG2L100H-6IFBG676+2 片 512MB DDR3 + 2 片 128Mb QSPI FLASH 组成。

- **10/100M/1000M 以太网 RJ-45 接口 *1**

网口 PHY 芯片采用 RTL8211F，RTL8211F 支持 10/100M/1000Mbps 网络传输数据率；支持全双工工作模式及数据率自适应。

- **HDMI 输出 * 1**

开发板使用 4 对 TMDS 差分显示，其中一对是时钟，其他三对是数据。HDMI 采用和 DVI 相同的传输原理——TMDS（ Transition Minimized Differential signal），最小化传输差分信号。

- **HDMI 输入 * 1**

选用了国产宏晶微公司的 MS7200 HDMI 接收芯片，兼容 HDMI1.4b 及 HDMI 1.4b 下标准视频的 3D 传输格式。支持的最高分辨率高达 4K@30Hz，最高采样率达到 300MHz；支持 HBR 音频。

- **USB 转串口 * 1**

用于与电脑进行串口通信，方便用户进行调试。串口芯片采用 Silicon Labs 的 USB-UART 芯片:CP2102 , USB 接口采用 USB Type C 接口。

- **EEPROM**

板载一片 IIC 接口的 EEPROM：24C02；

- **JTAG 接口**

10 针 2.54mm 间距的双排排针口，用于 FPGA 程序的下载和调试。

- **LED 灯**

6 个用户发光二极管；

- **按键**

5 个用户按键，1 个硬件复位按键；

- **高速扩展接口**

高速扩展接口引出高速信号可用于 PCIe 通信和光纤通信使用。

3.4.核心板

MES2L676-200HP-MINI 核心板是“小眼睛科技”基于多年 FPGA 开发经验，采用紫光同创 logos2 系列 PG2L200H-6IFBG676 作为主控芯片而开发的全新国产高性能 FPGA 核心板，具有高数据带宽、高存储容量的特点，适用于视频图像处理、高速数据采集、工业控制等多元应用场景。MES2L676-200HP-MINI 核心板使用了 2 片 DDR3 芯片， DDR3 总容量 8Gbit，组合数据总线宽度为 32bit，最高速率支持 1066Mbps，满足用户高带宽的数据缓存需求。MES2L676-200HP-MINI 核心板扩展出 8 对 HSST TX/RX 信号，用于光纤通信、PCIe 通信、FMC 接口通信，且硬件上 FPGA 芯片到接口之间走线做了等长和差分处理，非常适合二次开发。

MES2L676-200HP-MINI 核心板尺寸结构图如下图所示：



MES2L676-100HP-MINI 核心板尺寸结构图

3.4.1.FPGA

FPGA 型号为 PG2L100H-6IFBG676，属于紫光同创 logos2 系列产品，速度等级为 6，温度范围：工业级（-40~100℃）, FBB 封装，管脚数目 676。

紫光同创 Logos2 系列 FPGA 产品型号的编号内容及意义如下：



PG2L100H-6IFBG676 主要参数如下：

资源		参数
逻辑资源	触发器（FF）	133200
	LUT6	66600
	等效 LUT4	99900
RAM 资源	分布式 RAM（Kbit）	1243.75
	块 RAM 数量（36K/块）	155
	块 RAM（Kbit）	5580
时钟资源	GPLL	6
	PPLL	6
硬核资源	APM（25*18 乘法器）	740
	ADC	1
	AES	1
	HSST（6.6G）	8
	PCIE Gen2*4	1
IO 资源	用户 IO	300

3.4.2.电源接口

MES2L676-100HP-MINI 核心板供电电压为 VCCIN，输入电压为 5V，需通过板对板连接器对应管脚供电，连接底板时通过底板供电。且 BANK_L6 和 BANK_L7 电源也需通过板对板连接器对应管脚供电，连接底板时通过底板供电。板上的电源设计示意图如下图所示:



板上的电源设计示意图

各电源的功能如下表所示：

电源	功能用途
5.0V	板对板连接座输入电源
1.0V	PG2L100H　内核电压
HSST_1.2V	PG2L100H HSST　锁相环电源
HSST_1.0V	PG2L100H HSST　收发器内核电源
1.5V	DDR3 供电电压及 Bank R4、Bank R5 电源；
1.8V	辅助电源
3.3V	I/O　电压（L3-L4-L5），部分接口（晶振，FLASH）供电电压
ADJ_3V3/2V5/1V8	I/O　电压（L6-L7）

3.4.3. 时钟

MES2L676-100HP-MINI 核心板上配有 1 个有源差分晶振，1 个单端 27MHz 晶振。差分晶振用于 DDR3 的参考时钟输入，单端 27MHz 用于 FPGA 的系统时钟源。

3.4.4. 125MHz 差分晶振

下图中 U7 为 125MHz 有源差分晶振，此时钟为 DDR3 提供输入参考时钟，晶振输出到 FPGA DDR3 信号所在 BANK 上。



核心板 125MHz 有源差分晶振

具体的管脚约束如下表所示：

信号	描述	PG2L100H-676 管脚
GCLK_125M_P	DDR3 参考时钟	N3
GCLK_125M_N		N2

3.4.5. 27MHz 单端时钟

下图 U11 为 27MHz 有源晶振电路，此时中连接至 FPGA 的全局时钟管脚上，可为 FPGA 提供输入参考时钟。



核心板 27MHz 有源晶振电路

具体的管脚约束如下表所示：

信号	描述	PG2L100H-676 管脚
FPGA_GCLK_27M	FPGA 输入全局时钟	D18

3.4.6. 上电 IO Status

在 Logos2 器件上有一个功能复用 IO，控制从上电完成后到进入用户模式之前中所有用户 IO 的弱上拉电阻是否使能。此管脚在配置之前或是配置过程中，该引脚不允许悬空，此 IO 在上电后的对应功能如下：

（1）“0”，使能所有用户 IO 内部上拉电阻。

（2）“1”，不使能所有用户 IO 内部上拉电阻。

MES2L676-100HP-MINI 核心板将此管脚的功能默认接 GND，用户可根据需求，自行焊接电阻选择上电后初始的 IO 状态；

功能电路如下：



IO 配置电路

3.4.7. JTAG 接口

MES2L676-100HP-MINI 核心板正面左上角预留 JTAG 触点，可在没有底板的情况下调试核心板。FPGA 的 JTAG 信号通过高速板对板连接器与底板 JTAG 接口相连，用于下载 FPGA 位流文件或在线调试。



JTAG 接口电路

3.4.8. DDR3

MES2L676-100HP-MINI 核心板配了两个 4Gbit（ 512MB）的 DDR3 芯片（共计 8Gbit），两个 DDR 的总数据位宽为 32bit，DDR3 型号采用芯存 XCCC256M16EP-EINAY，（兼容 Micron MT41K256M16TW-107:P 、Micron MT41K256M16HA-125 、Winbond W634GU6NB-11）。DDR3SDRAM 的最高运行时钟速度可达 533MHz（数据速率）。该 DDR3 存储系统直接连接到了 FPGA 的 R4、 R5 BANK，DDR3 SDRAM 的硬件连接示意图如下图所示：



DDR3 DRAM 的硬件连接示意图

DDR3 布线采用 50 欧姆走线阻抗用于单端信号，DCI 电阻（VRP / VRN）以及差分时钟设置为 100 欧姆。每个 DDR3 芯片在 ZQ 上采用 240 欧姆电阻下拉。DDR-VDDQ 设置为 1.5V，以支持所选的 DDR3 器件。DDR-VTT 是与 DDR-VDDQ 始终电压跟随，保持为 1/2 倍 DDR-VDDQ 的电压值。DDR-VREF 是一个独立的缓冲输出，等于 1/2 倍 DDR-VDDQ 的电压。DDR-VREF 是隔离的，可为 DDR 电平转换提供更清晰的参考。

具体的管脚分配如下表所示：

信号名称	PG2L100H-676 管脚	信号名称	PG2L100H-676 管脚
ddr3_addr[0]	J1	ddr3_addr[14]	N1
ddr3_addr[1]	L3	/	
ddr3_addr[2]	L2	ddr3_ba[0]	P4
ddr3_addr[3]	P3	ddr3_ba[1]	R2

ddr3_addr[4]	T2	ddr3_ba[2]	T5
ddr3_addr[5]	M1	ddr3_cas_n	T7
ddr3_addr[6]	U1	ddr3_ck_n	U5
ddr3_addr[7]	K1	ddr3_ck_p	U6

ddr3_addr[8]	U2	ddr3_cke	R1
ddr3_addr[9]	K2	ddr3_cs_n	N4
ddr3_addr[10]	T3	ddr3_odt	H2
ddr3_addr[11]	P1	ddr3_ras_n	P6
ddr3_addr[12]	T4	ddr3_reset_n	H1
ddr3_addr[13]	M2	ddr3_we_n	T8
ddr3_dm[0]	K6	ddr3_dm[2]	D5
ddr3_dm[1]	F7	ddr3_dm[3]	E2
ddr3_dq[0]	G5	ddr3_dq[16]	C4
ddr3_dq[1]	J6	ddr3_dq[17]	D4
ddr3_dq[2]	F5	ddr3_dq[18]	A4
ddr3_dq[3]	L8	ddr3_dq[19]	E3
ddr3_dq[4]	G4	ddr3_dq[20]	C3
ddr3_dq[5]	K7	ddr3_dq[21]	F3
ddr3_dq[6]	F4	ddr3_dq[22]	B4
ddr3_dq[7]	J5	ddr3_dq[23]	D3

ddr3_dq[8]	H6		ddr3_dq[24]	F2
ddr3_dq[9]	F8		ddr3_dq[25]	D1
ddr3_dq[10]	H8		ddr3_dq[26]	G1
ddr3_dq[11]	D6		ddr3_dq[27]	A2

ddr3_dq[12]	G8		ddr3_dq[28]	E1
ddr3_dq[13]	E6		ddr3_dq[29]	A3
ddr3_dq[14]	H9		ddr3_dq[30]	G2
ddr3_dq[15]	G6		ddr3_dq[31]	C2
ddr3_dqs_p[0]	J4		ddr3_dqs_n[0]	H4
ddr3_dqs_p[1]	H7		ddr3_dqs_n[1]	G7
ddr3_dqs_P[2]	B5		ddr3_dqs_n[2]	A5
ddr3_dqs_P[3]	C1		ddr3_dqs_n[3]	B1
ref_clk_p	N3		ref_clk_n	N2

3.4.9.QSPI Flash

MES2L676-100HP-MINI 核心板采用两片 WinBond 公司的 4 位 SPI（ QSPI）串行 Nor 闪存 W25Q128JV（兼容 XT25BF128FSSIGU-W），容量共 256Mb，最高支持 8bit 模式。

两颗 QSPI FLASH（ U15、U9）的电路连接如下：



QSPI FLASH 电路

QSPI Flash 管脚分配如下:

信号	描述	PG2L100H-676 管脚
SPI_CLK	串行数据时钟	H13
SPI0_CS	U15 片选	P18
SPI0_D0	U15 数据位 0	N16
SPI0_D1	U15 数据位 1	N17
SPI0_D2	U15 数据位 2	R16
SPI0_D3	U15 数据位 3	R17
SPI1_CS	U9 片选	F25
SPI1_D0	U9 数据位 0	R14
SPI1_D1	U9 数据位 1	R15
SPI1_D2	U9 数据位 2	P14
SPI1_D3	U9 数据位 3	N14

3.4.10.扩展 IO

MES2L676-100HP-MINI 核心板背面共有 4 个 120pin 高速扩展口 J1/J2/J3/J4，核心板侧连接器型号：LB3524-G120P-WOR，扩展板侧连接器型号：LB3524-G120S-WOR。FPGA 的 IO 通过 4 个扩展口与底板连接，实现高速数据通信。

扩展口 J1

J1 管脚	网络名称	FPGA 管脚	J1 管脚	网络名称	FPGA 管脚
1	HSSTRX3P_QL3	D12	2	HSSTREFCLK0P_QL3	F11
3	HSSTRX3N_QL3	C12	4	HSSTREFCLK0N_QL3	E11
5	GND		6	GND	
7	HSSTRX2P_QL3	B13	8	HSSTTX3P_QL3	D10
9	HSSTRX2N_QL3	A13	10	HSSTTX3N_QL3	C10
11	GND		12	GND	
13	HSSTRX1P_QL3	D14	14	HSSTTX2P_QL3	B9
15	HSSTRX1N_QL3	C14	16	HSSTTX2N_QL3	A9
17	GND		18	GND	
19	HSSTRX0P_QL3	B11	20	HSSTTX1P_QL3	D8
21	HSSTRX0N_QL3	A11	22	HSSTTX1N_QL3	C8
23	GND		24	GND	
25			26	HSSTTX0P_QL3	B7
27			28	HSSTTX0N_QL3	A7
29			30	GND	
31			32	HSSTREFCLK1P_QL3	F13
33			34	HSSTREFCLK1N_QL3	E13
35			36	GND	
37	NC		38	NC	
39			40		
41			42		
43			44		
45			46		
47			48		

49			**50**		
51			**52**		
53			**54**		
55			**56**		
57			**58**		
59			**60**		
61			**62**		
63			**64**		
65			**66**		
67			**68**		
69			**70**		
71			**72**		
73			**74**		
75			**76**		
77			**78**		
79			**80**		
81			**82**		
83			**84**		
85			**86**		
87	GND		**88**	GND	
89	NC		**90**	NC	
91			**92**		
***93**	SIO_R5_01	U4	**94**	*SIO_R5_00	N8
***95**	R5_G0_05P	M6	**96**	*R5_G2_12P_GMCLK	K3
97	GND		**98**	GND	
99			**100**	HSSTREFCLK1P_QL7	AA11
101			**102**	HSSTREFCLK1N_QL7	AB11
103			**104**	GND	
105	HSSTTX3P_QL7	AE7	**106**	HSSTRX3P_QL7	AE11

107	HSSTTX3N_QL7	AF7	**108**	HSSTRX3N_QL7	AF11
109	GND		**110**	GND	
111	HSSTTX1P_QL7	AE9	**112**	HSSTRX1P_QL7	AE13
113	HSSTTX1N_QL7	AF9	**114**	HSSTRX1N_QL7	AF13
115	GND		**116**	GND	
117	HSSTTX0P_QL7	AC10	**118**	HSSTRX0P_QL7	AC12
119	HSSTTX0N_QL7	AD10	**120**	HSSTRX0N_QL7	AD12

注 ：“*”标 IO 为 1.5V 电平标准，其他 IO 为 3.3V 电平标准；

扩展口 J2

J2 管脚	网络名称	FPGA 管脚	J2 管脚	网络名称	FPGA 管脚
1	L5_G0_05N_VREF_D8	N18	**2**	L5_G0_02N_DQS_ECCLKIN	P16
3	L5_G1_07P_D11	M20	**4**	L5_G1_06P_D9	K25
5	L5_G1_07N_D12	L20	**6**	L5_G1_06N_D10	K26
7	L5_G1_09P_D14	M24	**8**	L5_G1_08P_DQS_N	L24
9	L5_G1_09N_D15	M25	**10**	L5_G1_08N_DQS_D13	L25
11	L5_G1_11P_GMCLK	M21	**12**	L5_G1_10P_GSCLK	L22
13	L5_G1_11N_GMCLK	M22	**14**	L5_G1_10N_GSCLK	L23
15	L5_G2_13P_GSCLK	P20	**16**	L5_G2_12P_GMCLK	N21
17	L5_G2_13N_GSCLK	P21	**18**	L5_G2_12N_GMCLK	N22
19	L5_G2_15P_CS_N	P19	**20**	L5_G2_14P_DQS_RWSEL	N23
21	L5_G2_15N_D31_A15	N19	**22**	L5_G2_14N_DQS_CS0_DOUT	N24
23	L5_G2_17P_D28_A12	R20	**24**	L5_G2_16P_D30_A14	P23
25	L5_G2_17N_D27_A11	R21	**26**	L5_G2_16N_D29_A13	P24
27	L5_G3_19P_D24_A8	N26	**28**	L5_G3_18P_D26_A10	R25
29	L5_G3_19N_D23_A7	M26	**30**	L5_G3_18N_VREF_D25_A9	P25

31	L5_G3_21P_D21_A5	R26	**32**	L5_G3_20P_DQS	T24
33	L5_G3_21N_D20_A4	P26	**34**	L5_G3_20N_DQS_D22_A6	T25
35	L5_G3_23P_D17_A1	T23	**36**	L5_G3_22P_D19_A3	T22
37	L5_G3_23N_D16_A0	R23	**38**	L5_G3_22N_D18_A2	R22
39	GND		**40**	GND	
41	NC		**42**	NC	
43			**44**		
45	GND		**46**	GND	
47	SIO_L6_01	U17	**48**	SIO_L6_00	U24
49	L6_G0_01P	V26	**50**	L6_G0_00P	U25
51	L6_G0_01N	W26	**52**	L6_G0_00N	U26
53	L6_G0_03P	W25	**54**	L6_G0_02P_DQS	AB26
55	L6_G0_03N	Y26	**56**	L6_G0_02N_DQS	AC26
57	L6_G0_05P	V24	**58**	L6_G0_04P	Y25
59	L6_G0_05N_VREF	W24	**60**	L6_G0_04N	AA25
61	L6_G1_07P	AA22	**62**	L6_G1_06P	AA24
63	L6_G1_07N	AA23	**64**	L6_G1_06N	AB25
65	L6_G1_09P	V23	**66**	L6_G1_08P_DQS	AB24
67	L6_G1_09N	W23	**68**	L6_G1_08N_DQS	AC24
69	L6_G1_11P_GMCLK	U22	**70**	L6_G1_10P_GSCLK	Y22
71	L6_G1_11N_GMCLK	V22	**72**	L6_G1_10N_GSCLK	Y23
73	L6_G2_13P_GSCLK	W21	**74**	L6_G2_12P_GMCLK	U21

75	L6_G2_13N_GSCLK	Y21	**76**	L6_G2_12N_GMCLK	V21
77	L6_G2_15P	W20	**78**	L6_G2_14P_DQS	T20
79	L6_G2_15N	Y20	**80**	L6_G2_14N_DQS	U20
81	L6_G2_17P	V19	**82**	L6_G2_16P	T19
83	L6_G2_17N	W19	**84**	L6_G2_16N	U19
85	L6_G3_19P	T14	**86**	L6_G3_18P	V18
87	L6_G3_19N	T15	**88**	L6_G3_18N_VREF	W18

89	L6_G3_21P	U15	**90**	L6_G3_20P_DQS	T17
91	L6_G3_21N	U16	**92**	L6_G3_20N_DQS	T18
93	L6_G3_23P	V16	**94**	L6_G3_22P	U14
95	L6_G3_23N	V17	**96**	L6_G3_22N	V14
97	GND		**98**	REST	复位信号，低有效
99	HSSTREFCLK0P_QL7	AA13	**100**	GND	
101	HSSTREFCLK0N_QL7	AB13	**102**		
103	GND		**104**		
105	HSSTTX2P_QL7	AC8	**106**	HSSTRX2P_QL7	AC14
107	HSSTTX2N_QL7	AD8	**108**	HSSTRX2N_QL7	AD14
109	GND		**110**	GND	
111	L6_VADJ		**112**	L6_VADJ	
113	GND		**114**	GND	
115	5V		**116**	5V	
117			**118**		
119			**120**		

扩展口 J3

J3 管脚	网络名称	FPGA 管脚	J3 管脚	网络名称	FPGA 管脚
1	NC		**2**	L4_G3_23P_VS1	J25
3	L4_G3_22P_BFOE_N	G25	**4**	L4_G3_23N_VS0	J26
5	L4_G3_20P_DQS	E26	**6**	L4_G3_21P_A17	H26
7	L4_G3_20N_DQS_A18	D26	**8**	L4_G3_21N_A16	G26
9	L4_G3_18P_A22	G24	**10**	L4_G3_19P_A20	E25
11	L4_G3_18N_VREF_A21	F24	**12**	L4_G3_19N_A19	D25
13	L4_G2_16P_A26	F23	**14**	L4_G2_17P_A24	K22
15	L4_G2_16N_A25	E23	**16**	L4_G2_17N_A23	K23
17	L4_G2_14P_DQS	G22	**18**	L4_G2_15P_A28	J24

19	L4_G2_14N_DQS_BADRVO_N	F22	**20**	L4_G2_15N_A27	H24
21	L4_G2_12P_GMCLK	H21	**22**	L4_G2_13P_GSCLK	J23
23	L4_G2_12N_GMCLK	H22	**24**	L4_G2_13N_GSCLK	H23
25	L4_G1_10P_GSCLK	G20	**26**	L4_G1_11P_GMCLK	K21
27	L4_G1_10N_GSCLK	G21	**28**	L4_G1_11N_GMCLK	J21
29	L4_G1_08P_DQS_VAA9P	K20	**30**	L4_G1_09P_VAA10P	J18
31	L4_G1_08N_DQS_VAA9N	J20	**32**	L4_G1_09N_VAA10N	H18
33	L4_G1_06P_VAA7P	J19	**34**	L4_G1_07P_VAA8P	L17
35	L4_G1_06N_VAA7N	H19	**36**	L4_G1_07N_VAA8N	L18
37	L4_G0_04P_VAA5P	M15	**38**	L4_G0_05P	M16
39	L4_G0_04N_VAA5N	L15	**40**	L4_G0_05N_VREF	M17
41	L4_G0_02P_DQS_VAA3P	K16	**42**	L4_G0_03P	M14
43	L4_G0_02N_DQS_VAA3N	K17	**44**	L4_G0_03N	L14
45	L4_G0_00P_VAA1P	K15	**46**	L4_G0_01P_VAA2P	J14
47	L4_G0_00N_VAA1N	J16	**48**	L4_G0_01N_VAA2N	J15
49	SIO_L4_00	K18	**50**	SIO_L4_01	L19
51	L3_G3_22P	C24	**52**	L3_G3_23P	D23
53	L3_G3_22N	B24	**54**	L3_G3_23N	D24
55	L3_G3_20P_DQS	A23	**56**	L3_G3_21P	C26
57	L3_G3_20N_DQS	A24	**58**	L3_G3_21N	B26
59	L3_G3_18P	C22	**60**	L3_G3_19P	B25
61	L3_G3_18N_VREF	C23	**62**	L3_G3_19N	A25
63	L3_G2_16P	B22	**64**	L3_G2_17P	E21
65	L3_G2_16N	A22	**66**	L3_G2_17N	D21
67	L3_G2_14P_DQS	B20	**68**	L3_G2_15P	C21
69	L3_G2_14N_DQS	A20	**70**	L3_G2_15N	B21
71	L3_G2_12P_GMCLK	D19	**72**	L3_G2_13P_GSCLK	E20
73	L3_G2_12N_GMCLK	C19	**74**	L3_G2_13N_GSCLK	D20
75	L3_G1_10P_GSCLK	E17	**76**	NC	

77	L3_G1_10N_GSCLK	E18	**78**	L3_G1_11N_GMCLK	C18
79	L3_G1_08P_DQS	A17	**80**	L3_G1_09P	B19
81	L3_G1_08N_DQS	A18	**82**	L3_G1_09N	A19
83	L3_G1_06P	C17	**84**	L3_G1_07P	E16
85	L3_G1_06N	B17	**86**	L3_G1_07N	D16
87	L3_G0_04P	G19	**88**	L3_G0_05P	H16
89	L3_G0_04N	F20	**90**	L3_G0_05N_VREF	G16
91	L3_G0_02P_DQS	F18	**92**	L3_G0_03P	G15
93	L3_G0_02N_DQS	F19	**94**	L3_G0_03N	F15
95	L3_G0_00P	H14	**96**	L3_G0_01P	G17
97	L3_G0_00N	H15	**98**	L3_G0_01N	F17
99	SIO_L3_00	H17	**100**	SIO_L3_01	E22
***101**	R5_G0_01P	M7	***102**	R5_G0_00P	K3
***103**	R5_G0_01N	L7	***104**	R5_G0_00N	J3
***105**	R5_G0_03P	L5	***106**	R5_G0_02P_DQS	M4
***107**	R5_G0_03N	K5	***108**	R5_G0_02N_DQS	L4
***109**	R5_G3_21P	R8	***110**	R5_G0_04P	N7
***111**	R5_G3_21N	P8	***112**	R5_G0_04N	N6
113	FPGA_TCK		***114**	R5_G3_22P	R7
115	FPGA_TMS		***116**	R5_G3_22N	R6
117	FPGA_TDI		***118**	R5_G3_19N	R5
119	FPGA_TDO		**120**	NC	

注 ：“*”标 IO 为 1.5V 电平标准，其他 IO 为 3.3V 电平标准；

扩展口 J4

J4 管脚	网络名称	FPGA 管脚	J4 管脚	网络名称	FPGA 管脚
1	L7_VADJ		**2**	L7_VADJ	
3	GND		**4**	GND	
5	SIO_L7_01	W16	**6**	SIO_L7_00	AB22
7	L7_G0_00P	AE25	**8**	L7_G0_01P	AC22

9	L7_G0_00N	AE26	**10**	L7_G0_01N	AC23

11	L7_G0_02P_DQS	AE24	**12**	L7_G0_03P	AD25
13	L7_G0_02N_DQS	AF25	**14**	L7_G0_03N	AD26
15	L7_G0_04P	AE23	**16**	L7_G0_05P	AD23
17	L7_G0_04N	AF23	**18**	L7_G0_05N_VREF	AD24
19	L7_G1_06P	AD21	**20**	L7_G1_07P	AF19
21	L7_G1_06N	AE21	**22**	L7_G1_07N	AF20
23	L7_G1_08P_DQS	AE22	**24**	L7_G1_09P	AD20
25	L7_G1_08N_DQS	AF22	**26**	L7_G1_09N	AE20
27	L7_G1_10P_GSCLK	AB21	**28**	L7_G1_11P_GMCLK	AA20
29	L7_G1_10N_GSCLK	AC21	**30**	L7_G1_11N_GMCLK	AB20
31	L7_G2_12P_GMCLK	AA19	**32**	L7_G2_13P_GSCLK	AC19
33	L7_G2_12N_GMCLK	AB19	**34**	L7_G2_13N_GSCLK	AD19
35	L7_G2_14P_DQS	AC18	**36**	L7_G2_15P	AE18
37	L7_G2_14N_DQS	AD18	**38**	L7_G2_15N	AF18
39	L7_G2_16P	Y18	**40**	L7_G2_17P	AE17
41	L7_G2_16N	AA18	**42**	L7_G2_17N	AF17
43	L7_G3_18P	AA17	**44**	L7_G3_19P	AC17
45	L7_G3_18N_VREF	AB17	**46**	L7_G3_19N	AD17
47	L7_G3_20P_DQS	Y16	**48**	L7_G3_21P	AB16
49	L7_G3_20N_DQS	Y17	**50**	L7_G3_21N	AC16
51	L7_G3_22P	Y15	**52**	L7_G3_23P	W14
53	L7_G3_22N	AA15	**54**	L7_G3_23N	W15
55	GND		**56**	GND	
57	NC		**58**	NC	
59			**60**		
61			**62**		
63			**64**		
65	GND		**66**	GND	

67	SIO_R6_01	V9	**68**	SIO_R6_00	V4
69	R6_G3_22P	Y8	**70**	R6_G3_23P	AB6
71	R6_G3_22N	AA8	**72**	R6_G3_23N	AC6
73	R6_G3_20P_DQS	V8	**74**	R6_G3_21P	AA5
75	R6_G3_20N_DQS	W8	**76**	R6_G3_21N	AB5
77	R6_G3_18P	Y7	**78**	R6_G3_19P	Y6

79	R6_G3_18N_VREF	AA7	**80**	R6_G3_19N	Y5
81	R6_G2_16P	AF5	**82**	R6_G2_17P	AC4
83	R6_G2_16N	AF4	**84**	R6_G2_17N	AD4
85	R6_G2_14P_DQS	AD5	**86**	R6_G2_15P	AE3
87	R6_G2_14N_DQS	AE5	**88**	R6_G2_15N	AF3
89	R6_G2_12P_GMCLK	AA4	**90**	R6_G2_13P_GSCLK	AC3
91	R6_G2_12N_GMCLK	AB4	**92**	R6_G2_13N_GSCLK	AD3
93	R6_G1_10P_GSCLK	AB2	**94**	R6_G1_11P_GMCLK	AA3
95	R6_G1_10N_GSCLK	AC3	**96**	R6_G1_11N_GMCLK	AA2
97	R6_G1_08P_DQS	AD1	**98**	R6_G1_09P	AE2
99	R6_G1_08N_DQS	AE1	**100**	R6_G1_09N	AF2
101	R6_G1_06P	AB1	**102**	R6_G1_07P	Y2
103	R6_G1_06N	AC1	**104**	R6_G1_07N	Y1
105	R6_G0_04P	W3	**106**	R6_G0_05P	U7
107	R6_G0_04N	Y3	**108**	R6_G0_05N_VREF	V7
109	R6_G0_02P_DQS	V3	**110**	R6_G0_03P	V6
111	R6_G0_02N_DQS	V2	**112**	R6_G0_03N	W6
113	R6_G0_00P	V1	**114**	R6_G0_01P	W5
115	R6_G0_00N	W1	**116**	R6_G0_01N	W4
117	GND		**118**	GND	
119	R6_VADJ		**120**	R6_VADJ	

3.5.扩展底板

HDMI 输出接口 *1 USB 转 UART *1

HDMI 输入接口	*1	Jtag 调试接口	*1
10/100/1000M 以太网接口	*1	LED 灯	*6
按键	*6	40Pin 扩展口	*3
高速信号扩展口	*1		

3.5.1.网口

MES2L676-100HP-MINI 开发板使用 Realtek RTL8211F-CG PHY 实现了一个 10/100/1000 以太网端口，用于网络连接。 该器件工作电压为支持 2.5V、3.3V。PHY 连接到 BANK L3，并通过 RGMII 接口连接到 MES2L676-100HP-MINI-MINI。RJ-45 连接器是 HFJ11-1G01E-L12RL，具有集成的自动缠绕磁性元件，可提高性能、质量和可靠性。RJ-45 有两个状态指示灯 LED，用于指示流量和有效链路状态。

下图为 MES2L676-100HP-MINI 开发板上的网口连接框图。



网口连接框图

具体的管脚分配如下所示：

信号名称	描述	PG2L100H-676 管脚	RTL8211F Pin
PHY0_RXC	接收时钟线	D19	27
PHY0_RXCTRL	接收控制线	H16	26
PHY0_RXD[3]	接收数据线 3	B19	22

PHY0_RXD[2]	接收数据线 2	A19	23
PHY0_RXD[1]	接收数据线 1	E16	24
PHY0_RXD[0]	接收数据线 0	D16	25
PHY0_TXC	发送时钟线	G16	20
PHY0_TXCTRL	发送控制线	D20	19
PHY0_TXD[3]	发送数据线 3	D21	15
PHY0_TXD[2]	发送数据线 2	C21	16
PHY0_TXD[1]	发送数据线 1	B21	17
PHY0_TXD[0]	发送数据线 0	E20	18
PHY0_MDC	控制总线时钟	A25	13
PHY0_MDIO	控制总线数据	E21	14
RSTN_OUT	复位控制线，低有效	G25	12

3.5.2.串口

MES2L676-100HP-MINI 扩展底板上集成了一路 USB 转串口模块，采用的 USB-UART 芯片是 CP2102 , USB 接口采用 USB Type C 接口，可用 USB Type C 线连接到 PC 端进行串口数据通信。USB Uart 电路设计的示意图如下图所示：



具体的管脚分配如下：

信号	描述	PG2L100H-676 管脚
FPGA_UART_RXD	UART 数据输入	B24
FPGA_UART_TXD	UART 数据输出	C24

3.5.3.JTAG

MES2L676-100HP-MINI 扩展底板上的 JTAG 接口用于下载 FPGA 程序或者固化程序到 FLASH。在硬件设计上在 JTAG 信号位置添加了保护二极管来保证信号的电压在 FPGA 接受的范围，但仍需注意在通电的情况下，应避免插拔 jtag 接口的操作。



JTAG 连接座原理图

3.5.4.HDMI

HDMI 输入接口的实现，选用了国产宏晶微公司的 MS7200 HMD 接收芯片兼容 HDMI1.4b 及 HDMI 1.4b 下标准视频的 3D 传输格式支持的最高分辨率高达 4K@30Hz，最高采样率达到 300MHz；MS7200 支持 YUV 和 RGB 之间的色彩空间转换，数字接口支持 YUV 及 RGB 格式输出；MS7200 不仅支持通过 IIS 总线或 SPDIF 传输高清音频，还支持高比特音频（HBR）音频，在 HBR 模式下，音频采样率最高为 768KHz。其中 MS7200 的 IIC 配置接口与 FPGA 的 IO 相连，通过 FPGA 的编程来对 MS7200 进行初始化和控制操作， MES2L676-100HP-MINI-MINI 开发板上将 MS7200 的 SA 管脚下拉到地，故 IIC 的 ID 地址为 0x56；HDMI 输入接口的硬件连接如下图所示。



HDMI 输入接口的硬件连接

具体的管脚分配如下所示：

信号	功能描述	PG2L100H-676 管脚
HD_RX_PCLK	HDMI 显示图像像素时钟	K21
HD_RX_VS	HDMI 显示图像帧同步信号	M14
HD_RX_HS	HDMI 显示图像行同步信号	M17
HD_RX_DE	HDMI 显示图像有效像素点使能信号	M16
HD_RX_D0	HDMI 显示图像像素点数据位[0]	L18
HD_RX_D1	HDMI 显示图像像素点数据位[1]	L17
HD_RX_D2	HDMI 显示图像像素点数据位[2]	H18
HD_RX_D3	HDMI 显示图像像素点数据位[3]	J18
HD_RX_D4	HDMI 显示图像像素点数据位[4]	J21
HD_RX_D5	HDMI 显示图像像素点数据位[5]	H23
HD_RX_D6	HDMI 显示图像像素点数据位[6]	J23

HD_RX_D7	HDMI 显示图像像素点数据位[7]	H24
HD_RX_D8	HDMI 显示图像像素点数据位[8]	J24
HD_RX_D9	HDMI 显示图像像素点数据位[9]	K23
HD_RX_D10	HDMI 显示图像像素点数据位[10]	K22
HD_RX_D11	HDMI 显示图像像素点数据位[11]	J16
HD_RX_D12	HDMI 显示图像像素点数据位[12]	K15
HD_RX_D13	HDMI 显示图像像素点数据位[13]	K17
HD_RX_D14	HDMI 显示图像像素点数据位[14]	K16
HD_RX_D15	HDMI 显示图像像素点数据位[15]	L15
HD_RX_D16	HDMI 显示图像像素点数据位[16]	M15
HD_RX_D17	HDMI 显示图像像素点数据位[17]	H19
HD_RX_D18	HDMI 显示图像像素点数据位[18]	J19
HD_RX_D19	HDMI 显示图像像素点数据位[19]	J20
HD_RX_D20	HDMI 显示图像像素点数据位[20]	K20
HD_RX_D21	HDMI 显示图像像素点数据位[21]	G21
HD_RX_D22	HDMI 显示图像像素点数据位[22]	G20

HD_RX_D23	HDMI 显示图像像素点数据位[23]	H22
HD_RX_SC_MC	MS7200 音频通道 I2S 的串行时钟信号	F22
HD_RX_MU_MC	MS7200 音频通道 I2S 的主时钟信号或 Mute 信号	F23

HD_RX_I2S1	MS7200 音频通道 I2S 的数据通道 1	G22
HD_RX_I2S0	MS7200 音频通道 I2S 的数据通道 0	E23
HD_RX_WS_SP	MS7200 音频通道 I2S 的位时钟	H21
HD_RX_INT	MS7200 输出中断信号	L24
HD_SCL	MS7200 、MS7210 控制通道 IIC 的时钟信号	J15
HD_SDA	MS7200 、MS7210 控制通道 IIC 的数据信号	J14
RSTN_OUT	MS7200 、MS7210 硬件复位信号，低电平有效	G25

3.5.5.按键/指示灯/存储接口

MES2L676-100HP-MINI 开发板上扩展有 5 个用户按键，按键连接在 FPGA 普通 IO 上，低电平有效；按键未按下时，按键信号为高电平，当按键按下时，按键信号为低电平。



按键电路图

具体管脚分配如下：

信号	描述	PG2L100H-676 管脚
KEY0		C22

KEY1	按键控制信号	C23
KEY2		B22
KEY3		A22
KEY4		B20

3.5.6.LED 灯

MES2L676-100HP-MINI 开发板上扩展有 8 个用户 LED 灯，连接在 PG2L100H 的 L3 上，FPGA 输出高电平时 LED 灯亮。

扩展板上 LED 灯功能电路图如下图所示：



LED 灯电路图

3.5.7.EEPROM

MES2L676-100HP-MINI 开发板板载了一片容量为：2Kbit（ 1*256*8bit）的 EEPROM ，型号为 24LC02，由 1 个 256byte 的 block 组成,通过 IIC 总线进行通信。EEPROM 的 I2C 信号连接的 FPGA 的 IO 口上。下图为 EEPROM 的设计示意图；



EEPROM 的设计示意图

具体的管脚分配如下：

信号	描述	PG2L100H-676 管脚

SCL	EEPROM 时钟	A23
SDA	EEPROM 数据	A24

3.5.8.时钟

MES2L676-100HP-MINI 扩展底板上配有 1 个 27MHz 有源晶振。

下图 U10 为扩展底板 27MHz 有源单端时钟预留于扩展地板上。



扩展底板 27MHz 有源单端时钟

具体的管脚分配如下表所示：

信号	描述	PG2L100H-676 管脚
FPGA_GCLK_27M	单端时钟	E17

3.5.9.扩展 IO

MES2L676-100HP-MINI 底板上有三个 40Pin 扩展口可供用户自由使用，其中两个 40Pin 扩展端口 J10 和 J25 为 PG2L100H/200H 共用，J26 扩展口为 PG2L200H 独有。

J10 端口			
扩展口 IO 号	IO 管脚/信号	扩展口 IO 号	IO 管脚/信号
1	GND	2	A5V0
3	R21	4	R20
5	N19	6	P19
7	M25	8	M24
9	T25	10	T24
11	R22	12	T22
13	K26	14	K25
15	L25	16	L24

17	L23	18	L22
19	AA25	20	Y25
21	AB25	22	AA24
23	AC24	24	AB24
25	R23	26	T23
27	P26	28	R26
29	M26	30	N26
31	M22	32	M21
33	U26	34	U25
35	AC26	36	AB26
37	GND	38	GND
39	A3V3	40	A3V3

J25 端口			
扩展口 IO 号	IO 管脚/信号	扩展口 IO 号	IO 管脚/信号
1	GND	2	A5V0
3	V14	4	U14
5	T18	6	T17
7	W18	8	V18
9	U19	10	T19
11	U20	12	T20
13	W26	14	V26
15	Y26	16	W25

17	Y23	18	Y22
19	W23	20	V23
21	Y20	22	W20
23	W19	24	V19
25	T15	26	T14
27	U16	28	U15
29	V17	30	V16
31	V21	32	U21
33	W24	34	V24

35	AA23	36	AA22
37	V14	38	GND
39	A3V3	40	A3V3

J26 端口 PG2L200H 独有扩展口，			
扩展口 IO 号	IO 管脚/信号	扩展口 IO 号	IO 管脚/信号
1	GND	2	A5V0
3	AC23	4	AC22
5	AD26	6	AD25
7	AD24	8	AD23
9	AF20	10	AF19
11	AE20	12	AD20
13	AF18	14	AE18
15	AF17	16	AE17
17	AB20	18	AA20
19	AD17	20	AC17
21	AC16	22	AB16
23	W15	24	W14
25	AE26	26	AE25
27	AF25	28	AF24
29	AF23	30	AE23
31	AD19	32	AC19
33	AE21	34	AD21
35	AF22	36	AE22
37	GND	38	GND
39	A3V3	40	A3V3

3.5.10.供电电源

开发板的电源输入电压为+12V，请使用开发板自带的电源,不要用其他规格的电源，以免损坏开发板。扩展板上通过 1 路 DC/DC 电源芯片 SGM61163 把+12V 电压转化成+5V 电源，最大输出电流 6A;另使用两颗 DC/DC 电源芯片 MT2492，一路把+5V 转换出+3.3V 电源最大输出电流 2A 供扩展底板使用，另一路 VADJ 支持用户通过跳线帽（ J24）选择

把+5V 转换出 +2.5V/+1.8V 电源最大输出电流 2A，用户可通过跳线帽（ J20）选择 +3.3V/VADJ 为核心板 BANK_L6 和 BANK_L7 供电;同时扩展板上的+5V 电源通过板间连接器给核心板供电，扩展板上电源设计如下图所示:



SGM61163（12V 转 5V）



MT2492（5V 转 3.3V）



MT2492（5V 转 2.5V/1.8V）

3.5.11. 底板尺寸图



扩展底板尺寸图

4. 实验子卡

4.1.交通灯子卡

本系统以 HC595 移位寄存器为核心驱动单元，负责控制东西向与南北向红、黄、绿 LED 交通信号灯，并驱动四个路口的两位数码管进行倒计时显示，同时管理 12 个独立状态指示灯以反映系统运行或按键操作情况；蜂鸣器，在信号状态切换时实现声光报警，并配合四个手动按键完成模式切换、时间设置及紧急控制等人机交互功能，从而实现完整的交通信号模拟与控制

4.2.矩阵按键子卡

本系统配备 5×5 矩阵按键阵列，可检测 25 个独立按键输入，并采用行列扫描法高效识别多键并发操作；通过 8 位拨码开关可设置系统工作模式、运行参数及使能、地址等配置信息，同时利用 8 个独立 LED 灯，直观显示系统状态或按键操作结果，实现多键输入、参数配置、输出指示与电平控制的综合功能。

4.3.16*16 点阵子卡

16×16 LED 点阵屏为核心显示单元，可滚动或静态呈现文字与简易图形，并配合 4 个独立三色 LED 灯实现多色混色指示，用于状态显示或视觉特效；通过行列动态扫描刷新技术，确保点阵内容流畅显示，同时结合点阵屏与三色灯可构建丰富的信息提示与交互界面，并支持通过编程实现跑马灯、动画等动态视觉效果，实现图形显示、混色指示、动态扫描、信息呈现与动画演示的综合功能。

4.4.4.3 寸屏子卡

4.3 寸屏使用 40pin 接口，可作为显示输出。

4.5.子卡插槽限制

4.3 寸屏子卡和矩阵键盘默认只能插在模块一的位置，点阵和交通灯模块可以在模块二和模块三的位置互换。