

PSI3441 - Arquitetura de Sistemas Embarcados

Relatório Exercício Prático 04


Nome: Kevin Kirsten Lucas nºUSP: 10853306

Obs: Para ambos os exercícios, foi utilizado o código abaixo para gerar as ondas quadradas na saída.

```
1 while(1) {
2     Bit1_NegVal();
3 }
```

Código para gerar onda Quadrada

Além disso, segue também a configuração do pino de saída como output para ambos os exercícios:




Configuração pino de saída como output

1) Configure o clock do core para ~48 MHz e do bus para ~24 MHz no modo FEI.

a. Liste as configurações que afetam este modo e identifique-as no diagrama abaixo. Use o modo avançado da configuração para visualizar todas as opções de configuração.

No modo FEI, os multiplicadores FLL, que possuem referência de 31.25 a 39.0625 kHz, trazem menor consumo de energia, é menos estável, e possui rápida estabilização;

Para realizar a configuração pedida, basta seguir os prints abaixo, onde definimos o modo FEI. Configuramos o multiplicador FLL e em seguida setamos os valores do core e do bus clock.




Configuração FEI + PLL

2) Configure o clock do core para 48 MHz e do bus para 24 MHz no modo PEE. Habilite o System Oscillator para usar o oscilador externo.

a. Liste as configurações que afetam este modo e identifique-as no diagrama abaixo.


No modo PEE, utilizamos os multiplicadores PLL, que possuem referência de 2 a 4MHz, maior consumo de energia, e estabilização mais lenta;

Inicialmente é necessário ligar o oscilador externo, como mostrado abaixo:



Oscilador do sistema habilitado

Em seguida, alteramos o modo de funcionamento para PEE, e agora podemos definir a saída do multiplicador PLL como exatamente 48MHz.



Configuração do PLL output e MCG no modo PEE


Por fim, basta configurar os valores de clock desejados para o core e o bus clock.

System clocks		
Core clock prescaler	Auto select	1
Core clock	48.0	48 MHz
Bus clock prescaler	Auto select	2
Bus clock	24.0	24 MHz
PLL/FLL clock selection	Auto select	PLL/2 clock
Clock frequency [MHz]	24.0	24 MHz
TPM clock selection	Auto select	PLL/FLL clock
Clock frequency [MHz]	24.0	24 MHz

Configuração do Core clock e Bus clock

b. Configure um pino para saída digital e altere o seu valor o mais rápido possível. Qual é a frequência da onda quadrada na saída? Veja a forma de onda no osciloscópio.

Como podemos ver abaixo, temos uma frequência também de 854.7kHz, medida utilizando os cursores do osciloscópio.



Osciloscópio lendo saída na configuração PEE