#### MODUL 6 PROYEK PERANCANGAN SISTEM DIGITAL

# Kevin Naoko (13218046)

Asisten: Muhammad Raihan Aziz Tanggal Percobaan: 29/11/2019 EL2102-Praktikum Sistem Digital

Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB



#### **Abstrak**

Pada proyek ini telah dibuat sebuah sistem permainan Tic Tac Toe berbasis 2 pemain. Sistem ini memiliki masukkan berupa button\_1 untuk memilih kotak penempatan warna dan button\_2 untuk mengunci pilihan pemain. Keluaran dari sistem ini ialah VGA yang telah diberi tulisan Tic Tac Toe serta Gameboard dinamik yang dapat berubah sesuai masukan pengguna. Sistem ini memanfaatkan FSM yang telah dirancang sedemikian rupa sehingga dapat dimainkan oleh 2 pemain di FPGA.

Kata kunci: FPGA, FSM, VGA.

### 1. PENDAHULUAN

Percobaan ini dilakukan untuk mencapai beberapa tujuan. Tujuan yang ingin dicapai ialah, menspesifikasikan suatu sistem digital sederhana, membagi sistem menjadi satu atau lebih jalur data dan kendali, mendesain jalur data dan kendali untuk sistem, mengintegrasikan jalur data dan kendali ke dalam sistem, melakukan menveluruh terhadap sistem, implementasikan sistem digital menggunakan FPGA dan terakhir, menguji dan menganalisa sistem yang sudah dibangun. Untuk mencapai tujuan tujuan tersebut, praktikan diminta untuk membuat sebuah sistem yang menggunakan VHDL dengan persyaratan, menggunakan interface yang digunakan board DE1, mempunyai bagian FSM, dan sedikitnya terdiri dari tiga blok.

Sistem yang dibuat oleh praktikan adalah sebuah permainan retro yang bernama tic-tac-toe. Perbedaan dari tic-tac-toe pada umumnya adalah, digunakannya bidak warna sebagai pengganti bidak X dan O. pemain 1 akan menggunakan warna hijau dan pemain 2 akan menggunakan warna merah. Kondisi menang akan terjadi apabila warna yang sama terurut sepanjang tiga kotak horizontal atau vertical maupun diagonal.

#### 2. STUDI PUSTAKA

## 2.1 FINITE-STATE MACHINE (FSM)

FSM ialah sistem digital yang menggunakan pendekatan logika sekuensial. Karena prinsip dasarnya menggunakan prinsip sekuensial, maka FSM memiliki kondisi-kondisi yang dijalankan dengan urutan tertentu [1]. Kondisi ini disebut sebagai state. Untuk mempermudah perancangan FSM, pertama tama perlu didesain sebuah state diagram yang menunjukkan alur FSM dan kondisi kondisi yang harus terpenuhi untuk lanjut ke state berikutnya. Pada perancangan sistem ini, kami menggunakan state diagram model Moore.


# 2.2 FIELD-PROGRAMMABLE GATE ARRAY (FPGA)

FPGA merupakan sirkuit terintegrasi yang terdiri atas blok blok logic yang dapat diatur oleh pengguna menggunakan bahasa VHDL. Pemanfaatan FPGA untuk pembuatan sistem sistem sederhana sangat umum digunakan oleh banyak orang. Pada proyek ini, kami akan memanfaatkan FPGA tipe DE1 untuk membuat game sederhana [2].

# 2.3 VIDEO GRAPHICS ARRAY (VGA)


Pada mulanya, standar VGA dikembangkan oleh IBM dengan resolusi standar 640x480 pixel [3]. Dalam VHDL, interface ke VGA menggunakan 2 jenis sinyal yaitu sinyal warna (RGB) dan sinyal sinkron (HS dan VS). Sinyal sinkron tersebut menentukan pergantian baris (Horizontal Sync) dan pergantian layar (Vertical Sync). Sedangkan sinyal RGB menentukan warna yang ditampilkan oleh tiap pixel. Warna warna ini perlu dideklarasikan batasnya dengan fungsi if pada blok color rom.

Pada perancangan sistem ini, digunakan resolusi standar dan *refresh rate* 60Hz agar tidak terlihat *flickering* pada layar. Proses *scan* pixel berawal dari kiri atas ke kanan lalu ke kiri bawah dan kembali ke kiri atas ketika sudah mencapai pixel terakhir.




Gambar 2-1. Razor Scan Pada Layar LCD

Sinyal VGA merupakan sinyal analog. Maka dari itu diperlukan chip DAC untuk mengkonversi sinyal digital ke analog. Datapath dan skematik dari chip tersebut dapat dilihat dibawah ini [4].



Gambar 2-2. Datapath DAC [5]



Gambar 2-3. Skematik DAC [6]

#### **METODOLOGI** 3.

#### 3.1 KOMPONEN DAN ALAT

Komponen dan alat yang digunakan dalam praktikum ini adalah sebagai berikut.

- 1. Board FPGA tipe DE1
- 2. Catu daya + kabel dan konektor tambahan serta kabel downloader
- 3. Computer yang dilengkapi dengan software Quartus dan Modelsim
- 4. Layer LCD
- 5. Kabel VGA

#### 3.2 SPESIFIKASI SISTEM

Sistem ini memiliki tiga input yang diantaranya, 2 button dan satu switch. Button yang pertama berfungsi untuk memilih kotak yang warna nya akan dimasukkan. Button kedua berfungsi untuk meng-assign warna pemain. Sebuah switch untuk me-reset permainan saat permainan sudah ditentukan pemenangnya.

#### 3.3 FITUR SISTEM

Fitur dari sistem ini adalah pemain 1 akan menggunakan warna hijau selama keseluruhan permainan, pemain 2 akan menggunkan warna merah selama keseluruhan permainan. Fitur lain adalah, terdapat selector yang berguna untuk mengetahui posisi kotak yang akan kita pilih untuk dimasukkan warnanya dan saat permainan selesai akan ditunjukkan pemenang dengan warna yang ada dibawah kotak. Apabila pemain 1 menang, akan ditampilkan warna hijau dan apabila pemain 2 yang menang akan ditunjukkan warna merah. Saat terjadi hasil yang seri, akan ditunjukkan warna abu- abu. Ssebagai tambahan, ditampilkan tulisan yang menambah estetika yang bertuliskan "TIC", "TAC", "TOE" dan grid tipis berwarna putih sebagai bingkai dari permainan.

#### 3.4 LANGKAH KERJA

# PERANCANGAN SISTEM TIC TAC 3.4.1

Mendesai secara garis besar sistem yang akan dibuat yang berisi FSM dan alur secara algoritmik



mendefinisikan lagi FSM secara mendalam berdasarkan alur algoritmik rangkaian



melakukan proses pembuatan kode sistem per blok



menghubungkan setiap blok kode dan dijalankan menggunakan kode top level




mensimulasikan secara fungsional




jika simulasi berhasil, maka kode sudah siap, jika belum lakukan debugging

### 3.4.2 PENGUJIAN SISTEM




### 4. HASIL DAN ANALISIS

# 4.1 ALUR KERJA SISTEM




Gambar 4-1. Alur Kerja Sistem Secara Umum

#### 4.2 DESAIN SISTEM PRA-PEMROGRAMAN



Gambar 4-2. Datapath Sistem




Gambar 4-3. FSM Sistem


FSM pada gambar 4-3 merupakan pengembangan dari FSM yang diajukan pada proposal proyek ini, karena dengan adanya state-state tersebut, dapat mempermudah realisasi sistem ini.

## 4.3 HASIL PENGUJIAN

# 4.3.1 DOKUMENTASI SIMULASI DAN IMPLEMENTASI



Gambar 4-4. Simulasi waveform saat P1 Menang



Gambar 4-5. Simulasi waveform saat P2 Menang




Gambar 4-6. Simulasi waveform saat Kondisi Seri



Gambar 4-7. Tampilan Pada Awal Permainan



Gambar 4-8. Tampilan LCD Saat P1 Menang




Gambar 4-9. Tampilan LCD Saat P2 Menang



Gambar 4-10. Tampilan LCD Saat Seri

# 4.3.2 KEBERJALANAN PENGUJIAN

Setelah melakukan *debugging*, semua fitur yang direncanakan pada sistem ini dapat berjalan sesuai ekspektasi. Berikut fitur fitur yang kami uji • Simulasi *waveform* pada FSM untuk kondisi P1 menang, P2 menang, dan kondisi seri, seperti yang dapat dilihat pada gambar 4-4 hingga 4-6. Untuk mempermudah pembacaan, kami menandakan gerakan yang dilakukan oleh P1 dengan warna hijau, dan P2 dengan warna merah. Dibawah ini juga akan ditampilkan visualisasi hasil simulasi ketiga kondisi tersebut



Gambar 4-11a (Kiri). Pengujian kondisi P2 menang Gambar 4-11b (Tengah). Pengujian kondisi P1 menang Gambar 4-11c (Kanan). Pengujian kondisi Seri

- Tampilan awal permainan, seperti yang dapat dilihat pada gambar 4-4.
- *Cycle* penempatan warna tiap pemain. Apabila dilakukan *cycling* hingga papan terakhir, maka *selector* akan kembali ke papan awal. Pengujian ini dapat dilihat lebih jelas pada video kami.
- Penguncian penempatan warna tiap pemain.
   Apabila dilakukan penguncian pada papan yang telah ditempati sebelumnya, maka pemain yang bersangkutan diharuskan untuk memilih kembali tempat peletakkan warnanya. Pengujian ini dapat dilihat lebih jelas pada video kami.
- Kondisi akhir permainan. Sesuai pada gambar 4-5 hingga 4-7, tampilan pemenang atau kondisi seri akan ditampilkan pada bagian bawah papan permainan.
- Reset papan permainan dapat dilakukan dengan menggunakan switch pada FPGA.

# 4.3.3 ANALISIS SISTEM

## **Blok FSM**

Pada sistem ini digunakan FSM yang ditampilkan pada gambar 4-3. Sebelum masuk ke pembahasan ini, perlu diketahui bahwa sistem ini melakukan assignment bit unik berupa "10" untuk P1 dan "01" untuk P2.

Alur pada FSM ini dimulai oleh 'P1\_Idle' yang menunggu masukkan oleh P1 berupa button\_1 atau button\_2. Apabila button\_1 ditekan, maka sistem akan melakukan *cycling* penempatan warna pada papan bermain. Setelah P1 yakin akan

pilihannya, maka P1 dapat menekan button\_2 untuk mengunci pilihannya. Pilihan tersebut akan disimpan ke variabel tertentu (o\_b0...0\_b8) sesuai dengan pilihan pemain.

1 (o_b0)	2 (o_b1)	3 (o_b2)
4 (o_b3)	5 (o_b4)	6 (o_b5)
7 (o_b6)	8 (o_b7)	9 (o_b8)

Gambar 4-12. Visualisasi Assignment Variabel o\_b0...o\_b8 Pada Papan Permainan

Setelah itu, sistem akan menuju state 'P1\_Press'. Pada state ini, dilakukan pengecekan apakah P1 mengisi papan yang kosong. Namun karena ini adalah giliran pertama, sudah pasti semua papan kosong. Pada state ini, nilai o\_b(x) akan berubah sesuai dengan bit unik P1, pengosongan variabel 'count', dan assignment untuk variabel 'current\_player' akan menjadi bit unik P2.

Setelah pengecekan dan assignment bit unik tersebut, state akan berpindah ke 'Wincheck', yang berisi pengecekan kondisi menang. State ini akan mengecek semua kemungkinan kondisi menang pada papan sesuai dengan bit unik yang dialokasikan pada tiap variabel (Kemungkinan yang diuji ialah nilai bit unik yang terdapat pada kotak [1,2,3], [4,5,6], [7,8,9], [1,4,7], [2,5,8], [3,6,9], [1,5,8], dan [3,5,7]). Apabila belum ada pemain yang menang, maka alur FSM akan ditentukan oleh unik yang tersimpan pada variabel 'current\_player'. Bila variabel tersebut menyimpan bit P2, maka alur akan berpindah menuju state 'P2 Idle.

Semua fungsi pada state ini dapat dikatakan sama persis dengan state 'P1\_idle'. Alur dari state ini juga sama seperti 'P1\_idle'. Namun yang menjadi pembeda disini ialah assignment bit unik pada tiap proses yang telah dijabarkan sebelumnya akan menggunakan bit unik P2 (kecuali variabel 'current\_player' karena variabel tersebut merupakan penanda giliran selanjutnya. Variabel ini akan menggunakan bit P1).

Apabila pengecekan pada state 'Wincheck' mendapatkan bahwa P1 menang, P2 menang, atau seri, maka bit unik P1 dan P2 akan disimpan kedalam variabel 'win'. Bit unik untuk kondisi seri adalah "11". Apabila isi dari variabel 'win' ini ialah salah satu dari ketiga bit unik tersebut, maka alur FSM akan menuju state 'OVER'

Pada state ini hanya terdapat 1 fungsi, yaitu menunggu input pengguna untuk men-reset papan permainan. Apabila switch diaktifkan, maka variabel 'ResetGame' akan menjadi 1, dan alur FSM kembali ke 'P1 idle'.

#### **Blok Color ROM**

Beberapa variabel dari FSM akan digunakan sebagai input dari Color ROM agar hasil implementasi dapat ditampilkan pada display LCD. Beberapa variabel tersebut antara lain

- o\_b0...o\_b8 yang dinyatakan sebagai b0\_i...b8\_i
- count yang dinyatakan sebagai count\_i
- win yang dinyatakan sebagain win\_i
- ResetGame yang dinyatakan sebagai ResetGame\_i

Variabel diatas sangat membantu dalam proses penampilan warna warna untuk P1 dan P2 pada papan bermain, serta kondisi menang atau seri yang ditampilkan pada bagian bawah papan bermain.

Sedangkan pada bagian independen pada blok ini, terdapat sintesis tulisan statik "TIC TAC TOE" berwarna ungu pada bagian kiri layar, serta sintesis grid papan bermain.

Pada bagian deklarasi warna pada blok ini, akan dicek variabel 'o\_b(x)'. Apabila variabel tersebut bernilai "00", maka kotak ke-x (penomoran dapat dilihat kembali pada gambar 4-12) pada papan akan berwarna hitam. Apabila variabel tersebut bernilai kode unik P1 atau P2, maka kotak yang bersangkutan akan berwarna sesuai dengan warna P1 atau P2.

Dan akan dicek pula variabel 'count'. Bila nilai integer dari variabel ini cocok dengan nilai x pada o\_b(x), maka warna pada kotak tersebut akan menjadi biru, terlepas dari bit unik P1, P2, atau warna hitam. Warna biru ini merupakan *selector* yang didesain untuk mempermudah pemilihan tempat peletakkan warna bagi P1 atau P2.

#### 5. KESIMPULAN

- Perancangan Proyek *Tic Tac Toe* berhasil dilakukan dengan baik dan sesuai ekspektasi
- Pemahaman praktikan mengenai konsep konsep yang digunakan pada proyek ini semakin baik, terkhususnya pada pembuatan FSM dan sintesis warna pada display LCD.

# **DAFTAR PUSTAKA**

- https://www.allaboutcircuits.com/technical-[1] articles/implementing-a-finite-state-machinein-vhdl/, Diakses pada 3/12/2019, 03.14
- https://techterms.com/definition/fpga, [2] Diakses pada 3/12/2019, 03.44
- https://techterms.com/definition/vga, [3] Diakses pada 3/12/2019, 03.48
- Mervin T. Hutabarat, dkk. Petunjuk Praktikum [4] Sistem Digital, ITB, Bandung, 2019.
- Mervin T. Hutabarat, dkk. Petunjuk Praktikum [5] Sistem Digital, ITB, Bandung, 2019.
- [6] Mervin T. Hutabarat, dkk. Petunjuk Praktikum Sistem Digital, ITB, Bandung, 2019.

#### **LAMPIRAN**

```
library IEEE:
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity tictactoe is
      button_1: in std_logic;
button_2: in std_logic;
resetGame : in std_logic;
o_b0, o_b1, o_b2, o_b3, o_b4, o_b5, o_b6, o_b7, o_b8, o_win : out std_logic_vector (1 downto 0);
      o_count, o countTurn
                                                                     : out
      logic_vector (3 downto 0);
rst, clk: in std_logic
architecture FSM of tictactoe is
   -P1 and P2 denoted as 10 and 01 respectively
type states is (P1_idle, P1_select, P1_press, P2_idle,
P2_select, P2_press, winCheck, OVER);
P2 select, 1__signal cstate
signal count, countTurn
downto 0) := "0000";
signal b0, b1, b2, b3, b4, b5, b6, b7, b8 :
std_logic_vector (1 downto 0) := "00";
: std_logic_vector (1 downto 0) := "00";
signal current_player
downto 0) := "00";
--component CLOCKDIV is
                                                 : std logic vector (1
                  : IN std_logic;
--DIVOUT
                 : buffer std logic
--end component;
    detik : CLOCKDIV port map (CLK => clk, DIVOUT => clk i);
   process (rst, clk)
   begin
if rising edge(clk) then
   case cstate is
      when P1 idle =>
                                         - Menunggu input P1
         if button_1 = '1' then cstate <= P1_select;
elsif button_2 = '1' then cstate <= P1_press;
else cstate <= P1_idle;</pre>
      end ir;
when P1 select => -- Menambah count apabila
on 1 ditekan untuk cycle posisi penempatan bidak
   if (count < "1000") then</pre>
button_
             count <= count +
                                      1;
          cstate <= P1_idle;
else count <= "0000"; cstate <= P1_idle;
          end if:
       when P1 press =>
                                  -- Meletakkan bidak pada papan
apabila button_2 ditekan, lalu mengarahkan ke state
pengecekan kemenangan serta mengassign current player
         if (count = 0 and b0 = "00") then b0 \le "10";
cstate <= winCheck; current_player <= "01"; countTurn <=
countTurn + 1;</pre>
elsif (count = 1 and b1 = "00") then b1 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=</pre>
countTurn + 1;
elsif (count = 2 and b2 = "00") then b2 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=</pre>
countTurn + 1;
elsif (count = 3 and b3 = "00") then b3 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=
countTurn + 1;

elsif (count = 4 and b4 = "00") then b4 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=</pre>
countTurn + 1;
elsif (count = 5 and b5 = "00") then b5 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=
countTurn + 1;</pre>
elsif (count = 6 and b6 = "00") then b6 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=
countTurn + 1;
countTurn + 1;
    elsif (count = 7 and b7 = "00") then b7 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=</pre>
countTurn + 1;
elsif (count = 8 and b8 = "00") then b8 <= "10";
cstate <= winCheck; current_player <= "01"; countTurn <=
countTurn + 1;</pre>
          else count <= "0000" ; cstate <= P1_select;</pre>
          end if;
```

```
else cstate <= P2 idle;
              end if:
                                                  -- Menambah count apabila
          when P2 select =>
button_1 di_ekan untuk cycle posisi penempatan bidak
    if (count < "1000") then</pre>
                  count <= count +
              cstate <= P2_idle;
else count <= "0000"; cstate <= P2_idle;
              end if;
 pengecekan kemenangan serta mengassign current player
  menjadi P1
if (count = 0 and b0 = "00") then b0 <= "01";
cstate <= winCheck; current_player <= "10"; countTurn <=
cstate <= wincheck; current_player <= "10"; countTurn <=
countTurn + 1;
    elsif (count = 1 and b1 = "00") then b1 <= "01";
cstate <= wincheck; current_player <= "10"; countTurn <=
countTurn + 1;</pre>
 elsif (count = 2 and b2 = "00") then b2 <= "01";
cstate <= winCheck; current_player <= "10"; countTurn <=</pre>
 countTurn + 1:
elsif (count = 3 and b3 = "00") then b3 <= "01";
cstate <= wincheck; current_player <= "10"; countTurn <=
countrurn + 1;
elsif (count = 4 and b4 = "00") then b4 <= "01";
cstate <= winCheck; current_player <= "10"; countTurn <=</pre>
 countTurn + 1;
    elsif (count = 5 and b5 = "00") then b5 <= "01";
cstate <= winCheck; current_player <= "10"; countTurn <=</pre>
 countTurn + 1;
 elsif (count = 6 and b6 = "00") then b6 <= "01";
cstate <= winCheck; current_player <= "10"; countTurn <=</pre>
 countTurn + 1:
 countrurn + 1;
elsif (count = 7 and b7 = "00") then b7 <= "01";
cstate <= winCheck; current_player <= "10"; countTurn <=</pre>
 countTurn + 1;
countTurn + 1;
cstate <= winCheck; current_player <= "10"; countTurn <=</pre>
 countTurn + 1;
              else count <= "00000" ; cstate <= P2_select;</pre>
              end if;
 when winCheck => -- Pengecekan kemenangan
   if      (b0 = "10" and b1 = "10" and b2 = "10") or
(b3 = "10" and b4 = "10" and b5 = "10") or
(b3 = "10" and b4 = "10" and b5 = "10") or

(b6 = "10" and b5 = "10") or

(b6 = "10" and b7 = "10" and b8 = "10") or

(b1 = "10" and b6 = "10") or

(b2 = "10" and b6 = "10") or

(b3 = "10" and b6 = "10") or

(b4 = "10" and b6 = "10") or

(b5 = "10" and b6 = "10") or

(b6 = "10" and b6 = "10") then

win <= "10"; cstate <= OVER; --P1 WINS

elsif (b0 = "01" and b1 = "01" and b2 = "01") or

(b3 = "01" and b4 = "01" and b5 = "01") or

(b6 = "01" and b7 = "01" and b8 = "01") or

(b1 = "01" and b8 = "01") or

(b1 = "01" and b8 = "01") or

(b1 = "01" and b8 = "01") or

(b2 = "01" and b8 = "01") or

(b3 = "01" and b8 = "01") or

(b1 = "01" and b8 = "01") or

(b2 = "01" and b8 = "01") or

(b3 = "01" and b8 = "01") or

(b1 = "01" and b8 = "01") or

(b2 = "01" and b8 = "01") or
                                                                       and b8 = "01") or (b2
                      (b0 = "01" and b4 = "01"
 = "01" and b4 = "01" and b6 = "01") then
                     win <= "01"; cstate <= OVER; --P2 WINS if (countTurn > "1000") then
                     win <= "11"; cstate <= OVER; --TIE
              else
  if current player <= "01" then count <= "0000";</pre>
cstate <= P2 idle;
elsif current_player <= "10" then count <= "0000"; cstate <= P1_idle;
                  end if;
              end if:
         when OVER =>
                                            -- Menunggu input apakah ingin
bermain lagi atau tidak
             if (resetGame = '1') then
    win <= "00";</pre>
                  countTurn <= "0000";
                                     '00000";
                  count <= "0 b0 <= "00";
                  b1 <= "00"
                  b2 <= "00"
                  b3 <= "00"
                  b4 <= "00";
                  b6 <= "00";
                  h7 <= "00"
                 cstate <= P1 idle;
     end case;
     end if;
     end process;
     o_b0 <= b0;
     o_b1 <= b1;
o_b2 <= b2;
```

```
o_b3 <= b3;
o_b4 <= b4;
o_b5 <= b5;
o_b6 <= b6;
o_b7 <= b7;
o_b8 <= b8;
o_win <= win;
o_count <= count;
o_countTurn <= countTurn;</pre>
```

## Lampiran 1. Kode Blok FSM Permainan Tic Tac Toe

```
LIBRARY IEEE:
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY color_rom_vhd IS
       ORT(

Button 1 i : IN STD LOGIC;

Button 2 i : IN STD LOGIC;

ResetGame i : IN STD LOGIC;

ResetGame i : IN STD LOGIC;

ResetAll i : IN STD LOGIC;

B0 i : IN STD LOGIC VECTOR (1 downto 0);

B1 i : IN STD LOGIC VECTOR (1 downto 0);

B2 i : IN STD LOGIC VECTOR (1 downto 0);

B3 i : IN STD LOGIC VECTOR (1 downto 0);

B4 i : IN STD LOGIC VECTOR (1 downto 0);

B5 i : IN STD LOGIC VECTOR (1 downto 0);

B6 i : IN STD LOGIC VECTOR (1 downto 0);

B7 i : IN STD LOGIC VECTOR (1 downto 0);

B8 i : IN STD LOGIC VECTOR (1 downto 0);

B8 i : IN STD LOGIC VECTOR (1 downto 0);

B8 i : IN STD LOGIC VECTOR (1 downto 0);

STD LOGIC VECTOR (3 downto 0);

I pixel column : IN STD LOGIC VECTOR (3 downto 0);
    PORT (
           i_pixel_column : IN STD_LOGIC_VECTOR( 9 DOWNTO 0
);
           i_pixel_row
                                     : IN STD_LOGIC_VECTOR( 9 DOWNTO 0
);
                                       : OUT STD LOGIC VECTOR ( 7 DOWNTO 0
           o_red
);
                                      : OUT STD LOGIC VECTOR ( 7 DOWNTO 0
           o green
);
                                        : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0
redtest : OUT STD_LOGIC);
END color_rom_vhd;
ARCHITECTURE behavioral OF color_rom_vhd IS
CONSTANT R1 : INTEGER := 68;
CONSTANT R3
                           : INTEGER := 137;
                         : INTEGER := 203;
: INTEGER := 206;
CONSTANT R5
CONSTANT R6
                         : INTEGER := 272;
: INTEGER := 275;
CONSTANT R7
CONSTANT R7b : INTEGER := 280;
CONSTANT R8
                            : INTEGER := 350:
CONSTANT C1
                           : INTEGER := 378;
: INTEGER := 444;
CONSTANT C3
                           : INTEGER := 447:
CONSTANT C5
                           : INTEGER := 516;
CONSTANT C7
                         : INTEGER := 582;
                         : INTEGER := 585;
SIGNAL b0_T
SIGNAL b1_T
SIGNAL b2_T
SIGNAL b3_T
SIGNAL b4_T
SIGNAL b5_T
SIGNAL b6_T
SIGNAL b7_T
SIGNAL b8_T
SIGNAL b8_T
                                                     : STD_LOGIC; : STD_LOGIC;
                                                     : STD LOGIC;
                                                     : STD_LOGIC;
: STD_LOGIC;
SIGNAL b8 T
                                                      : STD LOGIC;
signal win_T
SIGNAL grid
                                 : STD_LOGIC;
: STD_LOGIC;
SIGNAL selector_T : STD_LOGIC;
--COSMETICS [STATIC]
-- "TIC
-- TAC
-- TOE"
CONSTANT COa
                                : INTEGER := 60;
: INTEGER := 84;
CONSTANT Cla
CONSTANT C2a
                                : INTEGER := 96;
                                : INTEGER := 120;
: INTEGER := 140;
CONSTANT C3a
CONSTANT C4a
```

```
CONSTANT C6a
                          : INTEGER := 164;
CONSTANT C8a
                          : INTEGER := 188:
CONSTANT C10a
                          : INTEGER := 220;
CONSTANT C11a
                      : INTEGER := 232;
CONSTANT C12a
                        : INTEGER := 280;
CONSTANT R0a
CONSTANT R1a
                          : INTEGER := 72;
CONSTANT R2a
                          : INTEGER := 10
                          : INTEGER := 120;
CONSTANT R3a
                          : INTEGER := 140:
CONSTANT R4a
CONSTANT R6a
                          : INTEGER := 172;
                          : INTEGER := 18
CONSTANT R8a
                          : INTEGER := 188;
CONSTANT R9a
CONSTANT R10a
                          : INTEGER :=
CONSTANT R11a : INTEGER := 232;
                        : INTEGER := 244;
: INTEGER := 256;
CONSTANT R12a
CONSTANT R13a
 CONSTANT R14a
CONSTANT R15a
                        : INTEGER := 280;
Signal titleColor1 : STD_LOGIC;
Signal titleColor2 : STD LOGIC:
Signal titleColor3 : STD_LOGIC;
-- "WINS!"
BEGIN
PROCESS (i pixel_row,i_pixel_column, B0_i, B1_i, B2_i, B3_i, B4_i, B5_i, B6_i, B7_i, B8_i, b0_T,b1_T, b2_T, b3_T, b4_T,b5_T, b6_T,b7_T, b8_T, win_i, Win_T, grid)
--GAMEBOARD
--COLOR PARAMETERS
     --BOXES
IF ((i_pixel_row > R1) AND (i_pixel_row < R2)) AND ((i_pixel_column > C1) AND (i_pixel_column < C2)) THEN b0_T <= '1'; --kotak 0

ELSE b0_T <= '0';
    END IF;
END IF:
IF ((i_pixel_row > R1) AND (i_pixel_row < R2)) AND
((i_pixel_column > C5) AND (i_pixel_column < C6)) THEN
b2_T <= '1'; --kotak 2
ELSE b2_T <= '0';</pre>
IF ((i_pixel_row > R3) AND (i_pixel_row < R4)) AND
((i_pixel_column > C1) AND (i_pixel_column < C2)) THEN
b3_T <= '1'; --kotak 3</pre>
    ELSE b3_T <= '0';
    END IF;
IF ((i_pixel_row > R3) AND (i_pixel_row < R4)) AND
((i_pixel_column > C5) AND (i_pixel_column < C6)) THEN
b5_T <= '1'; -- kotak 5</pre>
    ELSE b5_T <= '0';
    END IF:
IF ((i_pixel_row > R5) AND (i_pixel_row < R6)) AND
((i_pixel_column > C1) AND (i_pixel_column < C2)) THEN
b6_T <= '1'; -- kotak 6
ELSE b6_T <= '0';
FND_UT-</pre>
IF ((i_pixel_row > R5) AND (i_pixel_row < R6)) AND
((i_pixel_column > C3) AND (i_pixel_column < C4)) THEN
b7_T <= '1'; -- kotak 7
ELSE b7_T <= '0';
PNN_UT.</pre>
    END IF:
IF ((i_pixel_row > R5) AND (i_pixel_row < R6)) AND
((i_pixel_column > C5) AND (i_pixel_column < C6)) THEN
b8_T <= '1'; -- kotak 8
ELSE b8_T <= '0';</pre>
    END IF:
```

```
IF ((i_pixel_row > R7b) AND (i_pixel_row <= R8)) AND</pre>
 ((i pixel column >= CO) AND (i pixel column <= C7) )
THEN win_T <= '1'; -- pemenang
ELSE win_i <= '0';</pre>
       -GRII
 IF (((i_pixel_row >= R0) AND (i_pixel_row <= R1)) AND
((i_pixel_column >= C0) AND (i_pixel_column <= C7)))
OR (((i_pixel_row >= R2) AND (i_pixel_row <= R3)) AND</pre>
((i_pixel_column >= CO) AND (i_pixel_row <= RS)) AND
((i_pixel_column >= CO) AND (i_pixel_column <= C7)))

AND ((i_pixel_row >= R4) AND (i_pixel_row <= RS))

AND ((i_pixel_column >= CO) AND (i_pixel_column <= C7)))

OR (((i_pixel_row >= R6) AND (i_pixel_row <= R7)) AND
 ((i_pixel_column >= CO) AND (i_pixel_column <= C7)))--
 OR (((i_pixel_row >= R0) AND (i_pixel_row <= R7)) AND ((i_pixel_column >= C0) AND (i_pixel_column <= C1)))--
 vertical
OR (((i_pixel_row >= R0) AND (i_pixel_row <= R7)) AND ((i_pixel_column >= C2) AND (i_pixel_column <= C3)))
OR (((i_pixel_row >= R0) AND (i_pixel_row <= R7))
AND ((i_pixel_row >= R0) AND (i_pixel_column <= C5)))
OR (((i_pixel_row >= R0) AND (i_pixel_row <= R7)) AND
OR (((i_pixel_row >= R0) AND (i_pixel_row <= R7)) AND
((i_pixel_column >= C6) AND (i_pixel_column <= C7)))
THEN grid <= '1';
ELSE grid <= '0';
END IF;</pre>
      --TTTLE
IF (((i pixel_row >= R0a ) AND (i pixel_row < R1a ))
AND ((i_pixel_column >= C0a ) AND (i_pixel_column < C3a
))) -- 60 up to 72</pre>
OR (((i_pixel_row >= R0a ) AND (i_pixel_row < R1a ))
AND ((i_pixel_column >= C4a ) AND (i_pixel_column < C9a
)))
OR (((i_pixel_row >= R0a ) AND (i_pixel_row < R1a ))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
C12a)))
OR (((i_pixel_row >= R1a ) AND (i_pixel_row < R2a ))
AND ((i_pixel_column >= C1a ) AND (i_pixel_column < C2a
))) -- 72 up to 108
))) --
OR (([i_pixel_row >= Rla ) AND (i_pixel_row < R2a ))
AND ((i_pixel_column >= C6a ) AND (i_pixel_column < C7a
)))
OR (((i_pixel_row >= Rla ) AND (i_pixel_row < R2a ))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
 OR (((i_pixel_row >= R2a ) AND (i_pixel_row < R3a ))
AND ((i_pixel_column >= C1a ) AND (i_pixel_column < C2a
))) --
              108 - 120
OR (((i pixel_row >= R2a ) AND (i pixel_row < R3a ))
AND ((i pixel_column >= C4a ) AND (i pixel_column < C9a
OR (((i_pixel_row >= R2a ) AND (i_pixel_row < R3a ))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
C12a)))
    THEN titleColor1 <= '1';
    ELSE titleColor1 <= '0';</pre>
    END IF;
IF (((i_pixel_row >= R4a ) AND (i_pixel_row < R5a ))
AND ((i_pixel_column >= C0a ) AND (i_pixel_column < C3a
))) -- 140 up to 152</pre>
))) -- 140 up to 152
OR (((i pixel_row >= R4a ) AND (i_pixel_row < R5a ))
AND ((i_pixel_column >= C4a ) AND (i_pixel_column < C9
OR (((i pixel_row >= R4a ) AND (i_pixel_row < R5a ))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
C12a)))
OR (((i_pixel_row >= R5a ) AND (i_pixel_row < R6a ))
AND ((i_pixel_column >= C1a ) AND (i_pixel_column < C2a
111
OR (((i pixel_row >= R5a ) AND (i pixel_row < R6a ))
AND ((i_pixel_column >= C8a ) AND (i_pixel_column < C9a
OR (((i_pixel_row >= R5a ) AND (i_pixel_row < R6a ))
AND (i_pixel_column >= C10a) AND (i_pixel_column < C11a)))
OR ((i pixel row >= R6a ) AND (i pixel row < R7a ))
AND (i pixel column >= C4a ) AND (i pixel column < C9a
)))
OR (((i pixel_row >= R6a ) AND (i_pixel_row < R7a ))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
C11a)))
```

```
OR (((i_pixel_row >= R7a ) AND (i_pixel_row < R8a ))
AND ((i_pixel_column >= Cla ) AND (i_pixel_column < C2a ))) -- 184 up to 188
OR (((i_pixel_row >= R7a ) AND (i_pixel_row < R8a ))
AND ((i_pixel_column >= C4a ) AND (i_pixel_column < C5a
)))
OR (((i_pixel_row >= R7a ) AND (i_pixel_row < R8a ))
AND ((i_pixel_column >= C8a ) AND (i_pixel_column < C9a
111
OR (((i pixel_row >= R7a ) AND (i_pixel_row < R8a ))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
OR (((i_pixel_row >= R8a ) AND (i_pixel_row < R9a ))
AND ((i_pixel_column >= C1a ) AND (i_pixel_column < C2a
))) -- 188 up to 200
OR (((i_pixel_row >= R8a ) AND (i_pixel_row < R9a ))
AND ((i_pixel_column >= C4a ) AND (i_pixel_column < C5a
   OR (((i_pixel_row >= R8a ) AND (i_pixel_row < R9a ))
AND ((i_pixel_column >= C8a ) AND (i_pixel_column < C9a
OR (((i_pixel_row >= R8a ) AND (i_pixel_row < R9a ))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
C12a)))
   THEN titleColor2 <= '1';
   ELSE titleColor2 <= '0';
   END IF:
IF (((i pixel_row >= R10a) AND (i pixel_row < R11a))
AND ((i_pixel_column >= C0a) AND (i_pixel_column < C3a</pre>
))) -- 220 up to 232
OR ((i_pixel_row >= R10a) AND (i_pixel_row < R11a))
AND ((i_pixel_column >= C4a) AND (i_pixel_column < C9a
)))
OR (((i_pixel_row >= R10a) AND (i_pixel_row < R11a))
AND ((i_pixel_column >= C10a) AND (i_pixel_column < C12a)))
   OR (((i_pixel_row >= R11a) AND (i_pixel_row < R12a))
ND ((i_pixel_column >= C1a ) AND (i_pixel_column < C2
))) -- 232 up to 244

OR (((i_pixel_row >= R11a) AND (i_pixel_row < R12a))

AND ((i_pixel_column >= C4a) AND (i_pixel_column < C5a
   OR (((i_pixel_row >= R11a) AND (i_pixel_row < R12a))
AND ((i_pixel_column >= C8a ) AND (i_pixel_column < C9a
OR (((i pixel_row >= R11a) AND (i_pixel_row < R12a))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
C11a)))
OR (((i_pixel_row >= R12a) AND (i_pixel_row < R13a))
AND ((i_pixel_column >= C4a) AND (i_pixel_column < C5a
)))
OR (((i_pixel_row >= R12a) AND (i_pixel_row < R13a))
AND ((i_pixel_column >= C8a ) AND (i_pixel_column < C9a
)))
   OR (((i_pixel_row >= R12a) AND (i_pixel_row < R13a))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
OR (((i_pixel_row >= R13a) AND (i_pixel_row < R14a))
AND ((i_pixel_column >= C4a ) AND (i_pixel_column < C5a
   OR (((i_pixel_row >= R13a) AND (i_pixel_row < R14a))
AND ((i_pixel_column >= C8a ) AND (i_pixel_column < C9a
OR (((i_pixel_row >= R13a) AND (i_pixel_row < R14a))
AND ((i_pixel_column >= C10a) AND (i_pixel_column <
C11a)))
   OR (((i_pixel_row >= R14a) AND (i_pixel_row < R15a))</pre>
AND ((i_pixel_column >= Cla ) AND (i_pixel_column < C2a ))) -- 268 up to 280 4rtreg
OR (((i_pixel_row >= R14a) AND (i_pixel_row < R15a))
AND ((i_pixel_column >= C4a ) AND (i_pixel_column < C9a
)))
OR (((i_pixel_row >= R14a) AND (i_pixel_row < R15a))
AND ((i_pixel_column >= C10a) AND (i_pixel_column < C12a)))
   THEN titleColor3 <= '1';
ELSE titleColor3 <= '0';
   END IF;
-- COLOR DECLARATION
     -BOXES AND SELECTOR
IF (b0_T = '1') THEN
if (count i = 0) then o_red <= X"00"; o_blue <= X"FF";
else</pre>
```

```
if (B0_i= "01") then o_red <= X"FF"; o_green <= X"00"; o_blue <= X"00";
x 00 ; 0 blue <= X"00";
elsif (B0_i= "10") THEN o_red <= X"00"; o_green <=
X"FF"; o blue <= X"00";
elsif (B0_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o blue <= X"00";</pre>
             end if;
         END IF;
ELSIF (b1_T = '1') THEN
   if (count_i = 1) then o_red <= X"00"; o_green <=
X"00"; o_blue <= X"FF";
   else
   if (B1_i= "01") then o_red <= X"FF"; o_green</pre>
                           (B1_i= "01") then o_red <= X"FF"; o_green <=
X"00"; o_blue <= X"00";
          end if;
    ELSIF (b2_T = '1') THEN
   if (count_i = 2) then o_red <= X"00"; o_green <=
'00"; o_blue <= X"FF";</pre>
x"00"
eise
    if (B2_i= "01") then o_red <= X"FF"; o_green <=
X"00"; o_blue <= X"000";
    elsif (B2_i= "10") THEN o_red <= X"00"; o_green <=
X"FF"; o_blue <= X"000";
    elsif (B2_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o_blue <= X"000";
    condification
             end if;
         END IF:
ELSIF (b3_T = '1') THEN
    if (count_i = 3) then o_red <= X"00"; o_green <=
X"00"; o_blue <= X"FF";</pre>
        else
if
                           (B3_i= "01") then o_red <= X"FF"; o_green <=
X"00"; o blue <= X"00";
    elsif (B3_i= "10") THEN o_red <= X"00"; o_green <=
X"FF"; o_blue <= X"00";</pre>
elsif (B3_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o blue <= X"00";</pre>
             END IF;
         end if:
    ELSIF (b4_T = '1') THEN
   if (count_i = 4) then o_red <= X"00"; o_green <=
'00"; o_blue <= X"FF";</pre>
x"00'
         else
if
                          (B4_i= "01") then o_red <= X"FF"; o_green <=
If (B4_1= "01") then o_red <= X"FF"; o_green <=
X"00"; o blue <= X"000";
    elsif (B4_i= "10") THEN o_red <= X"00"; o_green <=
X"FF"; o_blue <= X"00";
    elsif (B4_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o blue <= X"00";</pre>
             end if;
        END IF:
ELSIF (b5_T = '1') THEN
   if (count_i = 5) then o_red <= X"00"; o_green <=
X"00"; o_blue <= X"FF";
   else
   if (B5_i= "01") then o_red <= X"FF"; o_green <=</pre>
If (B5_1= "01") then o_red <= X"FF"; o_green <=
X"00"; o_blue <= X"000";
elsif (B5_i= "10") THEN o_red <= X"00"; o_green <=
X"FF"; o_blue <= X"00";
elsif (B5_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o_blue <= X"00";</pre>
             end if:
         END IF:
ELSIF (b6_T = '1') THEN
   if (count_i = 6) then o_red <= X"00"; o_green <=
X"00"; o_blue <= X"FF";</pre>
        else
if
                          (B6_i= "01") then o_red <= X"FF"; o_green <=
if (B6_i= "01") then o_red <= X"FF"; o_green <=
X"00"; o_blue <= X"00";
elsif (B6_i= "10") THEN o_red <= X"00"; o_green <=
X"FF"; o_blue <= X"00";
elsif (B6_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o_blue <= X"00";
end if:</pre>
             end if;
         END IF:
ELSIF (b7_T = '1') THEN
    if (count_i = 7) then o_red <= X"00"; o_green <=
X"00"; o_blue <= X"FF";</pre>
         else
if (B7_i= "01") then o_red <= X"FF"; o_green <=
X"00"; o_blue <= X"00";</pre>
X"00"; o_blue <= X"00";
elsif (B7_i= "10") THEN o_red <= X"00"; o_green <=
X"FFF"; o_blue <= X"00";
elsif (B7_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o_blue <= X"00";</pre>
              end if:
```

```
END IF:
     ELSIF (b8_T = '1') THEN
if (count_i = 8) then o_red <= X"00"; o_green <=
X"00"; o_blue <= X"FF";</pre>
         else
                             (B8_i= "01") then o_red <= X"FF"; o_green <=
if (B8 i= "01") then o_red <= X"FF"; o_green <=
X"00"; o_blue <= X"000";
elsif (B8_i= "10") THEN o_red <= X"00"; o_green <=
X"FF"; o_blue <= X"00";
elsif (B8_i= "00") THEN o_red <= X"00"; o_green <=
X"00"; o_blue <= X"00";</pre>
               end if;
         END TE:
        -GRID
     ELSIF (grid = '1') THEN o_red <= X"FF"; o_green <=</pre>
X"FF"; o blue <= X"FF";
     ELSIF (titleColor1 ='1' ) THEN o red <= X"22"; o green
     = X"00"; o blue <= X"FF";

ELSIF (titleColor2 ='1') THEN o_red <= X"22"; o_green
 <= X"00
                      o blue <= X"FF";
<= X"00
<= X"00"; o blue <= X"FF";
ELSIF (titleColor3 ='1' ) THEN    o_red <= X"22"; o_green
<= X"00"; o blue <= X"FF";
ELSIF (b0_T = '0' and b1_T = '0' and b2_T = '0' and b3_T = '0' and b4_T = '0' and b5_T = '0' and b6_T = '0' and b7_T = '0' and b8_T = '0' and grid = '0' and titleColor1 ='0' and titleColor2 ='0' and titleColor3 ='0' ) then
    o_red <= X"00"; o_green <= X"00"; o_blue <= X"00";
END_TE:</pre>
     END IF:
IF (win_T = '1' AND Win_i = "10" ) THEN o_red <= X"00"; o green <= X"FF" - o blue <= ""00"
X"00"; o_green <= X"FF"; o_blue <= X"00";
ELSIF (win_T = '1' AND Win_i = "01" ) THEN o_red <=
X"FF"; o_green <= X"00"; o_blue <= X"00";
ELSIF (win_T = '1' AND Win_i = "11" ) THEN o_red <=
X"77"; o_green <= X"77"; o_blue <= X"77";</pre>
     END IF:
     --TITLE
END PROCESS;
 END behavioral:
```

## Lampiran 2. Kode Blok Color ROM

```
LIBRARY TEEE:
LIBRARY 1EBE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY display_vhd IS
   PORT (
         i clk
                                   : IN STD LOGIC:
                                   : IN STD_LOGIC;
: IN STD LOGIC;
       Button_1_i_disp
Button 2 i disp
      ResetGame i disp : IN STD LOGIC;
ResetAll i disp : IN STD LOGIC;
B0 i disp : IN STD LOGIC VECTOR (1 downto 0);
B1 i disp : IN STD LOGIC VECTOR (1 downto 0);
      B0_i_disp
B1_i_disp
B2_i_disp
B3_i_disp
                                : IN STD LOGIC VECTOR (1
                                                                         downto ():
       B4 i disp
                                                                         downto 0);
                                                                         downto 0);
downto 0);
       B5_i_disp
       B6_i_disp
                                 : IN STD LOGIC VECTOR (1 downto 0);
: IN STD LOGIC VECTOR (1 downto 0);
: IN STD LOGIC VECTOR (1 downto 0);
       B7_i_disp
B8_i_disp
       Win_i1_disp
count_i_disp
VGA_R
                              : IN STD_LOGIC_VECTOR (3 downto 0);
: OUT STD_LOGIC_VECTOR( 5 DOWNTO 0
);
                                   : OUT STD LOGIC VECTOR ( 5 DOWNTO 0
);
          VGA_B
                                   : OUT STD_LOGIC_VECTOR( 5 DOWNTO 0
);
          VGA HS
                                   : OUT STD LOGIC;
          VGA_VS
VGA_CLK
VGA_BLANK
                                   : OUT STD LOGIC;
                                   : OUT STD_LOGIC;
: OUT STD LOGIC;
                           : OUT STD LOGIC);
          ledtest1
END display_vhd;
ARCHITECTURE behavioral OF display_vhd IS
                                            :
STGNAT, red
                                                          STD LOGIC VECTOR (5
DOWNTO 0);
SIGNAL gre
                                              :
                                                          STD LOGIC VECTOR (5
           areen
DOWNTO ();
SIGNAL
                                                           STD_LOGIC_VECTOR (5
            blue
                                             :
DOWNTO ();
SIGNAL red color
                                                           STD LOGIC VECTOR (7
```

```
DOWNTO 0);
                                                          STD LOGIC VECTOR (7
SIGNAL
            green color
DOWNTO OI
            blue_color
                                         :
                                                       STD_LOGIC_VECTOR (7
DOWNTO ();
           pixel_row
SIGNAL
                                                         STD_LOGIC_VECTOR (9
                                          :
DOWNTO ():
           pixel_column
SIGNAL
                                                         STD_LOGIC_VECTOR (9
DOWNTO ();
SIGNAL red_on
                                                          STD_LOGIC;
SIGNAL green_on
SIGNAL blue_on
                                                         STD_LOGIC;
STD_LOGIC;
COMPONENT vga IS
     i_clk
i_red
      i green
                                   : IN
                                                 STD LOGIC;
                                         IN
OUT
      i_blue
      o red
                                    : OUT
      o_green
                                                 STD LOGIC:
      o blue
      o horiz sync
                                    : OUT
                                         OUT
                                                STD_LOGIC;
STD_LOGIC VECTOR( 9 DOWNTO
      o_vert_sync
                                  : OUT
      o_pixel_row
0);
      o_pixel_column
                                : OUT STD_LOGIC_VECTOR( 9 DOWNTO
0 ));
END COMPONENT;
COMPONENT color_rom_vhd IS
   PORT (
      Button_1_i : IN STD_LOGIC;
Button_2_i : IN STD_LOGIC;
     Button_2_i : IN STD_LOGIC;
ResetGame_i : IN STD_LOGIC;
ResetAll_i : IN STD_LOGIC;
B0_i : IN STD_LOGIC_VECTOR (1 downto 0);
B1_i : IN STD_LOGIC_VECTOR (1 downto 0);
B2_i : IN STD_LOGIC_VECTOR (1 downto 0);
B3_i : IN STD_LOGIC_VECTOR (1 downto 0);
B4_i : IN STD_LOGIC_VECTOR (1 downto 0);
B5_i : IN STD_LOGIC_VECTOR (1 downto 0);
B6_i : IN STD_LOGIC_VECTOR (1 downto 0);
B6_i : IN STD_LOGIC_VECTOR (1 downto 0);
B7_i : IN STD_LOGIC_VECTOR (1 downto 0);
B8_i : IN STD_LOGIC_VECTOR (1 downto 0);
Win_i1 : IN STD_LOGIC_VECTOR (1 downto 0);
count_i : IN STD_LOGIC_VECTOR (3 downto 0);
i_pixel_column : IN STD_LOGIC_VECTOR (9 DOWNTO 0)
);
                                 : IN STD_LOGIC_VECTOR( 9 DOWNTO 0
         i pixel row
);
                                : OUT STD_LOGIC_VECTOR ( 7 DOWNTO 0
);
                                : OUT STD_LOGIC_VECTOR ( 7 DOWNTO 0
         o_green
);
                                  : OUT STD LOGIC VECTOR ( 7 DOWNTO 0
         o blue
);
                           : OUT STD_LOGIC);
         ledtest
END COMPONENT:
BEGIN
vga driver0 : vga
    PORT MAP (
i_clk
                               => i clk,
                               => '1',
=> '1',
=> '1',
    i_red
     i green
    i_blue
     o_red
                             => green_on,
=> blue_on,
=> VGA_HS,
=> VGA_VS,
    o green
    o blue
    o_bruc
o_horiz_sync
    o_vert_sync
o_pixel_row
                               => pixel_row,
    o_pixel_column => pixel_column);
color_rom0 : color_rom_vhd
  ⇒ B1 i disp,

⇒ B2 i disp,

⇒ B3 i disp,

⇒ B4 i disp,

⇒ B5 i disp,

⇒ B6 i disp,

⇒ B7 i disp,

⇒ B8 i disp,
   B2_i
B3_i
   в4<sup>-</sup>і
   B5_i
B6_i
   B7_i
B8 i
     Win i1
   count_i
```

```
red <= red_color (7 DOWNTO 2) ;
green <= green_color(7 DOWNTO 2) ;</pre>
blue <= blue_color (7 DOWNTO 2) ;
PROCESS (red_on,green_on,blue_on,red,green,blue)
BEGIN
   IF (red_on = '1' ) THEN VGA_R <= red;
ELSE VGA_R <= "000000";</pre>
   END IF;
   IF (green_on = '1' ) THEN VGA_G <= green;
ELSE VGA_G <= "0000000";</pre>
   END TE:
  IF (blue_on = '1' ) THEN VGA_B <= blue;
ELSE VGA_B <= "0000000";
END IF;</pre>
END PROCESS:
END behavioral:
```

Lampiran 3. Kode Blok Display

```
LIBRARY IEEE;
USE | IEEE.STD_LOGIC_1164.ALL;
USE | IEEE.STD_LOGIC_ARITH.ALL;
USE | IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY vga IS
    PORT (
        i_clk
i_red
                                         : IN
: IN
                                                         STD_LOGIC;
STD_LOGIC;
        i_green
i_blue
                                         : IN
: IN
                                                         STD_LOGIC;
STD_LOGIC;
        o red
                                          : OUT STD LOGIC:
                                          : OUT
                                                          STD LOGIC;
        o blue
        o_horiz_sync
                                          : OUT STD_LOGIC;
                                          : OUT
       o_vert_sync
o_pixel_row
                                     : OUT STD LOGIC_VECTOR ( 9 DOWNTO
                                     : OUT STD_LOGIC_VECTOR( 9 DOWNTO
        o_pixel_column
0 ));
END vga;
ARCHITECTURE behavioral OF vga IS
CONSTANT TH : INTEGER := 800;

CONSTANT THB1 : INTEGER := 660;

CONSTANT THB2 : INTEGER := 756;

CONSTANT THD : INTEGER := 640;
CONSTANT TV : INTEGER := 525;
CONSTANT TVB1 : INTEGER := 494;
CONSTANT TVB2 : INTEGER := 495;
CONSTANT TVD : INTEGER := 480;
 SIGNAL clock 25MHz : STD LOGIC;
SIGNAL clock 25MHz : STD_LOGIC;
SIGNAL wert_sync : STD_LOGIC;
SIGNAL video on : STD_LOGIC;
SIGNAL video on : STD_LOGIC;
SIGNAL video on b : STD_LOGIC;
SIGNAL video on h : STD_LOGIC;
SIGNAL video on h : STD_LOGIC;
SIGNAL video on h : STD_LOGIC vector( 9 DOWNTO 0 );
SIGNAL v_count : STD_LOGIC_VECTOR( 9 DOWNTO 0 );
 BEGIN
video_on <= video_on_h AND video_on_v;</pre>
o red
                  <= i_red AND video_on;
<= i_green AND video_on;
<= i_blue AND video_on;</pre>
o green
o_blue
o_horiz_sync <= horiz_sync;
o_vert_sync <= vert_sync;</pre>
PROCESS (i_clk)
   ROCESS (1_clk, BEGIN IF i_clk' AND i_clk='1' THEN IF (clock 25MHz = '0') THEN clock_25MHz <= '1';
              clock_25MHz <= '0';
           END IF;
        END IF;
    END PROCESS:
PROCESS
    BEGIN
    WAIT UNTIL ( clock_25MHz'EVENT ) AND ( clock_25MHz =
```

```
END IF:
  IF ( v count <= TVD-1 ) THEN</pre>
      video_on_v <= '1';
o_pixel_row <= v_count;
  ELSE
      video_on_v <= '0';
  END IF;
END PROCESS:
END behavioral;
```

# Lampiran 4. Kode Blok VGA

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity CLOCKDIV is port(
  CLK: IN std_logic;
DIVOUT: buffer BIT);
end CLOCKDIV;
architecture behavioural of CLOCKDIV is
  begin
     PROCESS (CLK)
        variable count: integer:=0;
constant div: integer:=2500000;
     begin
           if CLK'event and CLK='1' then
              if(count<div) then
                 count:=count+1;
if(DIVOUT='0') then
DIVOUT<='0';
elsif(DIVOUT='1') then</pre>
                    DIVOUT<='1':
                  end if;
              else
  if(DIVOUT='0') then
                 DIVOUT<='1';
elsif(DIVOUT='1') then
                    DIVOUT<='0';
                 end if;
               count:=0;
              end if:
           end if;
end process;
end behavioural;
```

# Lampiran 5. Kode Blok Clockdiv

```
IEEE.STD_LOGIC_1164.ALL;
IEEE.STD_LOGIC_ARITH.ALL;
IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY top_level_vhd IS
     PORT (
             CLOCK_50 : IN STD_LOGIC;
SW : IN STD_LOGIC_VECTOR( 9 DOWNTO 0 );
VGA_R : OUT STD_LOGIC_VECTOR( 5 DOWNTO 0 );
VGA_G : OUT STD_LOGIC_VECTOR( 5 DOWNTO 0 );
VGA_B : OUT STD_LOGIC_VECTOR( 5 DOWNTO 0 );
              VGA_HS
VGA_VS
                                          : OUT STD_LOGIC; : OUT STD_LOGIC;
                                         : OUT STD_LOGIC;
: OUT STD_LOGIC;
              VGA_CLK
VGA_BLANK
                                          : OUT SID_LOGIC;
: OUT STD_LOGIC_VECTOR( 35 DOWNTO 0 );
: BUFFER STD_LOGIC_VECTOR( 9 DOWNTO 0
              GPIO 0
));
```

```
END top_level_vhd;
  ARCHITECTURE behavioral OF top_level_vhd IS
  SIGNAL Button_1_Top : STD_LOGIC;
SIGNAL Button_2_Top : STD_LOGIC;
  SIGNAL ResetGame Top : STD_LOGIC;
SIGNAL ResetAll_Top : STD_LOGIC;
  SIGNAL ledtest2
                                                                                                    : STD LOGIC;
  SIGNAL clk_o
                                                                                                      : STD_LOGIC;
SIGNAL B0temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B1temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B2temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B3temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B4temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B5temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B6temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B7temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B8temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL B8temp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL Win_iltemp : STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL Count_itemp : STD_LOGIC_VECTOR(1 DOWNTO 0);
  COMPONENT display_vhd IS
              PORT (
                       i_clk : IN STD_LOGIC;
Button 1 i_disp : IN STD_LOGIC;
Button 2 i_disp : IN STD_LOGIC;
ResetGame i_disp : IN STD_LOGIC;
                      ResetGame i_disp
ResetAll i disp
ResetAll i desp
ResetAll i de
);
                                 VGA G
                                                                                                                      : OUT STD LOGIC VECTOR ( 5 DOWNTO 0
                                 VGA B
                                                                                                                : OUT STD LOGIC VECTOR ( 5 DOWNTO 0
 );
                                   VGA_VS
VGA_CLK
VGA_BLANK
                                                                                                               : OUT STD_LOGIC;
: OUT STD_LOGIC;
                                                                                                                        : OUT STD LOGIC:
                                   ledtest1 : OUT STD_LOGIC);
  END COMPONENT;
  component CLOCKDIV is
            port(
                                                   : IN std_logic;
: buffer std_logic
             DIVOUT
   end component;
  component tictactoe is
             port (
                        button_1: in std_logic;
                        button_2 : in std_logic;
resetGame : in std_logic;
                         o b0, o b1, o b2, o b3, o b4, o b5, o b6, o b7, o b8,
  o_win : out std logic_vector (1 downto 0);
   o_count, o_countTurn : out
  std_logic_vector (3 downto 0);
            rst, clk: in std_logic
);
   end component;
  BEGIN
  module vga : display_vhd
            portion and property of the pr
                                                                                  B0_i_disp
B1_i_disp
B2_i_disp
                                                                                              => B1temp,
=> B2temp,
             B3_i_disp
B4_i_disp
                                                                                                 => B3temp,
=> B4temp,
              B5 i disp
                                                                                                 => B5temp.
                                                                                                 => B6temp,
=> B7temp,
              B6_i_disp
                                                                                           => B7temp,
=> B8temp,
=> Win_iltemp,
=> count_itemp,
=> VGA P
              B7 i disp
             B8_i_disp
Win_i1_disp
count_i_disp
```

```
VGA_R
VGA_G
VGA_B
VGA_HS
VGA_VS
VGA_CLK
VGA_CLK
                                                                      => VGA_R,
=> VGA_G,
=> VGA_B,
=> VGA_HS,
=> VGA_VS,
=> VGA_CLK,
=> VGA_BLANK,
=> ledtest2
tictactoe0 : tictactoe
port map(
button 1 => Button 1_Top,
button 2 => Button 2_Top,
resetGame => ResetGame_Top,
o_b0 => B0temp,
o_b1 => B1temp,
o_b2 => B2temp,
o_b3 => B3temp,
o_b4 => B4temp,
o_b5 => B5temp,
o_b6 => B6temp,
o_b7 => B7temp,
o_b8 => B8temp,
o_win => Win_iltemp,
o_count => count_itemp,
rst => ResetAll_Top,
clk => clk_o
);
 detik : CLOCKDIV port map (CLK => CLOCK_50, DIVOUT =>
clk_o);
 END behavioral;
```

Lampiran 6. Kode Blok Top Level