
1. 工程搭建

1.1 测试方案

两个板子下载相同工程,做对传测试,测试连通性和传输速率。

1.2 测试工程



1.3 速率理论分析

1. 在单路6.25Gbps下, Aurora的编码方式为64b/66b, 理论最高数据传输带宽为:

```
6.25 Gbps / 8 bit * 64 / 66 = 757 MB/s
```

2. 在50MHz 下64bit的理论带宽:


```
50MHz * 64bit / 8 = 400 MB/s
```

3. 在100MHz 下64bit的理论带宽:

```
100MHz * 64bit / 8 = 800 MB/s
```


2. 速率测试数据

测试图片



2. 测试数据

1. logic时钟50MHz下数据



2. logic时钟100MHz下数据

Q X \$ + -					
Name	Value		Activity	Direction	VIO
led design_1_i/test_verify_mod_0_error	[B] 0			Input	hw_vio_2
> 1a design_1_i/vio_1_probe_out2[7:0]	[U] 200	•		Output	hw_vio_2
> 🗓 design_1_i/vio_1_probe_out7[31:0]	[H] 7F7F_7F7F	•		Output	hw_vio_2
> 🗓 design_1_i/vio_1_probe_out8[7:0]	[H] 04	•		Output	hw_vio_2
> 🖫 design_1_i/test_verify_mod_0_rev_speed[31:0]	[U] 721			Input	hw_vio_2
> 🐌 design_1_i/test_verify_mod_0_tra_speed[31:0]	[U] 721			Input	hw_vio_2
> 🗓 design_1_i/vio_1_probe_out1[31:0]	[H] OFFF_FFFF	*		Output	hw_vio_2
design_1_i/vio_1_probe_out3	1			Output	hw_vio_2
ladesign_1_i/vio_1_probe_out0	1			Output	hw_vio_2
> 🖫 design_1_i/vio_1_probe_out4[31:0]	[H] OFFF_FFFF	*		Output	hw_vio_2
> 🗓 design_1_i/vio_1_probe_out5[7:0]	[H] C8	•		Output	hw_vio_2
> 🗓 design_1_i/vio_1_probe_out6[31:0]	[H] 7F7F_7F7F	•		Output	hw_vio_2
> 🗓 design_1_i/vio_1_probe_out9[7:0]	[H] 04	•		Output	hw_vio_2

3. FPGA 资源消耗

Resource	Utilization	Available	Utilization %
LUT	6537	303600	2.15
LUTRAM	1123	130800	0.86
FF	12414	607200	2.04
BRAM	24	1030	2.33
10	2	700	0.29
GT	1	28	3.57
BUFG	7	32	21.88
MMCM	2	14	14.29

3. 单通道Aurora传输速率总结

- 1. 单通道Aurora工程测试传输无问题。经过约1个小时的对传,均无数据错误;
- 2. 传输速率为:

项目	测试速率	理论最高带宽	效率
50MHz	381MHz	400MHz	95.25%
100MHz	721MHz	757MHz	95.24%

项目	测试速率	理论最高带宽	效率
200MHz	721MHz	757MHz	95.24%

3. 在多通道的项目中,要节省BUFG的资源,目前使用了7个BUFG的资源。