



AI加速半導體先進製程/封裝演進

福邦投顧 研究部
2025.06

結論

1. AI Server算力需求提升，大廠推出之高算力晶片均以先進製程為+先進封裝為主，其中以台積電CoWoS封裝為主流。
2. 2023-2029年先進封裝產業CAGR+11%，2.5D/3D封裝CAGR+15%，優於產業成長率。
3. 台積電2025~2026年CoWoS封裝產能預期分別可達到70K、90K，產能成長率118%、29%，擴產需求對半導體設備商有利。
4. AI和HPC推動大面積Interposer需求，現有CoWoS面臨物理限制，採用玻璃基板的CoPoS有望成為解方之一，2023-28年CoPoS相關市場規模CAGR+32%，有利玻璃基板供應鏈。
5. 建議關注個股：
 - 先進製程&封裝受惠：台積電、日月光、欣興
 - 半導體設備廠：家登、迅得、弘塑、群翊


目錄

一	大模型參數升級推動算力提升	4
二	先進製程微縮下的關鍵:GAAFET&BSPDN	8
三	先進封裝必要技術與路線發展	16
四	Hybrid Bonding 為高密度封裝解方	27
五	為什麼需要CoPoS?	38
六	相關個股整理與評價	43

大模型升級下，參數量持續攀升


- 根據Stanford發布的2025年AI指數報告，2012年以來，參數數量急遽攀升，反映模型架構隨著升級日益複雜(圖一)。
- 隨著模型參數量增加，訓練用的資料量也在增加(圖二)。

圖1:大模型參數指數型上升



資料來源：史丹佛2025 AI 指數報告、福邦投顧

圖2:模型訓練用資料量提升




資料來源：CSDN、福邦投顧

參數量推動算力需求提升

■ 參數量的提升，使得算力成為AI發展的關鍵，只要擁有足夠算力，將能支持更加複雜的AI大模型，使其能在實際應用中發揮效用。

圖3:LLM模型算力需求提升



資料來源：史丹佛2025 AI 指數報告, 福邦投顧

當前主流AI晶片往高階製程邁進

■AI訓練與推論的算力需求，推動相關相關高階製程的晶片採用，背後涉及：

1. 前段先進製程 2. 後段先進封裝 3. IC設計服務(矽智財&平台) 表1:主流AI晶片彙整

分類	公司	名稱	FP4(密集PF)	製程	封裝製程	HBM規格	HBM容量
GPU	Nvidia	H100	4	N4	CoWoS-S	HBM3	80GB
		H200	4	N4		HBM3e	141GB
		B200	10	N4P	CoWoS-L	HBM3e	192GB
		B300	15	N4P		HBM3e	288GB
		Rubin	50	N3P	CoWoS-L	HBM4	288GB
		Rubin Ultra	100	N3P		HBM4e	1,024GB
	AMD	MI300X	不支援	N5+N6	CoWoS-S	HBM3	192GB
		MI355X	不支援	N3	CoWoS-L	HBM3e	288GB
		MI450X	50	N3P	CoWoS-L	HBM4	至少288GB
ASIC	Google	TPU V5p	0.9(FP8)	N5	CoWoS-S	HBM2e	96GB
		TPU V6p	1.8(FP8)	N3	CoWoS-S	HBM3e	96GB
	Amazon	Trainium 2	1.3(FP8)	N5	CoWoS-R	HBM3/3e	96GB
		Trainium 3	4*1.3?(FP8)	N3	CoWoS-R	?	?
	Meta	MTIA 1	0.04(FP8)	N7	N/A	N/A	N/A
		MTIA 2	0.7(FP8)	N5	N/A	N/A	N/A
		MTIA 3	?	N?	CoWoS-L	HBM3e?	100~200GB
	Microsoft	MAIA 1	1.6(FP8)	N5	CoWoS-S	HBM2e	64GB
		MAIA 2	2(FP8)	N3	?	HBM3	192GB
	OpenAI	Titan1	?	N5	CoWoS-S	?	?
		Titan2	?	N3	CoWoS-L	?	?

先進製程

先進製程：主要晶圓代工廠加強製程微縮

- 因應高速運算等需求，三大代工廠持續推升製程節點升級，當前主流來到3、5奈米製程，2奈米製程約在2024~25年量產，1.4奈米製程約在2027~2028年量產。
- 研究員預期台積電在先進製程部分，仍會維持主導地位，N2部分預期將有Apple A19(N2)~A20(N2P)晶片採用。

表2: 晶圓代工廠製程路線圖

	2020	2021	2022	2023	2024	2025	2026	2027	2028
台積電	N5/N4 EUV FinFET		N3 EUV FinFET			N2 EUV GAA	N2P N3A A16	N2X	A14
三星	5nm FinFET		SF3E EUV GAA (MBCFET)		SF3 EUV GAA (MBCFET)	SF2 /SF3PEUV GAA (MBCFET)	SF2 PUV GAA (MBCFET)	SF1.4 EUV GAA (MBCFET)	
Intel		Intel 7 (10nm SuperFin) FinFET	Intel 4 (7nm) EUV	Intel 3 (5nm) EUV	20A(2nm) EUV GAA	18A (1.8nm) High-NA EUV GAA		14A(1.4nm) High-NA EUV GAA	
摩爾定律	5nm		3nm		2nm			1.5nm	

資料來源：Yole, 各公司, 福邦投顧整理

台積電旗下客戶產品於2025~2026年往N2以下製程邁進

表3: 主要客戶產品製程規劃

-	2024		2025(F)		2026(F)		2027(F)	
	產品	製程	產品	製程	產品	製程	產品	製程
Apple	A18、M4	N3E	A19	N3P	A20	N2P	A21	A16
高通	Snapdragon 8 gen 3/Elite	N4/N3	Snapdragon 8 Elite2	N3	Snapdragon 8 Elite3	N2		
MTK	D9400	N3E	D9500	N3P	D9600	N2	D9700	?
NVIDIA	B100/200	N4	B300	N4	R100	N3	Rubin Ultra	N3P
Intel	Arrow Lake Lunar Lake	N3	Panther Lake	N3/ Intel 18A	Nova Lake	N2/ Intel 14A		
AMD	Zen5 Gen5 EYPC	N4X N3/N4			Zen6 Gen6 EYPC	N3P N2		

資料來源：各公司, 福邦投顧整理

製程微縮至二奈米關鍵:GAAFET製程

■晶片往3奈米以下時，FinFET鰭片會變得極細，閘道對通道的控制力下滑，導致短通道效應惡化，漏電流增加，製程微縮出現難度。

■為了進一步增加通道的控制能力和抑制短通道效應(影響性能和可靠度)，3奈米以下的晶片製程由FinFET轉GAAFET(亦稱MBCFET/NANOSHEET/RibbonFET)製程

表4:PlanarFET、FinFET、GAAFET比較

	PlanarFET 平面電晶體	FinFET 鰭式場效電晶體	GAAFET 環繞閘極廠效電晶體
主要應用節點	28nm以上	14/10/7nm	3/2nm以下
結構	平面式 閘極在通道上方	垂直鰭片 閘極包覆三側	奈米線/奈米片 閘極全包圍
閘極對通道包覆	1面(上方)	3面(左右+上方)	4面
優點	製程成熟、設計簡單、成本較低	漏電低、功耗降低	漏電更低、功耗更小 閘道對電流控制能力最強，短通道效應能進一步抑制
缺點	短通道效應和漏電問題嚴重，無法因應製程微縮	製程複雜度較高 鰭片便極細時，控制能力有限，難以進一步微縮	熱管理難度較高

資料來源：福邦投顧整理

GAAFET製程可望採用晶背供電(BSPDN)


■進入N3以下，電晶體變小、數量變多、密度更高，導致需要更多的內部電流，正面無法塞下更多電線、電流路徑變更長→供電變慢、電壓下降等問題產生，功耗損失更高。

■現行的N3晶片在正面供電時，電源線需要穿過15層以上的金屬層，透過BSPDN可以改善此情況，將電源佈線轉移至晶圓背面，因為電源線約占正面面積20%，可提升晶體密度、避免訊號和電源線之間的干擾，此外BSPDN的電阻更低下，可以減少功耗。

表5:主要晶圓代工廠BSPDN規劃

	Intel	台積電	三星
代工方式名稱	Power Via	Super Power Rail	BSPDN
時間	2025	2026	2027
製程	18A	A16	SF2Z

圖例



各大廠N2製程採用GAA與GAA+BSPDN的參數比較

表6: 主要晶圓代工廠N2與N3採用BSPDN前後改善效果比較

代工廠	製程	基準	特徵	改善效果vs.基準		
				能耗	表現	密度
台積電	N2	N3E	GAA	25~30%	10~15%	>15%
	N2P		GAA	30~40%	15~20%	15%
	A16	N2P	GAA+BSPDN	15~20%	8~10%	7-10%
Intel	18A	Intel3	GAA+BSPDN	?	27%	>50%
三星	SF2	SF3	GAA	12%	25%	5%
	SF2P	SF3	GAA	23-29%	40%	10%
	SF2Z	SF2	GAA+BSPDN	15%	8%	7%

資料來源：Semianalysis, 福邦投顧整理




BSPDN 的三種加工方式

■目前有三種BSPDN的加工方式:Buried Power Rail(BPR)、Power Via、Backside Contact to S/D。

1. BPR:採用TSV將電源軌連接到背面的供電網路，複雜度較低。
2. Power Via:Intel的方案，也是BPR的改善方案，跳過電源佈線，避免了沉積金屬的污染風險與對準；在晶片中做Via，填充金屬後，形成背面到內部的電力通道，電力線路透過金屬通道連接到金屬層。
3. Back Contact to S/D:複雜度較高，但效能較佳，台積電採用此方式，直接在背面接觸S/D epi，達到電阻最小。


圖4:BSPDN加工方式

Announced Backside Power Distribution Network Approaches


	Buried Power Rail	Power Via	Backside Contact to S/D
			
Area Scaling	Good	Better	Best
Process Complexity	Low	Medium	High
	Source: Adapted from Song et al (IEDM, 2021) with subsequent analysis by Applied Materials	Source: Adapted from public company disclosures (2021) with subsequent analysis by Applied Materials	Source: Adapted from Song et al (IEDM, 2021) with subsequent analysis by Applied Materials

BSPDN 製造流程關鍵：鍵合、CMP、晶圓薄化


STEP 1 圖5:BSPDN製造流程



STEP 2



STEP 3



© imec

■ 步驟一：在300mm矽晶圓上生長SiGe層→蝕刻停止層結束晶圓減薄→在SiGe層頂部生長薄的Si封帽層，作為製造元件和埋地電源軌的開始。

■ 步驟二：將1st 矽晶圓放置在2nd SiWafer (carried Wafer) 鍵合並退火→透過CMP、乾濕蝕刻的方式進行晶圓減薄至SiGe層→去除SiGe層，並準備進行Ntsv加工。

■ 步驟三：沉積鈍化層→nTSV加工→填充氧化物襯里和金屬鎢（W）作為導體達成電氣連接。

■ 以上製程涉及晶圓薄化、Ntsv(對準、蝕刻、ALD)、Wafer bonding。


先進封裝

後摩爾時代下，帶動先進封裝應用

■ Moore's Law: 每隔18~24個月，隨著電晶體尺寸微縮，半導體容納的元件數量約可增加1倍，2005年後放緩。

■ More than Moore: 以多樣的封裝方式提高系統效能，此情況在2015年後，半導體製程發展進入瓶頸下，晶片尺寸已經接近物理極限，使晶片代工和研發成本攀升，半導體產業進入後摩爾時代，要透過先進封裝技術提升晶片性能。

圖6：摩爾定律放緩



資料來源：ASML、福邦投顧
單位：百萬美元

先進封裝能符合成本效益

■隨著晶片製程升級，考量高階設備投入、良率與研發成本，使得晶片製造成本攀升。

■為了達到效能提升和製造成本下降，採用先進封裝勢在必行，根據Lineley估算，在7nm的製程下，採用先進封裝Chiplet的方式，良率和製造成本均較單晶片佳，良率改善81%，成本下降13%。

圖7: 台積電的晶圓價格隨製程上揚




表7: 採用Chiplet方案提高良率&降低成本


美金	Monolithic	Chiplet	差距
晶圓成本(7nm)	\$9,350	\$9,350	
裸晶片尺寸(mm^2)	600	660	
單一裸片尺寸	600	165	
每片晶圓裸片數量	96	387	
缺陷率	20%	20%	
有效區域	80%	80%	
預計良率	43%	78%	81%
每片晶圓淨裸片數量	42	300	
裸片成本	\$224	\$31	
合計裸片成本	\$224	\$124	
合計測試費用	\$10	\$12	20%
封裝費用	\$160	\$200	25%
封裝損失	1%	4%	300%
合計製造成本	\$398	\$347	-13%

全球先進封裝市場CAGR+11%

■根據Yole Intelligence預估，2023~2029年先進封裝市場規模會從378億美金成長至695億美金，23~29CAGR+11%。

■2. 5D/3D封裝CAGR+15%優於整體成長性。

圖8：2023~2029年先進封裝市場CAGR+11%




全球高階封裝市場CAGR+37%

■根據Yole Intelligence預估，2023~2029年先進封裝市場規模會從43.4億美金成長至284億美金，23~29CAGR+37%。

■技術分類看，3D堆疊的記憶體(HBM/3DS/3D NAND/CBA等)在2029年佔比最高，CAGR分別+40%/71%/41%/650%。

圖9:全球高效能封裝市場產值概況




先進封裝發展路線-精細化、縮小化

- 平面：以Bump I/O Pitch的縮小化和RDL L/S的精細化驅動，達到高度連接、低功耗、低單位面積成本的封裝技術。
- 空間：以2.5D/3D封裝、SiP系統級封裝、Chiplet為代表，以高度整合、高度功能化為目標。

圖10:先進封裝發展路線圖

資料來源：Yole、福邦投顧



先進封裝：大廠走向2.5D/3D封裝


表8: 大廠先進封裝平台

公司	平台方案	特性
台積電	3D Fabric	前段採用3D整合晶片(SoIC InFO-3D)，後段採用2D/2.5D整合扇出(InFO)和2.5D的CoWoS
三星	X Cube-3D	使用矽通孔TSV技術，將SRAM晶片堆疊在7nm EUV製程的晶片上，除了擴容，亦能縮短訊號距離
	I Cube-2.5D Interposer	將一個或多個邏輯Die和HBM Die水平放在SI interposer，進行異質整合
	H Cube-2.5D Interposer	結合ABF載板和HDI板實現2.5D封裝
Intel	2.5D EMIB 3D Foveros CO-EMIB	• EMIB:取消Si Interposer，改用Silicon Bridge埋入基板中，並利用矽橋連接晶片，晶片排列不受限 • Foveros:不同用途及功能的晶片堆疊，進行異質整合 • CO-EMIB:結合EMIB和Foveros，實現高頻寬和低功耗
日月光	FO CoS-2.5D	• 使用扇出(Fan Out)Interposer重新佈線，採用Bridge連接晶片。 • 次微米L/S超高密度D2D互連功能，可實現Chiplet整合的高頻寬和低延遲
通富微電	ViSiONs	• 晶圓級TSV技術，利用SI Interposer以TSV將多晶片整合於單一封裝上
Amkor	SLIM/SWIFT	• 採用TSV-less製程，簡化2.5D Interposer運用時PECVD和CMP的工序 • SWIFT封裝採用RDL，可進行3D POP封裝，適用於CPU/GPU/FPGA等產品上。

資料來源：各公司, 福邦投顧整理

表9：先進封裝製程簡介

技術類別		說明
MCM(Multi-Chip Module)		透過載板走線進行多晶片互聯，封裝成本相對低，但因走線的線寬線距較大，封裝密度相對較低，介面速度相對低，延遲相對大
CoWoS (Chip-on-Wafer-on-Substrate)	CoWoS-S	基礎的CoWoS技術，支援超高整合密度，常用於封裝整合HBM等記憶體晶，例如H100等
	CoWoS-R	基於CoWoS-S技術 <u>導入InFO中的RDL</u> ，提高封裝連接的可靠度，允許新封裝可以擴大尺寸以滿足更複雜的需求，可支援多個Chiplets進行高速互連，可望用於Nvidia下一代AI晶片產品
	CoWoS-L	基於CowOs-R的基礎上，導入LSI技術，該晶片在每個產品中可具有多種連接架構，也可以重複用於多個產品，提供更靈活和可重複使用的多晶片互連架構
EMIB (Embedded Multi-die Interconnect Bridge)		使用多個嵌入式和多個路由層的橋接晶片，並內嵌至載板中，達到高效和高密度封裝，不使用Interposer，可以也更好的靈活性和更高的整合程度。




台積電 3D Fabric 主要生產之封裝技術

台積電 3D Fabric 聯盟主要技術

- SoIC：SoIC-P (Bumped)、SoIC-X (Bumpless)
- CoWoS：CoWoS-S (SI Interposer)、CoWoS-L/R (RDL Interposer)
- InFO：InFO-PoP、InFO-2.5D、InFO-3D

圖 11、台積電 3D Fabric 技術



台積電 CoWoS 比較分析

表10、CoWoS 技術差異分析 – CoWoS-S、CoWoS-L、CoWoS-R

項目	CoWoS-S	CoWoS-L	CoWoS-R
中介層	矽	LSI (Local Silicon Interconnect)	RDL (Redistribution Layer)
成本	高	中	低
成熟度	高	低	中
信號完整度	中	高	低
封裝HBM數量	HBM2 * 8 顆	HBM3 * 8-12 顆	HBM2 * 2-4 顆
Nvidia 產品	H100 (1個邏輯、6個HBM)	B200 (2個邏輯、8個HBM)	-
產品應用	GPU、ASIC、網通晶片	GPU、ASIC	ASIC
優勢	技術最成熟	LSI較矽堅固，有更佳光罩拼接能力，可使光罩尺寸放大對應更大的中介層、AI晶片。	利用整合InFO技術，中介層使用RDL來連接小晶片，實現HBM及SoC整合目的。
劣勢	受限於光罩尺寸(Reticle Size)主要因微影設備之光罩尺寸極限為858mm ² 。 未來隨邏輯晶片、HBM數量越多，所要求之中介層面積越大。	1. LSI較矽的導電性差，故I/O密度低於S系列。 2. 因RDL嵌入LSI強化I/O密度，導致晶圓翹曲(Warpage)問題，為良率低之主因。	- 資料來源：福邦投顧整理

台積電 2025 年 CoWoS 月產能翻倍成長

台積電先進封裝 CoWoS 產能：

- 研究員預估：每 1 萬片 CoWoS 產能挹注台積電營收 1.0-1.2%，帶動 CoWoS 設備供應鏈成長。
- 預計 2025 年底，台積電 CoWoS 月產能達 7 萬片，預估挹注 2026 年營收至少達 8.0-9.6%。
 - 2025 年底：7 萬片，年增 118%
 - 2026 年底：9 萬片，年增 28.5%
- 對台廠影響：以弘塑濕製程設備為例，隨 CoWoS 產能倍增下，一台設備平均單價 100-200 萬美元，2024 -25 年出貨 70、100 台設備，貢獻 2024-25 年平均營收 1.05、1.5 億美元，年增 42.8%。

圖 12、台積電 CoWoS 年底月產能 (單位：仟片)





圖 13、台積電 CoWoS 將以 CoWoS-L 為主流在 2025-2026 (單位：仟片)



CoWoS 相關設備供應鏈

表11 :CoWoS 相關設備供應鏈

流程	內容	設備	供應廠商
Top Die & Bottom Die	先將 Si interposer 與系統單晶片藉由 μ bump 堆疊一起。 填入 Underfill 材料，以保護晶片結構。	揀晶、固晶、熱壓接合(TCB) 以及填膠設備	ASMPT、Shibaura 萬潤、均華
接合至載板 (暫時用載板)	將晶片接合至暫時用載板，以利後續製程進行。 用化學機械平坦化製程(CMP)將 Si interposer 進行薄化處理。 將化學藥劑清洗乾淨後，加上 RDL 以及錫球 Solder ball。	CMP 設備(搭配研磨液、研磨墊、鑽石碟等)、 單晶圓與批次式清洗設備(Wet bench)	AMAT、ASMPT、 Ebara、Sensofar 弘塑、辛耘、志聖、 中砂
切割晶圓、 封裝	將晶圓從載板轉移至膠帶後，進行切割。 將晶片從膠帶上取下，並結合至 PCB 載板。 最後加上保護封裝體之環形框和蓋板，並使用熱介面金屬(TIM)填補接合之空隙。	雷射剝離、切割設備	ASMPT、Disco 鈦昇

先進封裝核心技術- Bump

- Bump:倒裝工藝的基礎工程，凸塊可用來代替引線直接串連晶片和基板的訊號。
- 凸塊的間距尺寸越小，代表凸塊密度越大，封裝集成程度越高，也代表工藝難度更大。

表12:Bump技術和應用

Bump結構	應用	種子層	Bump/Ball/RDL厚度	RDL厚度(um)
金Bump	LCD Driver IC	TiW/Au	Bump:Min 18um	-
CuNiAu Bump(MCB)		Ti/Cu		
RDL	記憶體/ 邏輯/混合訊號/ 功率IC等	Ti/Cu		<23.5um
WLCSP			Min 300	<9
Solder Plating Bump			Min 125	<9
銅柱			Min 60	<9

資料來源：南茂、福邦投顧


先進封裝核心技術- RDL

■RDL重佈線層:通過晶片表面沉積金屬層和相應的介電層，形成金屬導線，可將I/O重新排布到更寬敞的區域。

■RDL 目前是異質封裝的基礎，應用於晶圓扇出封裝、扇出層疊封裝和2.5D/3D封裝。

■RDL First具有高精度(先布線)、成本效益(減少浪費)、熱管理佳等優勢。

圖14 :RDL製程選擇



資料來源：Fan-Out Packaging Gets Competitive、福邦投顧

RDL製造流程與國際設備供應商

資料來源：ITRI、福邦投顧

製造流程	設備名稱	設備商
1. 背面保護膠帶貼合	真空保護膠帶貼合機	
2. 晶圓抓取/放置	微米級高精度晶片撿放機	Besi、ASM Pacific、Shibaura
3. 封膜	晶圓壓膜機、晶圓研磨機	APIC、Towa
4. 脫膠	晶圓剝離機	EVG、TAZMO、ERS
5. 保護層塗佈	旋轉塗佈機	TEL、SUSS
6. RDL 圖樣化	步進式曝光機、光罩對準機 濕製程、固化設備	Veeco、Rudolph
7. RDL 製作	Seed layer:PVD、ALD、濕蝕刻 金屬結構:厚沉積電鍍；薄沉積(<10um)PVD、步進式曝光機、光罩對準機	Ebara電鍍機 ASM/LamResearch/AMAT
8. 再次保護層塗佈	旋轉塗布機、步進式曝光機、 光罩對準機、濕製程、固化設備	TEL、SUSS
9. 凸塊底層金屬結構	沉積:PVD/電鍍/電化學設備	
10.植球與測試	微米金屬球陣列植入機、AOI 線寬線距量測	植球SSP、Aurgin; 檢測:KLA/ASM Pacific/ASTI

表13:RDL相關設備商

先進封裝核心技術-TSV

■TSV:晶圓上的製程，透過矽中介層或晶片中插入金屬的填充孔，縮短上下層晶片的連接距離和連線長度，以減少訊號傳輸延遲和損失，屬於2.5D/3D的製程技術。

圖15 :TSV製造流程



資料來源：福邦投顧

先進封裝核心技術-TSV

■目前TSV主要應用於（1）3D IC封裝，以增加記憶體、降低功耗、增加頻寬（2）CIS等感測相關的3D WLCSP(採用Via Last)（3）2.5D 中介層封裝，採用Via Middle 製程，例如CoWoS。

圖16 :TSV製造流程




表14 :TSV製造流程介紹

製程	說明	應用
Via-First	在前段FEOL之前製作TSV孔，再做電路元件和金屬連接，達到Core to Core。	MCU、SOC
Via-middle	通孔製造主動元件後，金屬連接（BEOL）之前，TSV採用此技術。	2.5D封裝
Via-last	BEOL後穿孔，不改變設計，有較低的種子層沉積成本，縮短電鍍時間等。	DRAM

先進封裝核心技術-TSV的國際設備供應商

■TSV是高深比的孔洞，開孔直徑<2um，孔洞製造和填孔設備是影響晶片垂直傳輸的關鍵。

表15 :TSV關鍵設備和製造商





製造流程	設備類型	設備商	台廠供應鏈
Patterning	曝光機	EVG/SUSS/Ultratech/onto/Veeco/Nikon Orc/USHIO	代工：家登/京鼎/翔名/瑞耘/帆宣/迅得/意得士
Etching	Bosch Etch	Lam/KLA/AMEC/AMAT/SAMCO	自製：天虹 代工：京鼎/翔名/瑞耘/帆宣/意得士
Insulation		SPTS/AMAT/Lam/TEL/Canon	代工：京鼎
Barrier/seed layer	PVD/ALD	AMAT/ASM/evatec/Canon	自製：天虹 代工：京鼎/翔名/瑞耘/意得士
Filling	電鍍	AMAT/Lam/Ebara/ASM	自製：鈦昇、雷科
Anneal	高溫擴散爐、烤箱	TEL/HKE	自製：群翊、志聖
CMP	CMP	AMAT/Ebara	代工：中砂/京鼎/瑞耘/帆宣

高I/O、低功耗的解法:混合鍵合Hybrid Bonding

■因應封裝密度要求提升，以及改善傳統凸塊技術面臨電遷移/熱遷移、可靠性等問題，發展出不需要中間材料的Hybrid Bonding。

表16：封裝演進

資料來源：Besi、福邦投顧


	Wire Bond	Flicp chip	TCB Bonding	HD Fan out	Hybrid Bonding
出現時間	1975	1995	2012	2015	2018
封裝形式					
連接類型	wire	錫球/銅柱	銅柱	RDL/銅柱	銅-銅
連接密度	5-10/mm ²	25-400/mm ²	156-625/mm ²	500+/mm ²	10k~1mm/mm ²
載板	有機物/ 導線架	有機物/ 導線架	有機物/ 矽	無	無
精度	20-10um	10-5um	5-1um	5-1um	0.5-0.1um
能量/Bit	10pJ/Bit	0.5 pj/Bit	0.1 Pj/Bit	0.5 Pj/Bit	<0.5 Pj/Bit

高I/O、低功耗的解法:混合鍵合Hybrid Bonding

■過往Bump的最小接點間距約20 μm ，混合鍵合能做到1 μm 以下→同個晶片尺寸下，混合鍵合能做出更多I/O接點。

圖17 :10 μm 以下的間距是HB的主力區間

資料來源：Besi、福邦投顧




高I/O、低功耗的解法:混合鍵合Hybrid Bonding

■Wafer to Wafer(W2W):

- (1) 提供更高的對準精度(對齊和鍵合分開)、輸送量、鍵合良率，目前主流採用W2W。
- (2) 步驟較少，對齊和鍵合之前，已經完成清潔。
- (3) 技術成熟，應用於CIS、3D NAND。
- (4) 劣勢:無法先找到合格的晶圓(KGD)，因此能會將有缺陷的晶圓和好的晶圓黏合，造成浪費。

圖18 :W2W



資料來源：KLA、福邦投顧


高I/O、低功耗的解法:混合鍵合Hybrid Bonding

■Die to Wafer:是項集體製程，應用於3D DRAM、SOIC、異質整合等，台積電SOIC為目前為唯一實現商業化的技術，使用於AMD MI300晶片。

(1) 先挑選出KGD，並放置到Carrier Wafer上。

(2) 劣勢:每多個步驟都會增加對準失誤的可能性，晶粒切割可能會產生汙染，W2W的對準領先D2W。

圖19 :D2W製造流程



資料來源：3D Incites、福邦投顧

混合鍵合Hybrid Bonding採用的國際設備供應商

■HB的技術要求:表面清潔以達到最佳鍵合、精準對準

製程要求:平坦度(CMP)、潔淨度、對準以提升接合良率

表17 :混合鍵合製程與配套設備供應商

流程	設備商	台廠供應鏈
CMP	應用材料、Ebara、Entegris(Cabot-CMP漿料)、KC TECH	代工：中砂/京鼎/瑞耘/帆宣
蝕刻/ 沉積	應用材料、TEL、Lam Research	自製：天虹 代工：京鼎/翔名/瑞耘/帆宣/ 意得士
鍵合	BESI、ASMPT、EVG、SUSS	自製：均華
切割	Disco、EO Technics	自製：鈦昇
檢查/ 測試	Camtek、Onto、Nextin、Park System、Advantest、泰瑞達、Techwing	自製：致茂、鴻勁精密

為什麼需要CoPoS?

■根據台積電簡報，2023~2027年晶片尺寸持續變大，而大尺寸封裝會遇到的問題


(1) 高密度產生高溫，會導致材料會有不同程度的膨脹，
提升封裝難度。

圖20：台積電CoWoS演進

(2) 光罩尺寸問題：

8倍Interposer尺寸下的晶片

在300nm下只能放4顆，不符合效益。




■CoWoS 採用相對ABF載板做封裝載體，

在高溫下，會有尺寸安定性、

訊號連接方面有限制。

圖21：CoWoS面臨的瓶頸




■CoPoS (另稱FOPLP)，採用玻璃基板解決上述的問題，玻璃基板具備超低翹曲、訊號完整性、更好的CTE特性，可提升封裝密度，也能放置更多晶片。

CoPoS-玻璃基板會有較好的使用率和成本效益


- 晶片是方形，晶圓是圓形，會導致封裝時，邊緣會有一定比重被浪費未使用。
- 根據日月光資料，300mm的晶圓使用率平均59%，若採用面板級使用率平均達80%。
- 成本效益:200mm轉300mm晶圓級封裝 可節省25%成本，若轉向面板級封裝，可節省66%成本。
- 當前玻璃基板的難點在於容易破片，不易加工黏著，台積電和Ibiden、欣興合作開發。

圖22: 晶圓和面板級的比較



資料來源：ASE、福邦投顧

圖23: 面板級封裝節省66%成本



資料來源：Yole、福邦投顧

玻璃基板要採用TGV製程

■玻璃基板製程設計到金屬化、ABF增層和切割；其中在金屬化階段會採用到TGV、濕式蝕刻、AOI檢測、鍍膜（Sputtering）、電鍍（Plating）。

■TGV製程:為了實現玻璃基板電氣連接，採用TGV製程進行玻璃基板通孔、填孔。

圖24:玻璃基板製程






圖25:晶片採用TGV製程



TGV製程重要技術

■通孔技術：目前主要以雷射誘導選擇性蝕刻（LISE）為主流技術，成孔速度快，可以製造高密度、高深寬比的玻璃通孔。

圖26:TGV通孔



資料來源：JWJ、福邦投顧整理

■填孔技術：製作TGV盲孔→物理氣相沉積（PVD）沉積種子層→自底向上電鍍，達到無縫填充→臨時貼合Temporary Bonding→背面研磨→化學機械拋光（CMP）→解貼合，形成TGV金屬轉接板。




圖27:TGV填孔

FOPLP/CoPoS 主要量產時間落在 2026-27 年

FOPLP/CoPoS 發展現況：


由台積電、日月光投控、力成、群創、友威科、東捷、鑫科、三星電機生產。

■ 以各大廠進度觀察，CoPoS 技術主要用於消費性 IC、AI GPU 等封裝，研究員預估技術量產時間為 2026-27 年，年複合成長率達 32.4%。

表18、各大廠發展概覽

公司	客戶	應用	面板尺寸 (mm)	進度
台積電	Nvidia	AI GPU	515*510	評估中
	AMD	AI GPU	515*510	評估中
日月光	Qualcomm	PMIC、RF	300*300	待生產
		PMIC、RF	600*600	小型產線設備購置
	AMD	PC CPU	600*600	小型產線設備購置
矽品	Nvidia	AI GPU	515*510	評估中
力成	聯發科 (2454 TT)	PMIC、RF	515*510	生產中
	AMD	PC CPU	515*510	小型產線設備購置
群創	NXP	PMIC	620*750	預計 2025 年量產
	STMicro	PMIC	620*750	評估中
三星電機	Samsung	PMIC、AP	515*415	評估中

圖28、FOPLP/CoPoS 市場規模 (單位：百萬美元)



CoWoS / SoIC / FOPLP/CoPoS 台灣相關設備供應商

先進封裝	內容	量產時間	台灣供應廠商
CoWoS	Wafer Level - 於中介層上垂直堆疊各晶片 (2.5D IC 先進封裝) - 將不同製程晶片封裝一起	2024-26 年	- 台積電 (2330) - 日月光投控 (3711) - 志聖 (2467) - 弘塑 (3131)
SoIC	Wafer Level 3D Hybrid Bonding 技術 - 降低總體功耗 - 提高傳輸效率 - 更高記憶體頻寬	2025-27 年	- 辛耘 (3583) - 均豪 (5443) - 萬潤 (6187) - 均華 (6640) - 鈦昇 (8027)
FOPLP	Panel Level - 方形面機利用率高 (300*300 / 500*500 / 600*600 / 620*750) - 晶粒尺寸擴大 - 封裝顆數增加 - 問題：翹曲、均勻性、良率	消費性 IC：2026 年 AI GPU：2027 年	- 日月光投控 (3711) - 力成 (6239) - 群創 (3481) - 友威科 (3580) - 鑫科 (3663) - 群翊 (6664) - 東捷 (8064)
CoPoS	Panel Level 2.5D封裝技術 - 利用率提高 - 封裝顆數增加 - 問題：翹曲、均勻性、良率、易碎	AI GPU：2027-2028年	- 家登(3680) - 迅得(6438) - 均華(6640) - 弘塑(3131) - 萬潤 (6187) - 群翊(6664) - 天虹 (6973)

相關個股整理－先進製程/封裝

營業項目	代號	公司名稱	2024 EPS	2025 EPS(F)	YoY	歷史 PER /PBR區間
先進製程/封裝	2330	台積電	45.2	61.1	35%	9-29x
	3711*	日月光	7.5	9.6	28%	4-24x
	6239*	力成	9	9.1	0.4%	5-17x
	3481*	群創	0.75	0.32	-57%	PBR 0.38-0.7x
玻璃基板	3037	欣興	3.3	4.8	45%	PBR 1-3x
	8046	南電	0.32	3.7	N/A	PBR 1-4x

* Bloomberg Consensus

相關個股整理－前段製程設備

營業項目	代號	公司名稱	2024 EPS	2025 EPS(F)	YoY	歷史 PER 區間
前段製程 設備	3413	京鼎	25.33	26.66	+13%	6-18x
	8091	翔名	7.5	6.54	-8.6%	8-24x
	3680	家登*	12.32	13.9	+12.8%	16-44x
	6196	帆宣	8.94	11.8	+13%	8-24x
	6532	瑞耘*	4.03	-	-	8-24x
	3178	公準*	1.06	5.94	+6%	8-20x
	3551	世禾*	6.63	-	-	6-22x
	7556	意德士*	5.82	-	-	10-40x
	1560	中砂*	7.1	9.5	+33.8%	8-30x
	6937	天虹	6.03	7.83	+25%	20-70x

* Bloomberg Consensus

相關個股整理－後段封裝、測試設備

營業項目	代號	公司名稱	2024 EPS	2025 EPS(F)	YoY	歷史 PER 區間
封裝、 檢測 設備	2360	致茂	12.49	17.76	+42%	14-30x
	2467	志聖*	4.8	7.48	+50%	8-36x
	3131	弘塑*	29.07	41.36	+48%	10-60x
	3167	大量	1.48	7.81	-	8-24x
	3563	牧德*	5.52	-	-	8-44x
	3583	辛耘	11.54	13.38	+18%	9-45x
	5443	均豪	1.82	2.64	-	8-16x
	6187	萬潤	14.57	19.2	+31.7%	8-50x
	6640	均華*	14.62	-	-	8-48x
	6664	群翊	16.97	14.63	-6%	9-25x
	6438	迅得*	7.63	10.33	+35.3%	8-24x
	8027	鈦昇*	-0.51	5.34	+24%	7-30x

* Bloomberg Consensus

謝謝指教
Q&A

【揭露事項與免責聲明】

本報告僅提供相關部門的內部教育訓練及相關人員之參考資料，並非針對特定客戶所作的投資建議，且在本報告撰寫過程中，並未考量讀者個別的財務狀況與需求，故本報告所提供的資訊無法適用於所有讀者。本報告係根據本公司所取得的資訊加以彙集及研究分析，本公司並不保證各項資訊之完整性及正確性。本報告中所提出之意見係為本報告出版當時的意見，邇後相關資訊或意見若有變更，本公司將不會另行通知。本公司亦無義務持續更新本報告之內容或追蹤研究本報告所涵蓋之主題。本報告中提及的標的價格、價值及收益隨時可能因各種本公司無法控制之政治、經濟、市場等因素而產生變化。本報告中之各項預測，均係基於對目前所得資訊作合理假設下所完成，所以並不必然實現。本報告不得視為買賣有價證券或其他金融商品的要約或要約之引誘。

可能個別基於特定目的且針對特定人士出具研究報告、提供口頭或書面的市場看法或投資建議（下稱“提供資訊”），鑑於提供資訊之單位、時間、對象及目的不同，本報告與本集團其他單位所提供資訊可能有不一致或相牴觸之情事；本集團各單位對於本報告所涵蓋之標的可能有投資或其他業務往來關係，各單位從事交易之方向亦可能與本報告不一致，讀者應審慎評估自身投資風險，自行決定投資方針，不應以前述不一致或相牴觸為由，主張本公司或本集團其他成員有侵害讀者權益之情事。