

DIGITIMES 著作權特別聲明

- 本活動講師簡報內容，部分引用、整理或改編自第三方研究機構及公開研究報告（包含但不限於外資研究與證券研究機構之研究成果），其相關著作權、智慧財產權及其他權利，均屬原權利人所有。
- 除依法得為合理引用之情形外，未經原權利人及 DIGITIMES 事前書面同意，任何人不得以任何形式（包括但不限於重製、轉載、改作、散布、公開傳輸、商業使用或提供第三人使用）。
- 如有違反前述規定者，DIGITIMES 將依法追究其相關法律責任。
 - 第 91 條
 - 擅自以重製之方法侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣七十五萬元以下罰金。
 - 意圖銷售或出租而擅自以重製之方法侵害他人之著作財產權者，處六月以上五年以下有期徒刑，得併科新臺幣二十萬元以上二百萬元以下罰金。
 - 第 91-1 條
 - 擅自以移轉所有權之方法散布著作原件或其重製物而侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣五十萬元以下罰金。
 - 明知係侵害著作財產權之重製物而散布或意圖散布而公開陳列或持有者，處三年以下有期徒刑，得併科新臺幣七萬元以上七十五萬元以下罰金。
 - 第 92 條
 - 擅自以公開口述、公開播送、公開上映、公開演出、公開傳輸、公開展示、改作、編輯、出租之方法侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣七十五萬元以下罰金。

AI ON CHIPS

半導體產業前瞻趨勢論壇



CPO時代來臨， AI高速互連中長期技術 演進與挑戰

鄭敬霖 Jerry Zheng

DIGITIMES 分析師




CONTENT

- 01 CPO發展之核心趨勢與課題
- 02 CPO佈建挑戰與解決方案
- 03 具競爭力的次世代光源：MicroLED
- 04 結論

CPO發展之核心趨勢與 課題




CPO之推動架構 挑戰 解決方案



資料來源：DIGITIMES · 2026/8

光通訊之架構演進


1.LPO




資料來源：DIGITIMES · 2026/8

光通訊之架構演進

1.LPO




4.CPO




資料來源：DIGITIMES · 2026/8

光通訊之架構演進

1.LPO



4.CPO




良率、熱管理議題伴隨密度變高漸趨嚴重

資料來源：DIGITIMES · 2026/8


光通訊之架構演進

1. ASIC跟OE分開封裝，改善關鍵元件良率表現。
2. PCB翹曲的精度容忍較高，相對可控。
3. ASIC→OE的熱管理更安定
4. 封裝&運作期的故障點移出


1.LPO




2.OBO



3.NPO




4.CPO



良率、熱管理議題伴隨密度變高漸趨嚴重


資料來源：DIGITIMES · 2026/8

晶片與海岸線頻寬之發展速率不對稱衍生CPO需求



資料來源：DIGITIMES · 2026/8

CPO之發展課題可分為製造 布建 未來擴大



設計製造

1. 光纖陣列對位
2. 多光學引擎(OE)的良率疊加
3. 載板翹曲



資料中心使用

1. 散熱管理議題
2. 可維修性與故障範圍




未來擴大佈建

1. 硬體規格標準化
2. 編碼/調變標準化

CPO 佈建挑戰與解決方案



CPO之發展課題可分為製造 布建 未來擴大



設計製造

1. 光纖陣列對位
2. 多光學引擎(OE)的良率疊加
3. 載板翹曲



資料中心使用


1. 散熱管理議題
2. 可維修性與故障範圍



未來擴大佈建


1. 硬體規格標準化
2. 編碼/調變標準化

封裝端核心難題約有三類



資料來源：TSMC · DIGITIMES整理 · 2026/8

封裝端核心難題約有三類




光纖陣列耦合

包含EC、GC、主動對準、被動對準，GC有利於降低測試與封裝難度，但插入損耗表現較需改善。

資料來源：TSMC · DIGITIMES整理 · 2026/8

封裝端核心難題約有三類



光纖陣列耦合


包含EC、GC、主動對準、被動對準，GC有利於降低測試與封裝難度，但插入損耗表現較需改善。

EIC/PIC垂直鍵合

EIC與PIC採3D垂直封裝，表面平整性、對位影響整體的電性表現。


資料來源：TSMC · DIGITIMES整理 · 2026/8

封裝端核心難題約有三類




資料來源：TSMC · DIGITIMES整理 · 2026/8

四大先進封測流程影響關鍵良率



EIC/PIC晶圓級測試

- 電性測試
- PIC波導測試
- 工作波長與光功率
- 光纖對準




CoW測試

- EIC與PIC之整合結構
- 光電轉換狀況
- 調變訊號測試



OE/FAU測試

- 進行良率篩選，避免上載板前良率疊加
- 光電直流測試
- 調變測試




CPO測試

- 完整功能驗證
- 系統控制與管理
- 整體功耗與溫度行為

先進封測包含晶圓級測試、3D鍵合後之測試，以在個別晶片以及元件成本高昂時，將部分的良率以及成本問題轉移至測試，但測試效率以及標準化高度影響量產速度。

資料來源：ASE・DIGITIMES整理・2026/8

CPO之發展課題可分為製造 布建 未來擴大



設計製造

1. 光纖陣列對位
2. 多光學引擎(OE)的良率疊加
3. 載板翹曲



資料中心使用

1. 散熱管理議題
2. 可維修性與故障範圍




未來擴大佈建

1. 硬體規格標準化
2. 編碼/調變標準化

ASIC與OE之功耗與發展課題

博通 Tomahawk 5 51.2 Tbps CPO功率分佈




ASIC功耗：835W
OE功耗：約20W

- 以博通的Tomahawk為範例，每個OE包含32個通道，單通道達100 Gbps，並採PAM 4傳輸。
- 功耗高度集中於ASIC上，並存在核心發熱源，同時OE本身的排列密集程度也高度影響OE之間的熱串擾。
- 提升邊緣通道密度、加強ASIC效能，加大通道傳輸率都將進一步推升熱串擾，並在系統內造成震盪。

資料來源：DIGITIMES，2026/8


CPO之熱串擾路徑



	串擾路徑	影響幅度
熱傳導路徑一	PIC內部熱串擾	PIC的橫向內部擴散，加上MRM易受影響，導致波長飄移。
熱傳導路徑二	EIC至PIC的垂直熱串擾	PIC與EIC的垂直鍵合，透過鍵合介面傳遞熱能，以致電性跟熱管理難以兼顧。
熱傳導路徑三	ASIC至OE的熱串擾	ASIC為CPO的主要熱源，亦可能因為共用散熱模組所以擴散至OE，同時OE如果需要進一步增加密度，熱串擾會進一步增長。


資料來源：DIGITIMES，2026/8

熱管理核心四大區塊




ASIC

CPO本身最大熱源，熱會向周圍的OE擴散，解決方案為加速載板的散熱速度，建構橫向隔熱結構、垂直導熱路徑。




雷射

本身為熱源，但受熱會產生波長飄移以及功率下降，加上高溫加速雷射老化，影響模組壽命。



微環共振腔(MRM)

MRM面積小、功耗低且適配高密度WDM，需要heater進行溫度校準，但在高密度整合的情況下，heater會對鄰近MRM進行干涉，造成熱震盪。




EIC&PIC


在最尖端的CPO架構中，多採EIC與PIC的3D封裝垂直堆疊，緊貼PIC的情況下，對PIC進行垂直熱源串擾，造成局部升溫。

用於PIC之隔熱架構

(a) 深溝槽隔熱




(b) 底層懸空結構




(c) 熱屏蔽加深溝槽




(d) 摻雜矽加熱器+均熱片



(e) 摻雜矽加熱器+深溝槽



(f) 取消加熱器



資料來源：Advanced Photonics Nexus · DIGITIMES整理 · 2026/8

各大材料之導熱係數與用途

	導熱係數 W/m·K	CPO主要用途	材料特性
有機載板	0.3 ~ 1	主封裝載板、RDL、BGA	翹曲、CTE不匹配、質軟、精細線路受限
玻璃	1 ~ 3	玻璃核心載板、光電中介層、玻璃橋、光學 RDL	垂直散熱差、脆性、TGV / 金屬化加工成熟度低
矽	120 ~ 150	矽中介層、矽橋、PIC 基板	極細線路、高密度 TSV、與 PIC 製程及 CTE 相容
銅	約 400	熱擴散器、TGV、冷板、封裝上蓋	導熱與導電能力極佳
鋁	約 238	散熱器、上蓋、冷板	輕、便宜、加工容易


先進封裝領域，對於玻璃的討論多集中於面積的可擴展性、佈線密度、可鑽孔

TGV在CPO當中可提供熱傳導的水平屏蔽，並透過垂直的金屬填充，提供垂直導熱路徑，可有效緩解PIC層級的熱串擾

- 整合平台業者：康寧、AGC
- TGV與玻璃加工：LPKF、FEMTOprint
- 載板與封裝整合：Absolics、三星、LG

資料來源：DIGITIMES，2026/8

CPO之發展課題可分為製造 布建 未來擴大



設計製造

1. 光纖陣列對位
2. 多光學引擎(OE)的良率疊加
3. 載板翹曲



資料中心使用


1. 散熱管理議題
2. 可維修性與故障範圍




未來擴大佈建

1. 硬體規格標準化
2. 編碼/調變標準化

CPO供應鏈各節點之挑戰




交換晶片/ASIC



光學引擎



外置雷射



光纖陣列



光路重組/集線器



連接器



封測組裝

競爭門檻

- 400G研發進度
- 200G放量狀況
- I/O功耗
- 訊號完整性
- 系統級散熱

- 製程一致性
- 微環熱漂移控制
- EIC/PIC封裝
- 低功耗與可回焊製程

- 高功率CW雷射效率
- 雷射壽命
- 熱管理
- 雷射備援與熱插拔

- 次微米對位
- 降低耦合損耗
- 被動對位
- 膠材與熱循環穩定
- 陣列測試與產能

- 高密度纖維管理
- 組件微縮
- 維持彎曲半徑
- 低裝配錯誤
- 可重工及維修性

- 低插入損耗
- 高密度
- 小型化
- 盲插自對位
- 多次插拔可靠性

- 低翹曲
- 熱應力控制
- 可回焊光引擎
- 模組化更換

客製化程度

高
重點突破單通道速率、光引擎數與封裝布局

高
PIC、EIC、調變器、driver、TIA及ASIC介面必須緊密設計

中高
外形與管理介面可標準化，但功率、波長、雜訊、光纖數、備援方式依平台而異


高
pitch、通道數、耦合角度、偏振與PIC端面位置均依光引擎設計

中高
光纖對位直接對應交換器port數、光引擎配置


中
介面可標準化，但通道配置、keying、損耗預算與盲插機構仍依系統設計

高
封測設備可跨平台、但測試法高度客製化。多段封裝高度密集並影響成本良率


CPO之供應鏈體系




交換晶片/ASIC



光學引擎



外置雷射



光纖陣列



光路重組/集線器



連接器



封測組裝



NV生態系

博通生態系



CORNING CORNING CORNING



其他供應商



資料來源：DIGITIMES · 2026/8

未來CPO標準化路徑




資料來源：各公開資料・DIGITIMES整理・2026/8

具競爭力的次世代光源： MicroLED




微軟與聯發科共同進行LED用於AOC之概念驗證



資料來源：DIGITIMES · 2026/8

微軟MOSAIC之光互聯架構



資料來源：微軟・DIGITIMES整理・2026/8

既有光互連方案與MicroLED方案之對比

	既有雷射式光互連 / CPO	MicroLED 光互連 (MOSAIC)
光源	- 垂直共振腔面射型雷射 (VCSEL) - 外接連續波雷射 (CW Laser)	MicroLED 陣列
使用波長	850 nm、1,310 nm、1,550 nm，依雷射、光纖與傳輸距離而定 目前資料中心矽光子多集中於1,310 nm	MOSAIC採用400–700 nm的可見光
單通道速率	透過少數高速通道與分波多工 (WDM)，達到800 Gb/s、1.6 Tb/s以上	以400個2 Gb/s通道組成800 Gb/s；也可增加通道數或提高單通道速率，擴充至1.6 / 3.2 Tb/s
單位功耗	若以MOSAIC論文的800G完整光鏈路單端功耗計算，約為12.3–15 pJ/bit	相同口徑約為3.9–6.6 pJ/bit，較傳統800G光互連降低約56–68%
溫度敏感度	雷射波長、輸出功率與壽命受到溫度影響，部分架構需要溫控或主動波長穩定機制	沒有雷射閾值，對溫度變動較不敏感，但驅動電路、接收器與封裝仍須處理散熱問題
應用情境	資料中心交換器、長距離Scale-out網路、電信傳輸及需要高速單通道的光互連	機櫃內 / 機櫃間Scale-up互連、GPU叢集、運算與記憶體解耦，以及需要高頻寬密度、低功耗與低延遲的短距光互連

資料來源：DIGITIMES，2026/8

MicroLED導入CPO封裝之挑戰

挑戰一 LED與CMOS異 質整合

LED通常在GaN / 藍寶石上製作，在矽晶圓大規模製作。
材料、晶圓尺寸、製程溫度具落差。

挑戰二 LED的雷射色散

LED屬面雷射，且光的色散度高，導致進入光纖的光太少，耦合效率不足，需要透過微透鏡整合，但在晶片等級整合的良率未知。

挑戰三 陣列良率的備援

大規模陣列考驗端到端的整體良率，極度仰賴備援通道，須要允許壞點。

挑戰四 鍵合到晶片等級

後續鍵合至CMOS裸晶並形成晶圓級封裝時，會進一步衍生散熱、寄生控制與大陣列封測議題。

挑戰五 熱機械可靠度

GaN、矽、玻璃、焊料與高分子材料CTE不匹配，大規模陣列的鍵合與對準安定性考驗工藝

資料來源：DIGITIMES，2026/8

結論



結論

CPO第一階段量產以封測議題為主體

晶圓級光學以及FAU測試影響良率以及關鍵元件報廢率，對先進封測以及可拆卸FAU具高度需求，影響CPO放量能力。

CPO中長期發展著重熱處理能力

CPO系統級的熱串擾的議題嚴重，並伴隨世代演進指數級上升，須透過材料科學與結構工藝緩解，也考驗供應鏈合作機制。

MicroLED處驗證過渡階段 晶圓級封裝議題待解

MicroLED的光源優勢難以忽視，但技術與供應鏈不成熟，仍屬早期驗證階段，單通道超800G時代將更為凸顯。

Thank You

