



光測試產業報告

Mentor：蔡建宇、曾宥傑、許程翔
黃冠程、許庭瑄

組員：周孟臻、賴建宇、宋祐嘉、洪佑丞
杜珮瑀、蘇俞安、江育瑄

報告大綱

01 | 結論

02 | 光互連興起背景

03 | 光晶片導入下測試需求的爆發

04 | 光測試流程

05 | 個股推薦

06 | 結論

07 | 附錄

01

結論

隨光互連滲透與 CPO 導入，測試由終端驗證擴展嵌入全製造流程

光測試興起

- 於中長距離傳輸與 800G/1.6T 條件下，銅互連面臨功耗與訊號衰減，驅動光互連架構加速導入。
- CPO 光電異質整合面臨嚴重良率與報廢成本壓力，推動光測試成為良率與成本控管關鍵環節。
- CPO 導入帶動光測試前移至晶圓與封裝，由終端驗證擴展嵌入全製造流程，為新增跨製程剛需。
- 2027 年 OE 需求達 783.9 萬顆 (年增 6.4 倍)，在量×價×時間乘數效應下，光測試具極高成長引擎。

光測試流程

- Insertion 1 : PIC Wafer Level Test。於 PIC 鍵合前進行基礎光學探測，篩檢異質整合前之裸粒性能。
- Insertion 2 : EPIC Wafer Level Test。於 EPIC 鍵合後、晶圓切割前，檢測光電轉換與訊號完整性。
- Insertion 3 : OE Die Level Test。於晶圓切割後、系統封裝前，檢測 OE 與 FAU 整合後之功能運作。
- Insertion 4 : FT/SLT Package Level Test。於 ASIC 與 OE 系統封裝後，進行整機光電相容性驗證。

個股推薦

- 萬潤 (6187.TW)：切入 CPO 光耦合與 FAU 貼合設備，可提供優於主要競爭對手的 UPH 效能，掌握 Insertion 2-3 間關鍵瓶頸環節；預期 3Q26 CPO 耦合業務將實現營收貢獻，為未來主要成長動能。
- 致茂 (2360.TW)：主導 Insertion 3/4 高價值測試，具奈米級光學對準與高功耗 SLT 能力，並以整合式測試平台 (ATE + 對位 + 量測) 切入供應鏈，為最直接受惠 CPO CapEx 擴張之標的。


02

光互連興起背景

銅互連受限頻寬與信號衰減，驅動光互連由中長距傳輸場景加速滲透

- AI 模型規模持續擴大，叢集運算由單機轉向多節點協同，資料中心的資料處理量已達單月數百萬億等級；過去二十年間 IC 算力提升約 6 萬倍，但輸入輸出頻寬僅成長約 30 倍，系統瓶頸由算力轉為資料傳輸。
- 隨單通道傳輸速率攀升至 200G，銅互連的 insertion loss(插入損失)、Skin Effect (集膚效應)與 Crosstalk (串擾)問題快速惡化，面臨嚴重信號衰減，傳統無源銅纜 (DAC) 的有效傳輸距離被壓縮到 1-3 公尺內。
- 在此物理限制下，光互連開始於中長距離傳輸場景導入以支撐跨機櫃連接，並隨系統頻寬密度與功耗提升，逐步向短距離場景滲透；惟機櫃內極短距離，銅線仍憑藉零光電轉換功耗與低成本維持優勢。

銅在升級的傳輸規格下可傳輸距離迅速縮短




光子傳輸解決電子所面臨傳輸距離、功耗與散熱問題

	DAC	ACC	AEC	AOC	Optical Transceiver
傳輸訊號	電	電	電	光	光
傳輸介質	銅線	DAC + Redriver	DAC + Retimer	光纖	光纖
功耗	極低	低	中	高	高
傳輸距離	<3m	5m~7m	<7m	<300m	<80km
應用場景	機櫃內	機櫃內	相鄰機櫃間	機櫃間	資料中心間

傳輸規格提升帶來頻寬與散熱瓶頸，推動 CPO 成為高頻寬互連主流

- 隨資料中心**傳輸規格**推進至 800G/1.6T，單模組功耗提升至約 30W，單位能耗達 10–18 pJ/bit，傳統可插拔光模組 (Pluggable) 在高速傳輸下，仍需長距離電訊號由 ASIC 傳輸至模組，導致 SerDes 損耗與功耗顯著上升。在頻寬密度與熱設計限制下，逐漸難以支撐高頻寬與高密度系統需求。
- 在此背景下，**共封裝光學 (CPO)** 自資料中心交換器開始導入，透過將光引擎 (OE) 與 ASIC 共封裝，移除 DSP 與長距離電傳輸路徑，將單位能耗降低至 3–4 pJ/bit，未來有望進一步降至 1–2 pJ/bit；預估 2026 年放量 121.6 萬顆，2027 年隨 3.2T/6.4T 世代推進至 783.9 萬顆，並於 2030 年達 35% 滲透率，成為高頻寬互連的關鍵技術。

CPO 於 2027 年將取代大部分可插拔模組成為主流




CPO 於功耗與延遲具壓倒性優勢，推動架構轉移

	傳統可插拔光模組	CPO Transceiver
傳輸規格	100G/400G/800G	800G/1.6T/3.2T
單位能耗	10-18 pJ/bit	3-4 pJ/bit
延遲	500–1,000 ns	<500 ns(Scale-Out) <100 ns(Scale-Up)
成本	500-2,000(400G) 1,000-4,000(800G)	500-1,000 (Optical Chiplet)
技術	光收發器 + DSP + SerDes(112–224G)	PIC + EIC + ASIC(2.5D/3D)
產品成熟度	成熟，Scale-Out 主流	2026 年開始小規模放量

Scale-out 提供短期出貨動能，Scale-up 打開長期需求成長空間

- 隨 AI 叢集由單機轉向多節點協同，互連成為核心限制，進而形成機櫃間的橫向擴展 (Scale-out) 與機櫃內的縱向擴展 (Scale-up) 架構。Scale-out 主要負責跨機櫃長距離傳輸，在頻寬與距離需求下優先導入光互連；而 Scale-up 聚焦機櫃內高頻寬與低延遲互連，隨頻寬密度與功耗壓力上升，架構由銅轉向光銅並進。
- 在需求面，Scale-out 目前仍以採用 Pluggable 為主流，為短期放量主力，提供確定性的成長基礎。而 Scale-up 則為長期主要動能，隨 GPU 互連頻寬與叢集規模持續提升，2027 將逐步導入 CPO 並與銅形成分工，預估未來可佔整體光通訊市場約 21%，長線需求規模可達 Scale-out 的 10 倍。

頻寬與距離需求驅動多層級互連架構產生



光互連架構導入，資料中心擴展架構走向分工化

	Scale-Up	Scale-Out	Scale-Across
擴展架構	垂直擴展	水平擴展	垂直+水平
傳輸介質	銅互連	光互連	光互連
應用場景	機櫃內 GPU 間、ASIC 間互連	機櫃間的互連	超長距離多資料中心傳輸
傳輸距離	機櫃內	機櫃間	跨資料中心區域
產業格局	NVIDIA 領先	Broadcom 領先	NVIDIA 率先提出


03

光晶片導入下測試需求的爆發

由純電驗證走向光電同測，光晶片測試之複雜度與成本大幅提升

- 光晶片導入後，測試由純電驗證轉為「電-光-電」跨域檢測，在光耦合階段僅 $0.5\mu\text{m}$ 偏差即造成 50% 光功率流失，且光功率、眼圖、波長與誤碼率 (BER) 等指標彼此耦合，需在高速下同步量測與校準，顯著提高測試門檻。
- 在設備上，傳統 ATE (自動量測器) 即具完整量測能力，而光測試 ATE 需搭配探針台與光電儀器協同；以 Teradyne ATE 與 ficonTEC 探針台為例，高階單機價格皆達 320 萬美元，系統總成本逾 640 萬美元，顯著高於傳統電測。
- 同時，光通訊速率每 2-3 年翻倍 (400G-800G-1.6T)，帶動測試頻寬提升至 120GBaud 以上，需搭配 65GHz 等級設備；既有設備難以沿用、生命週期縮短且需持續汰換，使測試成為需高頻更新、資本密集的關鍵環節。

傳統半導體電測試 ATE 與探針台可獨立運作




光測試需 ATE 與光學探針台協同，成本顯著提升

關鍵零組件	設備類型	單機 ASP
傳統半導體電測試設備	Analog ATE	5 -15 萬美元
	RF ATE	30-40 萬美元
	SoC ATE	20-150 萬美元
	Memory ATE	100-300 萬美元
CPO 測試設備	CPO 專用 ATE	320 萬美元
	電光晶圓探針台	320 萬美元


COUPE 實現光電異質整合，永久共封裝架構推升報廢鉅額沉沒成本

- TSMC COUPE 為光互連由 Pluggable 走向 CPO 的核心技術，透過 SoIC 將 PIC (光子積體電路) 與 EIC (電子積體電路) 進行 3D 堆疊，並結合背面 PIFO 與 TDV 結構，使訊號傳輸距離縮短、寄生電容降低約 85%、頻寬提升至 >100GHz，功耗降至 2-3 pJ/bit，**將原本可分離的光電元件整合為不可拆分系統**，且封裝後無法替換單一元件。
- 以 NVIDIA Quantum x800 Q3450 為例，其單機系統 BOM 達 66,940 美元；在高度整合的 CPO 架構下，若光學元件缺陷未於封裝前被篩除，將於封裝後直接導致整機報廢，放大單一失效所對應的系統層級損失；在此條件下，測試由終端驗證流程延伸為封裝前的必要篩選機制，以控管鉅額沉沒成本。

COUPE 以 SoIC 與 TDV 將 PIC 與 EIC 深度耦合




共封裝架構下光測試需求擴展至多節點



鍵合良率瓶頸進一步放大成本壓力，推動光測試成為良率控管關鍵

- 光模組量產經濟性由良率主導，Pluggable 架構之終端良率要求 >90%，但手動耦合實際僅 70–80%；當進入 CPO 時代，COUPE 異質整合難度進一步提升，使 Hybrid bonding 初期良率降至約 35%，成為當前主要製程瓶頸。
- 而報廢成本需由良品分攤，在 35% 的混合鍵合良率假設下，每顆光學引擎額外增加約 32 美元成本，單一良率損失即佔系統 BOM 約 50%，使成本結構對缺陷極度敏感，任何未被攔截的瑕疵都會在後段被放大。
- 因此，在高階光模組 (800G / 1.6T) 貼裝精度要求提升至 $\pm 3\mu\text{m}$ 的條件下，傳統後段檢驗已不足以控管品質，產線需仰賴自動化光電測試設備進行逐顆 KGD (良粒) 篩選，將良率管理由後段報廢處理轉為前段把關。


COUPE 異質整合難度大幅提升，Hybrid bonding 初期良率僅 35%



光組件價值隨整合趨穩，光測試承接新增爆發需求並嵌入全製造流程

- COUPE 將 GC (光柵耦合) 與 EC (端面耦合) 等光學功能整合進封裝架構，使光電轉換由外部元件轉為製程內建；而 FAU (光纖陣列) 價值亦隨整合程度提升被壓縮。以 Quantum x800 Q3450 為例，光引擎與 FAU 合計僅佔整體硬體價值約 11%，反映在系統成本由運算晶片與先進封裝主導下，光組件的價值占比難以隨系統升級同步放大。
- 相較之下，光測試在 Pluggable 架構下主要集中於模組端；而 CPO 導入後必須前移至晶圓與封裝，形成新增之跨製程需求。由於高階光測試仰賴專用設備，既有半導體測試設備無法直接覆用，測試平台需與晶圓廠、OSAT 的製程條件及校準機制深度整合，一旦導入即形成穩定協同關係，進而帶動設備需求持續擴張並建立長期競爭門檻。

光晶片測試由終端驗證擴展至全製造流程







Quantum x800 Q3450 BOM	數量	總價 (\$USD)	佔比
FAU	72	\$2,880	4%
1.6T 光引擎 (OE)	72	\$4,680	7%
Substrate Interposer	24	\$22,320	33%
Switch Chip	4	\$3,200	5%
ELS	18	\$6,300	9%
MPO 連接器、跳線	144	\$5,760	9%
Shuffle Box	1	\$3,000	4%
Others	-	\$18,800	29%
Total	-	\$66,940	100%


04

光測試流程

光測試隨 CPO 製程展開，流程可分為 Insertion 1-4 四階段



測試設備對應製程節點配置，新增需求推動供應鏈體系逐步成形



Insertion 1 : PIC Wafer Level Test 測試示意圖

測試項目：

Bandwidth：頻寬

Wavelength：波長

Bias Characteristics：偏壓特性

環形共振器 (ring resonator)

測試項目：

Wavelength：波長

SMSR：邊模抑制比

RIN：相對強度雜訊

測試項目：

Insertion Loss：插入損耗

Optical Return Loss：光回波損耗 / 光反射損耗

耦合器 (Coupler)

測試項目：

Responsivity：響應度

Bandwidth：頻寬

Dark Current：暗電流

光電二極管 (PD)

雷射 (Laser)

光調變器 (Modulator)

測試項目：

Bandwidth：頻寬

Wavelength：波長

光波導 (Waveguide)

耦合器 (Coupler)


光晶體 (crystal)

測試項目：

Insertion Loss：插入損耗

Optical Return Loss：光回波損耗 / 光反射損耗

光纖 (Fiber)




Insertion 1：PIC 於鍵合前需以光纖探針對準光柵耦合器進行測試

- EIC 晶圓級測試主要針對電路功能與電性表現進行驗證，整體流程與傳統半導體晶圓測試相近。
- PIC 晶圓級測試中的關鍵被動元件**光柵耦合器 (Grating Coupler)** 負責外部光源與晶片波導之間的光耦合，透過定位器與 V 型槽配置的光纖陣列 (FAU)，**將外部光源經 FAU 準確導入光柵耦合器進行**。最後透過光譜儀 (OSA) 等測試儀器測量輸出結果，其**耦合效率與插入損耗**將影響整體量測精度與結果。
- 其他元件如光波導、濾波器、環形共振器與分光器，同樣於光耦合後，透過檢測系統量測輸出光譜與功率變化，以分析其損耗、共振波長、頻寬、分波能力與元件表現。

光學探針輸入光源至光柵耦合器



利用 OSA 分析檢測項目



Insertion 1：光電整合檢測設備為新增設備投資主要來源

- 此階段測試主要驗證**光損耗**、**暗電流**與基本光電特性，提前篩選良品，**避免缺陷元件進入鍵合與封裝階段**才發現。
- 相較 EIC 沿用既有 CMOS 測試架構，PIC 測試流程則需包含光路對準與光訊號耦合，**也需整合光學與電學量測能力**。其中**雙面探針測試**對對準精度與穩定性要求極高，是前段新增設備投資的主要來源。
- 且 PIC 測試需在同一流程中完成電性接觸、光路對準與訊號量測，整體設備由 **Teradyne**、**Advantest** 主導 ATE，搭配 **Keysight Technologies** 提供量測能力，並結合 **ficonTEC**、**TEL** 之高精度光學探針台完成測試；台廠部分致茂正在切入 ATE 驗證中。

測試項目與指標

測試項目	測試內容	關鍵指標
光柵耦合器	入射光耦合至波導之效率與精準度	插入損耗
光波導	光訊號在傳輸過程中的衰減	光損耗
光電探測器 (PD)	無光條件下的漏電流測試	暗電流
光學響應	對不同波長光訊號反應能力	波長敏感度


測試設備與供應商

子設備	功能定位	主要供應商
ATE / Tester	測試流程控制與自動化	Teradyne、Advantest、 致茂 (驗證中)
測試儀器	提供光電訊號量測能力	Keysight、Advantest
探針台	晶圓接觸與高精度定位	ficonTEC、TEL、 旺矽 (驗證中)
光學對準模組	光路對準	FormFactor


Insertion 2 : EPIC Wafer Level Test 為鍵合後之雙面光電同測

- CPO 的核心價值在於光電協同，透過將 EIC 與 PIC 以 SolC 方式進行 Hybrid Bonding，實現高密度、高頻寬與低損耗的異質整合互連。
- 鍵合後 EPIC 需進行雙面晶圓測試，同時完成電性光學量測，確認鍵合後元件光電耦合效率、高精度對準能力以及訊號干擾等關鍵特性。
- 測試架構中，EPIC 由開槽式晶圓卡盤 (wafer chuck) 固定，提供穩定的支撐與對位。上方傳統探針卡接觸 EIC 的電性接點，進行訊號與電性量測。下方透過光纖光學探針耦合至 PIC 的光學介面，進行光訊號的輸入與輸出量測。

EIC 與 PIC 混合鍵合成 EPIC



探針卡 (上) 與光學探針 (下) 同時進行光電測試



Insertion 2：光電/電光轉換與訊號完整度為主要檢測目標

- EPIC 測試目的在於確認整合後是否能正常運作，**測試**重點集中在光與電的交界，包含**光電轉換 (E/O、O/E)**、**高速訊號傳輸品質與電性訊號完整度**，評估訊號在跨域傳輸過程中的衰減與失真，直接對應後續系統可用性。
- **以光調變器為例**，**測試時除導入光訊號外**，需施加電訊號改變電壓以評估其調變性能。設備需同時處理高速電訊號與精密光學對準，整合難度顯著提高。
- 設備系統由 Teradyne、Advantest 主導 ATE，搭配 Keysight Technologies 提供量測能力，並結合 ficonTEC 高精度探針台完成測試；台廠部分旺矽正在切入探針台驗證中。

測試項目與指標

測試項目	測試內容	關鍵指標
電光 / 光電轉換	訊號在電與光轉換效率	訊號品質
高速傳輸測試	112G/224G SerDes	訊號品質
光鏈路連通性	整體光路是否正常傳輸	系統可用性
S 參數測量	插入損耗、回波損耗	電性與訊號完整性
調變器	基本偏壓工作狀態測試	偏壓穩定度


測試設備與供應商

子設備	功能定位	主要供應商
ATE / Tester	測試流程控制自動化	Teradyne、Advantest、Keysight
探針台	晶圓接觸與定位	ficonTEC、TEL、旺矽（認證中）
光學對準模組	光路對準	ficonTEC


Insertion 2 後進行晶圓切割，精密對準與耦合為良率控管與量產關鍵

- EPIC 完成測試並切割為 die 後，需與 FAU / fiber / lens 進行精密對準與耦合。不同於傳統電子元件僅需焊盤接觸導通，光傳輸對位置偏差極為敏感，微小誤差即可能影響耦合效率、插入損耗與整體模組性能。
- CPO 的 OE 轉向無源耦合架構，先透過儀器建立高精度的標記與對位，再利用高精度貼片設備將光發射端與接收端貼裝至目標位置，並以 UV 膠完成固定，再進入下個測試階段驗證耦合效率與插入損耗。
- 該製程為 CPO 規模化生產的關鍵瓶頸之一，也使對準與耦合設備成為支撐良率穩定與量產爬坡的重要環節。供應鏈中，萬潤與 ADST 聚焦光耦合設備，高明鐵與駿河則切入 UV 固化膠材。

高精密對位為低損耗耦合關鍵




貼合與固化設備支撐耦合良率



Insertion 3：Wafer Level 轉變至 Die Level，驗證單一模組功能

- Insertion 3 的測試本質在於驗證 OE 中光纖陣列位元 (FAU)、光晶片 (PIC) 與電晶片 (EIC) 之間的整合運作。此階段由 Wafer level 轉變至 Die level，由驗證過光電耦合的 EPIC、進一步測試光電訊號傳輸能力。
- 測試流程上，首先需透過光學對位設備調整 FAU 位置，使其對準 PIC 的耦合結構；接著由雷射光源輸入光訊號，並量測輸出端光功率，計算插入損耗以評估耦合效率，以驗證光電傳輸品質與穩定性。

雷射光耦合後於晶片光電轉換後進入 Detector



對位與耦合為影響良率最關鍵的步驟

面向	對位 (Alignment)	耦合 (Coupling)
核心目的	將光纖與 PIC 精準對準	將光能有效導入波導並傳輸
操作方式	透過微調位置並以光功率回饋尋找最佳點	在對準基礎上實現光能進入並維持低損耗
關鍵指標	對位精度、通道一致性	插入損耗、耦合效率
設備	光學對準設備	光耦合機台

Insertion 3：台廠憑藉先進製程經驗自此切入光測試環節

- Insertion 3 的核心在於驗證光耦合能力與訊號傳輸品質，主要指標包括耦合效率、插入損耗、光功率穩定性與訊號完整性。前者反映光能否穩定且低損耗地導入光子晶片，後者則進一步確認光電整合後系統仍能維持良好傳輸品質，是影響整體性能與良率的關鍵。
- 在萬潤與 ADST 的光學對準耦合設備進行耦合後，以旺矽探針台完成電性接觸，致茂、Teradyne、Advantest 主導 ATE / Tester 進行高速訊號測試，完成光電的整合測試。最後使用汎銓與光焱之光通量檢測設備進行漏光偵測與精準定位。

測試項目與指標


測試項目	測試內容	關鍵指標
對位與接合	調整位置最大光輸入	對位精度
光耦合	量測輸入輸出光功率	插入損耗
光學迴路驗證	迴路傳輸訊號量測	傳輸完整性
光電整合測試	基本光電整合驗證	基本訊號完整性

測試設備與供應商

子設備	功能定位	主要供應商
ATE / Tester	高速訊號測試與流程控制	Teradyne、致茂 Advantest、ficontec
探針台	雙面晶圓接觸與定位	旺矽、ficontec
光學對準	光路對準	ficontec、致茂
光通量檢測	光學量測/漏光	汎銓、光焱

Insertion 4 : ASIC/CPO Final Test 測試 OE 及整體模組穩定性

- Insertion 4 為整個 Module 的 FT/SLT，**FT 為分別對 ASIC、OE、ASIC+OE 部分進行多次的 Die 的電性測試**，主要測試項目為光電轉換全迴路及熱穩定性。
- **SLT 為一次測試整體 Module**，用以驗證模組的傳輸性能，確認 ASIC 與 OE 模組間的連通 Loopback 迴路測試：光 / 電 / 光串接 驗證熱穩定性以及不同溫控時 OE 壓力穩定性測試，而 SLT **只需在系統中執行應用程式即可完成，不需使用耗材**，其成本與時間不隨晶片複雜度大幅增加，因而在**高複雜度晶片測試中展現更高的成本效益**。

測試階段	測試內容	功耗需求 (W)	並測數 (Site)	設備	溫控範圍 (°C)	Contact Force	示意圖
Insertion 4	ASIC + OE (O/E)	3000W	Single Site	ATE 測試機 + ATC Handler	25°C ~ 150°C	Dual force Control	
CPO FT	ASIC + OE (E/E)	2000W	Single Site		-55°C ~ 130°C	240 kg	
	ASIC (E/E)	1000W	Single/Dual/Quad		-55°C ~ 130°C	240kg	
	Optical Engine (E/E)	1000W	Dual Site		-55°C ~ 130°C	240kg	

Insertion 4：台廠主要切入 FT / SLT Handler

- Insertion 4 須採用 ATE、FT handler、SLT Handler 等機台，**ATE 廠商以外國廠為主**，包含 Teradyne、Advantest 等廠商。
- Handler 則以台廠為主**，包含致茂 SLT Handler 及鴻勁的 FT Handler。**其中致茂已獲得訂單，鴻勁則預計於 4Q26 驗證。**

Insertion 4 機台供應商整理

類別	廠商
ATE/Tester	KEYS、Artifex Engineering、Instrument Systems、Electron Test
FT Handler	鴻勁、致茂
SLT Handler	致茂、鴻勁

致茂 5860X 系列用於 Insertion 4 測試



量 × 價 × 時間 同步驅動，市場乘數效應擴張並具長期資本支出動能



- 在 AI 算力基礎設施高資本支出支撐下，光測試已從單純的驗證流程前移至製程早期線，且由於測試設備與製程高度綁定且需長時間調校驗證，客戶一旦導入即難以更換，成為少數同時受益於技術迭代與擴產剛需的增量市場。
- 在需求端，OE 數量隨系統頻寬快速提升，2026 年約對應 121.6 萬個需求，2027 年達 783.9 萬個、年增約 6.4 倍；272H 進一步導入scale-up 後，其對應 TAM 上看至 scale-out 的 10 倍，顯著帶動 Insertion 3 之設備需求。
- 在供給端，對準精度提升至次微米級，設備單站成本達數百萬美元；同時 Insertion2 顯著拉長測試時間至十數小時以上，在傳輸速率每 2-3 年翻倍的技術迭代下，設備需求同時來自產能補足與世代汰換，推動長期資本支出成長。

Scale out x Scale up 同步驅動 2027 OE 需求上看 703.35 萬顆

產品		ASIC*OE數	2026	2026 OE 需求	2027	2027 OE 需求
Spectrum-6-SN6800	Scale out	4*32=128	3,000 台	38.4w	21,000 台	268.8w
Spectrum-6-SN6810	Scale out	1*32=32	8,000 台	25.6w	42,000 台	134.4w
Quantum x800-Q3450	Scale out	4*18=72	8,000 台	57.6w	37,000 台	266.4w
Quantum x800 NV switch	Scale up	4.5 per rack	-	-	254,000 GPUs	114.3w
Total				121.6w		783.9w

05

個股推薦

萬潤 (6187.TW) 設備服務範圍從先進封裝延伸至光耦合及檢測

萬潤公司簡介

公司主要業務	PC/LED 設備、自動化設備、貼合設備、點膠設備、AOI 設備、機器人系列
1Q26 營收	1,411 新台幣百萬元
4/10 市值	86,193 新台幣百萬元
4/10 收盤價	974 元


萬潤簡明損益表

(百萬 NTD)	2025	2026F	2027F
營業收入	5,366	6,523	11,352
營業利益	1,610	2,086	3,796
稅後淨利	1,485	1,782	3,163
EPS(元)	15.46	18.55	32.92

成長動能

- 在 CoWoS 製程掌握約七成站點，隨台積電產能擴張，將迎來長期穩健的營收跳升。
- WMCM 製程、CoPoS 相關產能擴張，帶動營收成長。
- CPO 設備出貨，帶動 28 年營收佔比達 37%，驅動公司估值重評。


萬潤近六季營收占比




設備需求受惠 CoWoS、WMCM、CoPoS 產能擴張持續成長

- 目前萬潤設備在 **CoWoS 製程** 中佔約七成站點，其中底部填充劑點膠機和導熱界面材料 (TIM) 散熱器貼裝設備市場佔有近 100% 份額，公司預估每增加 1000 片 CoWoS 會貢獻 1.55 億營收。
- 出貨 **WMCM 製程** 中晶粒分選、晶粒翻轉、AOI 檢測等相關設備，預期隨 2027 年底月產能擴張至 70 k，貢獻大幅營收。
- 將於 2026 年開始試產並交付 **CoPoS 相關設備**，不再局限於 WoS 製程，擴大其可處理製程步驟，並在下一代先進封裝技術產能擴張中提高其經濟價值。

預期未來半導體先進封裝產能將持續跳升



WMCM 產能於 2027 年底達到 70 kwpm



切入光耦合及AOI 機台，CPO 設備成 CoWoS 外第二大成長引擎

- 光通訊測試在 Insertion 2~3 間須以對位與光柵耦合將 FAU 對準至 EIC / PIC，以最佳化光訊號傳輸，鑑於光學組裝中對位公差極為嚴苛且存在產能限制，對位與耦合設備重要性大幅提升。
- 萬潤預計於 2H26 開始出貨 FAU / 光耦合機，依據公司說法 2026 / 2027 分別出貨 20 / 250 台，此外 27 年持續驗證搭配光耦合機 1：1 出貨的 AOI 設備，帶來額外營收貢獻。
- CPO 營收占比預計將從 2026 年 13% 提升至 27/28 年 27%/37%，成為萬潤第二大成長引擎，隨光通占比提升將帶來估值重評。

萬潤 AOI 設備打造一站式整合



六面外觀檢查機



載板錫球檢查機



植晶後檢查機



晶圓點膠後檢查機

致茂 (2360.TW) 顯示器及電源測試起家，近年切入高階晶片測試

致茂公司簡介

公司主要業務	電力電子、電動車、半導體/IC、綠能電池及光電顯示等產業的檢測解決方案
1Q26 營收	11,859 新台幣百萬元
4/10 市值	759,062 新台幣百萬元
4/10 收盤價	1,785 元


致茂簡明損益表

(百萬 NTD)	2025	2026F	2027F
營業收入	28,311	45,495	61,797
營業利益	9,060	18,704	27,795
稅後淨利	11,692	15,855	23,228
EPS(元)	27.7	37.53	54.98

成長動能

- 受益於 CoWoS 擴產與晶片功耗提升，帶動 SLT 測試倍增及 Metrology 進入大廠供應鏈。
- AI 機櫃功率邁向 120kW+ 並導入 HVDC 與 BBU 架構，推升測試設備需求與 Content value。
- 主供 Insertion 3/4 測試且獲正式訂單，預計 2H26 出貨，2027 年貢獻約 50 億元營收，並有望延伸至規模更大的 GPU CPO 訂單。

致茂近六季營收占比



服務範圍從晶片量測到系統整機，AI 需求持續帶動業務成長

- 隨著 AI 晶片迭代升級，從 Blackwell 到 Rubin 系列，晶片功耗從 1000W 提升至2300W 帶動 SLT 機台需求並提升測試時長，ASP 成長 1.3 倍。加上 AMD MI 400 系列與 ASIC 訂單挹注，預估 2026 年 SLT 業務營收將年增 65%，貢獻整體營收達 25%。
- 致茂之 Metrology 設備預估在 2026 年逐步導入於國內晶圓代工廠/ OSAT 先進封裝之新建產線。預期 2026 年隨 CoWoS 新產能開出，Metrology 設備業務預估將年增 100%，整體營收貢獻達 5%。
- 其 Power Testing 設備在資料中心功率飆升的趨勢下 Content value 持續上升。除此之外 HVDC 與 BBU 架構之擴大導入亦帶來新的檢測機會與設計。未來更將受惠於台系電源大廠擴產帶動 2026 年 ATS 營收年增 81%。

台系電源供應廠積極布建 Power testing 產能

客戶	未來產能規劃
台達電	印度：為印度子公司投資約新台幣4.13億元 泰國：宣布約新台幣60億元資本支出 新加坡：購買價值約新台幣9億元的機器與設備
光寶科	預計至 2026 年整體產能將提升2.5倍，並計畫增加位於台灣、越南與中國大陸的廠房設施。


Nvidia 晶片 TDP 將提升至 2.3kw+

	2020	2022	2024	2025	2026	2027
NV GPU Architecture	Hopper 		Blackwell 	Blackwell/Ultra 	Rubin 	Rubin Ultra 
CPU+GPU Superchip	GH100	GH200	GB100/ GB200	GB200/ GB300	GB300/ VR200	VR300
GPU TDP	400W	700W	1000W	1400W	2300W	4500W
Testing time	0.8x	1x	1.5x	2x	2.5x	4x

多年光檢測技術基礎使致茂能快速滿足客戶需求，搶占 CPO 先機

- 目前在 Insertion 3~4 有近 100% 市占率，並已經取得正式的客戶採購訂單，且單一 insertion 的潛在營收規模即達數千萬元以上，CPO 機台亦為致茂 ASP 最高的產品線。
- 預估 2027 年客戶量產 8 萬片 CPO Switch 的情境下，致茂可出貨破百台設備，貢獻約 50 億台幣營收。
- 致茂投入光檢測已逾 10 年，在 800G 與 1.6T 可插拔光模組 Burn-in 測試中，致茂的市佔率高達 90%，憑深厚的技術信任讓客戶在轉向 CPO 時首選致茂。此外，如未來 GPU 於 2028 年開始小量導入 CPO 作為傳輸方式，致茂基於 CPO Switch 之成功經驗亦有望拿下美系客戶 GPU CPO 測試之訂單，預期其設備需求規模將大於 CPO Switch。

致茂主要貢獻營收之 CPO Tester 主要用於後段測試 (圖右下)



06

結論

隨光互連滲透與 CPO 導入，測試由終端驗證擴展嵌入全製造流程

光測試興起

- 於中長距離傳輸與 800G/1.6T 條件下，銅互連受限功耗與訊號衰減，驅動光互連架構加速導入。
- COUPE 光電異質整合之低鍵合良率放大報廢成本，推動光測試成為良率與成本控管關鍵環節。
- CPO 導入帶動光測試前移至晶圓與封裝，由終端驗證擴展嵌入全製造流程，為新增跨製程剛需。
- 2027 年 OE 需求達 783.9 萬顆 (年增 6.4 倍)，在量×價×時間乘數效應下，光測試具極高成長引擎。

光測試流程

- Insertion 1 : PIC Wafer Level Test。於 PIC 鍵合前進行基礎光學探測，篩檢異質整合前之裸粒性能。
- Insertion 2 : EPIC Wafer Level Test。於 EPIC 鍵合後、晶圓切割前，檢測光電轉換與訊號完整性。
- Insertion 3 : OE Die Level Test。於晶圓切割後、系統封裝前，檢測 OE 與 FAU 整合後之功能運作。
- Insertion 4 : FT/SLT Package Level Test。於 ASIC 與 OE 系統封裝後，進行整機光電相容性驗證。

個股推薦

- 萬潤 (6187.TW)：切入 CPO 光耦合與 FAU 貼合設備，可提供優於主要競爭對手的 UPH 效能，掌握 Insertion 2-3 間關鍵瓶頸環節；預期 3Q26 CPO 耦合業務將實現營收貢獻，為未來主要成長動能。
- 致茂 (2360.TW)：主導 Insertion 3/4 高價值測試，具奈米級光學對準與高功耗 SLT 能力，並以整合式測試平台 (ATE + 對位 + 量測) 切入供應鏈，為最直接受惠 CPO CapEx 擴張之標的。

07

附錄

主要設備商布局完成，光測試進入量產導入階段

供應商	光測試設備	設備說明	設備型號	量產進程	Insertion			
					1	2	3	4
Teradyne	ATE	搭配 ficonTEC 探針台	Photon 100	2026 小量生產 (20台) 2027 放量 (~100台)				
Advantest	ATE	搭配 Form/旺矽探針台	V93000	開發中				
致茂	ATE (1驗證中)、光學對準 測試機底座 SLT/FT Handler	整合式光電測試平台	光引擎 587XX CPO Switch 5860X	2H26 小量生產 2027 放量 (>100 台)				
Keysight	高速量測儀器 (BERT/Scope)	通用於各階段1.6T 高速 光收發模組	示波器 N1032 誤碼儀 8050A	穩定出貨				
finconTEC	探針台、光學對準	搭配 Teradyne ATE	—	已放量 (在手~100 台)				
Formfactor	探針台、光學對準	搭配 Advantest ATE	TS3000	2026 試產 2027 放量				
旺矽	探針台 (12驗證中)	搭配 Advantest ATE	—	2Q26 出驗證結果				
萬潤	光耦合設備 (23間)	負責光纖與光晶片對準	—	3Q26 交貨				
光焱	光通量檢測	可搭載 Form/旺矽 載台	NightJar	3Q25 出貨				
汎銓	光通量檢測	可搭載 Form/旺矽 載台	MSS HG	4Q26 展機 2027放量				
鴻勁	FT Handler、光學對準	具 3000W 水冷板溫控	—	4Q26 驗證光電同測				


05-1

光測試設備

ATE 透過次毫秒級光電同步檢測，確保高速傳輸與訊號完整性

- ATE 是一套結合精密軟硬體的巨型測試系統。在老化前後透過對待測晶片 (DUT) 發送極高速的電壓、電流或光訊號，於老化前後執行上電、功耗、電壓電流及收發通路等功能性測試並接收晶片回傳的結果進行邏輯比對，藉此在毫秒級的時間內，判定晶片功能是否正常、有無漏電瑕疵。
- 相較傳統純數位 ATE，矽光子 ATE 需克服次毫秒級的光電訊號同步與極高頻（如 112G/224G）阻抗匹配。ATE 能支援高並發測試與標準化判定，直接影響產線節拍與良率控制，另外高度客製化的擴充板卡與專利軟體生態系（JAVA / VBA）綁定了工程師習慣，形成極高的客戶轉換成本與技術壁壘。

ATE測試流程概覽




Advantest V93000

Teradyne Photon 100

老化測試機藉由主動溫控，落實極端環境下之 CPO 穩定性驗證

- 老化測試機是一套結合高功率電源管理與精密環境溫控的壓力驗證系統。它透過將待測晶片 (DUT) 置於極端高溫與高電壓環境下持續運行數小時至數天，利用加速老化機制誘發晶片內部的潛在製造缺陷（如薄膜雜質、金屬線路微裂），從而在出貨前精準篩除不良品，並透過動態監控模式捕捉瞬時電性異常，確保產品的長期可靠性。
- 相較於傳統電晶片老化，矽光子老化機需整合主動熱控制 (ATC) 技術與精密的偏置電流監控，防止光模組在壓力測試中因過熱導致波長偏移或雷射永久受損。老化測試支援超大規模的平行測試（一次數千顆晶片），此外，耐高溫老化板 (BIB) 的客製化設計與高穩定度供電技術，構成了設備商在可靠性工程領域的核心技術護城與市場防禦力。

廠商	主要技術
Aehr(US)	晶圓級預燒與矽光子元件的量產篩選
Advantest(JP)	嘗試將 ATE 的測試功能整合進老化機，實現邊烤邊測。
Chroma (TW)	強項在於單顆晶片主動控溫 (ATC)。
KYEC(TW)	動態監控室預燒爐，自製機台擁有主動控溫系統



光測試儀器透過採樣與誤碼分析，檢驗光模組傳輸品質與規格上限

- 光模組測試大致分為發射端 (Tx) 與接收端 (Rx)。Tx 端主要看眼圖、抖動與 TDECQ 等訊號品質；Rx 端則以誤碼率 (BER) 與接收靈敏度為主，實際反映整體通訊是否穩定可用。
- 關鍵設備集中在採樣示波器與誤碼分析儀 (BERT)。示波器的通道帶寬決定可解析的訊號頻率範圍，誤碼分析儀的單通道傳輸速率則對應可驗證的最高波特率；兩者界定測試系統能覆蓋的規格上限。
- 超高速 DAC/ADC、低抖動時鐘與訊號完整性控制要求提高，為升級主要門檻。高階市場仍由 Keysight、Anritsu 主導，其中 Keysight 在誤碼分析與高頻示波器明顯領先；光學對準與自動化測試設備則由 ficonTEC 掌握。

光模組測試儀器整理

發射/接收端	測試目的	檢測儀器	檢測指標
發射端 (Tx)	訊號與調變品質	採樣示波器(Keysight)、時脈恢復單元 (Keysight)	眼圖、抖動、TDECQ
	光譜與功率特性	光頻譜分析儀 (OSA)、光功率計、波長計(HighFinesse)	中心波長、光譜寬度、輸出光功率
接收端 (Rx)	靈敏度與誤碼測試	誤碼分析儀(Keysight)	誤碼率、接收靈敏度、抖動容忍度
	系統級通訊驗證	網路測試儀	乙太網流量測試、系統誤碼驗證

雙面光電晶圓探針台搭載六軸定位系統將測試介面精準對準DUT

- 光電晶圓探針台為雙面設計，能同時對PIC/OE上的元件進行電性與光學測試。設備會從上方以電性探針卡 (Probe Card) 接觸Pad, 再利用光纖探針精準對準晶片的光柵或邊緣耦合器進行測試。
- 光纖與元件對接角度偏差不可超過 $100\text{ }\mu\text{rad}$ (約為 0.0057°)，否則可能造成數dB的訊號損耗，因此探針台需搭配六軸光學對準系統 (Optics Alignment Stage)，比起傳統探針台僅能x-y-z方向位移，新增俯仰、偏轉與旋轉的角度調整，以精確校正微小的空間傾角。
- 機台也須具備嚴格的溫控機制，以克服晶圓受熱膨脹所產生的熱漂移。

六軸定位引擎將光纖探針精準對準光學元件



光電晶圓探針台採雙面結構




探針台在測試維度從純電跨至光電同測後精度與價值上升

		insertion1		insertion2	insertion3
測試對象		EIC	PIC wafer	EPIC	OE (die level)
電探針	測試方式	從頂對準EIC pad	從頂對準PIC pad	從底對準EIC	
	單卡針數	最高約17,500			
光探針	測試方式		從底對準PIC GC	從底對準PIC GC	從頂/側對準GC/EG
	耦合方式		表面耦合		表面/邊緣耦合
探針台	對準控制	X、Y、Z 三軸位移	四軸晶圓載台 + 六軸定位引擎		
	對準精度	數十微米	亞微米級		
	載台設計	平面實心真空吸盤	鏤空/槽式吸盤，提供底部光路通道		
	ASP	62萬美元	320萬美元		


自動光學檢測 (AOI) 以立體檢測技術確保光模塊關鍵製程良率

- 自動光學檢測 (AOI) 透過「光學成像 - 影像處理 - 演算法判定」流程，將反射光訊號轉換為數位影像，並經灰度化、特徵比對與缺陷分類，自動完成判定與分選，在擴產與海外布局下成為維持良率的必要設備。
- 分佈於製程多個關鍵節點，包括 PCB 來料、貼片、引線鍵合與光耦合後，對應基板缺陷、貼裝精度、金線連接與光學對準品質；由於光模組缺陷多為微小位移或偏差，需在各工序即時攔截，避免缺陷累積至後段造成高價值報廢。
- 相較傳統 SMT AOI，光模塊 AOI 需結合多倍率鏡頭與正側視檢測，以支援微小器件與立體結構；同時在高精度條件下仍需維持產線節拍，對影像解析度、定位精度與演算法穩定性提出更高要求，形成主要技術門檻。

AOI 應用場景



透過光學成像實現自動化缺陷識別



ATC Handler導入光學對位平台與外置雷射光實現光電同測

- 分類機 (Handler) 將待測晶片從托盤搬運至測試座 (Socket) , ATE / 光測試儀器發送並回傳測試訊號後根據結果進行分類 , 搭載主動溫控設備 ATC (Active Thermal Control) 便能在測試過程中即時監控並動態調整晶片表面溫度 , 確保晶片在高功率運作時的熱穩定性。
- CPO測試確度需達 1 微米 (μm) , 遠超傳統機台約 10 微米的公差 , 且需嚴格管控溫度避免損害敏感光學元件 , 目前光學對準耗時長達 1 分鐘 , 對於以測試時長定價的IC測試流程造成昂貴時間成本
- 光電同測的ATC Handler 新機台將包含Optical alignment stage將光纖與OE精密對位 , 並加入外置雷射源以及OE跟ASIC的水冷板

	Hon Precision FT Handler	Hon Precision SLT Handler	Chroma FT/SLT Handler
application	OE / ASIC	OE / OE + ASIC	OE / OE + ASIC
site	Single/Dual/Quad	Single/Dual	Single
package size (mm)	55x55 (dual) 110x110 (Single)	55x55 (dual) 110x110 (Single)	2x2 - 120x120
Contact force (kg)	240	240	450
Temp.	-55°C ~ 130°C	25°C ~ 150°C	-40°C~ 150°C


分類機搭載主動溫控系統ATC



光耦合機透過六軸主動對準，落實 CPO 晶片奈米級光路連接

- 光耦合機其核心任務是透過六軸主動對準 (Active Alignment)，透過雷射掃描與功率即時回饋，在次微米等級的精度下尋找傳輸損耗最低點，並利用 UV 膠合技術在極短時間內完成固化定型，將 FAU 和 PIC 進行對接。
- 韓國廠商 ADST 憑藉其深厚的自動化對位背景，掌握了領先全球的 4CH/8CH 多通道平衡對準，能在大規模生產中維持極高的耦合精度，同時能整機自動化、也可整合前方自動化設備。是目前光耦合機主要供應商。

ADST 光纖陣列主動式耦合貼裝設備



萬潤光纖陣列主動式耦合貼裝設備

部件	功能
六軸精密運動平台	X/Y/Z 直線軸奈米級移動、Rx/Ry/Rz 三個旋轉軸的秒級角度微調，解析度最高可達 10nm 級，能全方位調整器件的位置和光軸角度
光電實時監測系統	能毫秒級讀取當前耦合的光功率數值，找到光功率最大、損耗最低的最佳耦合點。
原位固化系統	對準完成後瞬間完成位置鎖定、避免位移。主流固化單元：UV紫外燈（適配UV膠固化）/ 激光焊接頭