

DIGITIMES 著作權特別聲明

- 本活動講師簡報內容，部分引用、整理或改編自第三方研究機構及公開研究報告（包含但不限於外資研究與證券研究機構之研究成果），其相關著作權、智慧財產權及其他權利，均屬原權利人所有。
- 除依法得為合理引用之情形外，未經原權利人及 DIGITIMES 事前書面同意，任何人不得以任何形式（包括但不限於重製、轉載、改作、散布、公開傳輸、商業使用或提供第三人使用）。
- 如有違反前述規定者，DIGITIMES 將依法追究其相關法律責任。
 - 第 91 條
 - 擅自以重製之方法侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣七十五萬元以下罰金。
 - 意圖銷售或出租而擅自以重製之方法侵害他人之著作財產權者，處六月以上五年以下有期徒刑，得併科新臺幣二十萬元以上二百萬元以下罰金。
 - 第 91-1 條
 - 擅自以移轉所有權之方法散布著作原件或其重製物而侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣五十萬元以下罰金。
 - 明知係侵害著作財產權之重製物而散布或意圖散布而公開陳列或持有者，處三年以下有期徒刑，得併科新臺幣七萬元以上七十五萬元以下罰金。
 - 第 92 條
 - 擅自以公開口述、公開播送、公開上映、公開演出、公開傳輸、公開展示、改作、編輯、出租之方法侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣七十五萬元以下罰金。

AI ON CHIPS

半導體產業前瞻趨勢論壇



AI趨勢下扇外型面板級 封裝技術機會與挑戰

楊仁杰 Jason Yang

DIGITIMES 分析師



CONTENT

- 01 AI趨勢下封裝面積增加帶動FOPLP需求
- 02 FOPLP技術進展與障礙
- 03 主要業者推進FOPLP近況與未來展望
- 04 結語

Key Takeaways

AI需求帶動FOPLP技術發展

- 算力提升帶動封裝面積增加，現行12吋晶圓切割效率將大幅降低，改用方形基板勢在必行。
- 主要業者初期基於自身既有設備設定基板尺寸，將隨封裝面積持續增加提升至邊長600mm以上。

FOPLP技術障礙與進展

- FOPLP技術障礙的3個層次：布線精細度、基板翹曲與玻璃通孔(TGV)製程良率。
- 布線精細度技術障礙主要發生於面板廠。
- 基板面積、熱膨脹係數與製程溫控為影響翹曲主要因素。
- 以玻璃基板做為中介層需TGV技術，良率控制現階段面臨較大困難。


主要廠商近況與展望

- 台廠在FOPLP技術發展現據領先地位。
- 美商英特爾雖起步較早，但面臨玻璃基板加工障礙。
- 日廠在政府支持下加速發展。
- 韓廠透過集團內部整合發展。

AI趨勢下封裝面積增加 帶動FOPLP需求




封裝面積隨算力需求增加 化圓為方將提升封裝效率



資料來源：各廠商・DIGITIMES整理・2026/8

主要廠商技術基底不一 技術內涵亦有所不同

	技術基底	發展動機	初期規格	發展方向
晶圓廠 (CoPoS)	CoWoS - 以矽晶圓為中介層 - 以矽通孔傳輸訊號	封裝尺寸提升 以方代圓增加 封裝效率	- 接近12吋晶圓的 310mmx310mm - 逐步引進玻璃基板	- 以玻璃通孔取代矽通孔 - 封裝尺寸提升將使基板尺寸持續擴大
封測廠 面板廠 (FOPLP)	以RDL層取代 矽中介層	善用舊有設備 提升附加 價值	舊有設備尺寸 510mmx515mm或 620mmx750mm	




DIE
Si interposer/TSV
PCB substrate



DIE
RDL interposer
PCB substrate

資料來源：DIGITIMES · 2026/8

主要業者因設備活用考量 對玻璃基板尺寸態度不一



優勢

- 無塵室與曝光機台皆可沿用。

課題

- 基板尺寸規格未統一。
- 廠商對大尺寸方形玻璃基板處理能力不一。
- 翹曲與良率問題有待克服。


資料來源：DIGITIMES · 2026/8

日月光考慮與台積電合作關係微調其玻璃基板尺寸


日月光FOPLP

玻璃基板原訂規畫



12" Si Wafer
以光罩尺寸
5.5倍為例



300mmx300mm
封裝片數較12吋
晶圓提升78%




600mmx600mm
不更動設備參數，
封裝片數比小尺寸
玻璃基板增為4倍。



600mmx600mm
善用玻璃基板面積，
封裝片數再度提升
12.5%。

因應台積電需求
日月光微調玻璃
基板尺寸



310mmx310mm
• 面積僅增6.8%
• 5.5x封裝片數未增加




?

未來是否擴為
620mmx620mm
尚不明朗。

資料來源：日月光・DIGITIMES整理・2026/8

大尺寸玻璃基板需克服較大技術障礙 但小尺寸基板終將不敷使用



基板尺寸	9X封裝尺寸	Tesla Dojo 3
310mmx310mm	- 封裝片數：9 - 切割效率：75.9%	- 封裝片數：1 - 切割效率：41.6%
510mmx515mm	- 封裝片數：25 - 切割效率：77.1%	- 封裝片數：4 - 切割效率：60.9%
620mmx750mm	- 封裝片數：48 - 切割效率：83.6%	- 封裝片數：9 - 切割效率：77.4%

光罩尺寸倍率9倍 Tesla Dojo 3
封裝尺寸達200mmx200mm

資料來源：DIGITIMES · 2026/8

封裝面積增加為先進封裝引進玻璃基板主要動力 克服基板翹曲及玻璃通孔良率為發展關鍵

FOPLP技術發展構面、發展近況與展望

構面	特性	近況與展望
基板尺寸	- 廠商初期以適配舊有設備為決定基板尺寸標準。 - 算力需求推升封裝尺寸，將連帶擴大基板尺寸。	- 初期各廠商沿用舊有設備尺寸以降低成本。 - 未來封裝尺寸將持續增加，基板邊長將提升至600mm以上。
技術進展	- 初期玻璃基板僅做封裝載板之用。 - 長遠將以玻璃基板作為中介層。	- 封裝載板將於製程中剝離。 - 玻璃通孔良率為玻璃中介層主要障礙。
設備支援性	基板尺寸未統一，設備商支援能力影響廠商量產時程。	設備商需改善對較大尺寸玻璃的支援。

資料來源：DIGITIMES · 2026/8

FOPLP技術進展與障礙



FOPLP技術障礙的三大主要層面

線寬線距微縮

- 因應AI算力需求，線寬線距需在2微米以下。
- 面板廠因顯示面板的線路微縮要求相對較低，技術障礙高於晶圓廠及封測廠。

基板製程翹曲


- 影響翹曲因素包括基板材料特性、線路與晶片堆疊設計、以及製程溫度控制。
- 影響翹曲的基板材料特性主要包括尺寸與熱膨脹係數。

TGV製程良率

- 因玻璃不導電，TGV技術為引進玻璃中介層必要條件。
- TGV製程主要良率損耗包括裂紋、通孔均勻度、及銅柱附著力。

重布線層為FOPLP中介層材料主流技術

高階產品將增加矽橋以提升傳輸速度



技術方案	CoWoS-L	FOCoS-Bridge
主導廠商	台積電	日月光
技術內涵	以重布線層取代矽做為中介層，並增加矽橋連接晶片之間。	在原FOPLP重布線層中介層下，增加矽橋與銅柱連接晶片之間。
說明	台積電導入重布線層以降低成本，但因傳輸速度需求而增加矽橋。	日月光導入先進封裝同時即引進重布線層，但因傳輸速度需求而增加成本較高的矽橋。



資料來源：台積電、日月光，DIGITIMES整理，2026/8

細微線路製備為後進業者主要障礙 但已逐步克服

業者別	技術基底	技術近況	未來發展	說明
晶圓廠 (以台積電為例)	CoWoS-R/L 線寬線距：2微米	CoPoS樣品 線寬線距：2微米	未來線寬線距將縮至1微米	- 改變材質不影響線寬線距。 - AI處理器算力提升，對線寬線距要求將持續趨嚴。
封測廠 (以日月光為例)	FOCoS-CF 線寬線距：2微米	FOCoS-CL 線寬線距：2微米 FOCoS-Bridge 線寬線距：10微米	FOCoS-Bridge 線寬線距縮減至5微米乃至更小。	- 線寬線距一般與晶圓廠同等級。 - 線寬線距標準將因導入矽橋降低。
面板廠 (以群創為例)	Chip-First 線寬線距：10微米	Chip-Last樣品 線寬線距：4~5微米	Chip-First線寬線距以5微米為目標，Chip-Last以2微米為目標。	- 面板廠細微線路製備能力不如半導體廠。 - 持續改進中。

資料來源：各廠商・DIGITIMES整理・2026/8

基板材料與矽晶圓和RDL材質的熱膨脹係數匹配 亦為改善翹曲關鍵因素




製程A：互連晶片模封
製程B：RDL製作
製程C：主晶片接合
製程D：主晶片模封

資料來源：康寧，DIGITIMES整理，2026/8

應力平衡膜為改善翹曲問題利器

工研院與台廠山太士研發應力平衡膜



- 晶片在基板上的排列及RDL線路設計影響製程應力，應力不均為翹曲主因。
- 玻璃基板和晶片、構成RDL的金屬層和介電層熱膨脹係數皆有差異，亦將導致翹曲。
- 在製程中貼附應力平衡膜，有助於改善翹曲。

樣品線寬線距：3微米
RDL層數：7層
玻璃基板尺寸：370mmx470mm
中介層尺寸：100mmx100mm
基板翹曲：< 0.3mm

資料來源：工研院、山太士，2026/8


鑽孔填銅製程良率仍是邁向玻璃中介層主要障礙

雷射改質

濕式蝕刻

銅種子層濺鍍

銅柱製作



- 玻璃為透明材質，不易吸收雷射能量，故不採雷射直接鑽孔，以防粉塵、表面不均與應力裂紋。
- 先以雷射照射使玻璃鍵結重組，再予以濕式蝕刻。
- 因玻璃不易直接鍍膜，先行濺鍍一層厚度為0.5微米的銅膜，稱銅種子層。
- 銅種子層厚度是否均勻，影響銅柱附著力。

資料來源：東捷，DIGITIMES整理，2026/8

揖斐電將TGV製程量產時程設定於2030年 但部分業者對提前量產仍存信心

業者	2025年以前	2026~2027(e)	2028以後(f)	達標機會
揖斐電	- 原即為台積電和英特爾最主要封裝基板合作夥伴。 2023年開始研發玻璃基板及TGV技術。	2026年，投資約5,000億日圓於既有工廠設置先進封裝基板產能，預計2027年量產。	以2030年量產TGV技術為目標。	★★★★★
Samco	2024年啟動玻璃基板試做。 2025年與住友化學成立合資公司。	2026年，中介層技術發展轉由SDC負責，但難度較高的TGV擬外購。	以2028年量產為目標。	★★★
LG Innotek	2025年啟動玻璃基板試做。	2026年，TGV技術發展轉由LGD負責。	以2028~2030年量產為目標。	★★
DNP	2023年TSV樣品推出。 2025年TSV啟動試產。	2026年，試產線開始送樣。	以2028年量產玻璃基板為目標。	★★

資料來源：各廠商・DIGITIMES整理・2026/8

主要業者推進FOPLP 近況與未來展望



主要業者領域別、區域別FOPLP發展近況與展望

區域別	發展近況	未來展望	2026 → 2030強弱
台系	FOPLP及CoWoS技術已量產，由矽中介層過渡至RDL中介層搭配矽橋。	發展CoPoS技術，將循序漸進，從純玻璃載板進階到基於TGV技術的玻璃中介層。	★★★★★ → ★★★★★
美系	矽基EMIB已量產，全球市佔率僅次於台積電。	因EMIB技術基於有機載板精密加工，轉向玻璃載板門檻較高。	★★★★ → ★★★
日系	政府為供應鏈安全而推進自有2nm晶圓廠，並促成面板廠與封測廠的合作；上游零組件廠積極發展玻璃載板及TGV技術。	- 隨退役的面板世代提升，持續擴大CoPoS玻璃基板尺寸。 - 持續向TGV及1.4nm晶圓擴展。	★ → ★★★
韓系	透過集團分工，研發玻璃載板、TGV和封裝技術。	僅三星具晶圓代工產能，上游業者將承擔零組件供應商角色。	★★ → ★★

資料來源：DIGITIMES · 2026/8

封測廠、面板廠及晶圓廠技術發展進度及差異

領域別	2025以前	2026~2027(e)	2028以後(f)
封測廠 (以日月光為例)	2022年發表FoCOS技術	- 因應台積電需求，微調基板尺寸。 - 全自動試產線已啟用，預計2027年量產。	現階段發表技術仍以TSV矽橋連接為主，並將與宸鴻合作發展TGV。
面板廠 (以群創為例)	2025年開始量產Chip-First(採用金屬基板)	2026年推出RDL-First樣品(採用玻璃基板)，預計次年量產。 - 和台積電針對TGV技術進行合作。	以2028年量產TGV技術為目標，但2030年較有機會量產。
晶圓廠 (以台積電為例)	2024年開始量產CoWoS-L	2026年，龍潭CoPoS試驗線開始生產。 - 在台灣嘉義及美國亞利桑那，同步興建CoPoS產能。	2028年，CoPoS量產初期，玻璃基板將僅做為載板之用。 - 採TGV的CoPoS技術將於2030年正式量產。

資料來源：各廠商・DIGITIMES整理・2026/8

台系業者發展進度較快 封測廠與面板廠發展自有技術 並積極打入台積電供應鏈或與台積電技術合作

台系業者FOPLP發展策略

晶圓廠

既有封裝技術

- 台積電CoWoS技術已成熟
- 台積電玻璃載板試驗線已啟動

↑ 可供晶圓廠先進封裝後段製程

封測廠
面板廠

- 主要廠商皆已量產基於RDL中介層FOPLP技術
- 未來改進點在線寬線距與良率

進階封裝技術

- 台積電預計2028年量產玻璃載板技術。

↓ 部分TSV半成品由二線晶圓廠生產

- 日月光引進矽橋，力成採用互連晶片，皆基於TSV技術。

TGV

- 晶圓廠初期技術不足，需與基板廠、面板廠合作或外購。


↑ 可與晶圓廠合作或作為上游供應商

- 對玻璃製程較熟的面板廠相對較易克服TGV技術障礙。

資料來源：各廠商・DIGITIMES整理・2026/8

英特爾起步雖早但載板加工製程複雜 玻璃載板量產時程將約與台積電TGV技術同時

英特爾與台積電在先進製程與封裝技術的競逐



資料來源：英特爾・DIGITIMES整理・2026/8

日本政府成立Rapidus並促成AOI電子攜手夏普 積極推進先進製程與封裝技術以提升供應鏈安全

日本政府主導下的FOPLP發展策略

業者別	基板	發展現況	未來展望
Rapidus	600mmx600mm	2026年，CoPoS試驗線啟動。	• 大尺寸基板翹曲問題，透過挖角夏普人員協助克服。 • 2027年2奈米晶圓廠將量產，預計2028年玻璃載板量產。 • 短期內將維持玻璃載板及RDL中介層製程。
AOI電子+夏普	• 短期：550mmx650mm玻璃基板(3代線) • 中期：680mmx880mm玻璃基板(4代線) • 長期：730mmx920mm玻璃基板(4.5代線)	• AOI電子已具CoWoS生產能力。 • AOI電子現階段國際產業地位不足。	• 夏普讓渡廠房、設備與人員，使AOI電子升級至CoPoS。 • 3代線預計2027年量產。

資料來源：各廠商・DIGITIMES整理・2026/8

南韓雙雄力圖透過集團整合發展FOPLP事業

南韓雙雄FOPLP發展策略

業者布局

發展內容與時程

玻璃載板	- 南韓雙雄皆由旗下載板業者負責。 - 三星電機選擇與住友化學合作。	- 樂金採510mmx515mm。 - 三星採較小的415mmx510mm。 - 南韓雙雄皆以2028年量產為目標。
玻璃中介層	- 南韓雙雄皆於2026年方將玻璃中介層事業移交旗下面板業者負責。 - 三星選擇外購TGV玻璃。	南韓雙雄皆將玻璃中介層量產時間訂於2028年。
晶圓代工	僅三星電子擁有晶圓代工事業。	- 三星電子尚未確定採玻璃基板先進封裝量產時程。 - 樂金以零組件供應商自我定位。

資料來源：各廠商・DIGITIMES整理・2026/8

結語



AI算力需求促升FOPLP發展

TGV技術障礙突破為邁向成熟關鍵

需求與課題

基板尺寸

- AI算力推升封裝尺寸，產生化圓為方需求，尺寸將持續擴大。
- 矽中介層尺寸受限光罩，且翹曲、破裂機率亦隨尺寸提升。

材料與設備特性

- RDL中介層傳輸速度不足，現以矽橋連接，將向玻璃中介層發展。
- 業者需與玻璃基板廠共同合作，客製熱膨脹係數，以改善翹曲。
- 製程中應力不均亦為翹曲主因，晶片排列與線路設計皆需改良。

近況與展望

技術發展

- 以玻璃基板純做載板的FOPLP技術已量產，持續提升產能與良率。
- 基於TGV技術的玻璃中介層將於2030年量產，為FOPLP成熟關鍵。

業者策略

- 台廠在FOPLP供應鏈具領先地位，美日韓系業者各有追趕策略。
- 英特爾須突破玻璃加工瓶頸，日廠由政府主導發展，韓廠採集團整合。

資料來源：DIGITIMES · 2026/8

Thank You

