

AI推論時代： 2027年雲端運算平台的 量變與質變

翁書婷 Stella Weng

DIGITIMES 分析師



DIGITIMES 著作權特別聲明

- 本活動講師簡報內容，部分引用、整理或改編自第三方研究機構及公開研究報告（包含但不限於外資研究與證券研究機構之研究成果），其相關著作權、智慧財產權及其他權利，均屬原權利人所有。
- 除依法得為合理引用之情形外，未經原權利人及 DIGITIMES 事前書面同意，任何人不得以任何形式（包括但不限於重製、轉載、改作、散布、公開傳輸、商業使用或提供第三人使用）。
- 如有違反前述規定者，DIGITIMES 將依法追究其相關法律責任。
 - 第 91 條
 - 擅自以重製之方法侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣七十五萬元以下罰金。
 - 意圖銷售或出租而擅自以重製之方法侵害他人之著作財產權者，處六月以上五年以下有期徒刑，得併科新臺幣二十萬元以上二百萬元以下罰金。
 - 第 91-1 條
 - 擅自以移轉所有權之方法散布著作原件或其重製物而侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣五十萬元以下罰金。
 - 明知係侵害著作財產權之重製物而散布或意圖散布而公開陳列或持有者，處三年以下有期徒刑，得併科新臺幣七萬元以上七十五萬元以下罰金。
 - 第 92 條
 - 擅自以公開口述、公開播送、公開上映、公開演出、公開傳輸、公開展示、改作、編輯、出租之方法侵害他人之著作財產權者，處三年以下有期徒刑、拘役，或科或併科新臺幣七十五萬元以下罰金。

CONTENT

- 01 量變：
ASIC加速器與伺服器CPU擴張
- 02 質變：
AI加速器記憶體架構創新
- 03 結語

量變： ASIC加速器與伺服器CPU擴張




ASIC加速器出貨量翻倍



2027年ASIC出貨量年增110.9% 出貨量首度超越GPU

2023~2027年高階雲端AI加速器出貨量變化與預測




資料來源：DIGITIMES · 2026/8

2027年NVIDIA年增降至18.2% Google與AMD出貨翻倍

2025~2027年高階雲端AI加速器主要業者出貨量變化與預測

單位：千顆





資料來源：DIGITIMES · 2026/8

2027年Google TPU出貨量估逾800萬顆 出貨量仍受供應鏈瓶頸限制

2023~2027年Google TPU
出貨量變化與預測

2027年Google TPU型號佔比預測

單位：千顆



資料來源：DIGITIMES · 2026/8


伺服器CPU出貨動能轉強



Agentic AI帶動全球伺服器CPU出貨年增45.7% 通用型CPU貢獻近七成增量

2025~2027年全球伺服器CPU
出貨量變化與預測


單位：百萬顆



2025~2027年全球伺服器CPU
各類別出貨量變化與預測

■ 通用型伺服器所需CPU ■ AI伺服器所需CPU

單位：百萬顆




資料來源：DIGITIMES · 2026/8

2027年Intel維持伺服器CPU龍頭 AMD與NVIDIA分居第二、三大業者

2025~2027年全球伺服器CPU各業者出貨量變化與預測

單位：百萬顆




資料來源：DIGITIMES · 2026/8


2027年Arm架構伺服器CPU佔比將升至33.8%

前三大業者合計佔比近8成

2025~2027年x86與Arm架構
伺服器CPU出貨佔比變化與預測



2027年Arm架構伺服器CPU
各業者出貨佔比預測



資料來源：DIGITIMES · 2026/8

質變： AI加速器記憶體架構創新




為何AI加速器記憶體創新如此重要？

Decode階段的主要硬體瓶頸在於記憶體

因素一：硬體供給面：

AI加速器中**記憶體頻寬**的提升速度落後於
算力成長速度



以NVIDIA GPU為例，2012~2022年間
算力(FP64峰值FLOPS)提高約80倍，記憶體
頻寬僅提高17倍，兩者差距持續擴大。

因素二：推論技術面：

大多數推論工作負載**主要硬體瓶頸在記憶體**

生成式AI推論技術	記憶體瓶頸	算力瓶頸
MoE Decode	✓	
Reasoning Models Decode	✓	
Multimodal LLM Decode	✓	
Long-context Decode	✓	
RAG LLM Decode	✓	
Diffusion Generation		✓

資料來源：Qualcomm & Google · DIGITIMES整理 · 2026/8 · 註：✓代表主要硬體瓶頸，不表示該工作負載完全不需要其他硬體資源。

2027年起AI加速器走向記憶體架構創新

AI加速器發展歷程表

單一架構：訓練與推論需求混用		雙架構：除訓練外，亦考量Decode階段的運算需求
2020~2024年 訓練與推論架構混用期	2025~2026年 Decode架構成型期	2027年~ 記憶體架構創新期
- 推論版由訓練版縮配而來，未針對Decode階段需求設計。 Decode運算瓶頸：Decode逐Token生成、序列性高，易受權重、KV Cache及記憶體頻寬與容量限制，導致運算單元利用率偏低。	降低Decode運算瓶頸。 - 設計方向：擴大HBM容量與頻寬、加入Decode用運算引擎、低延遲網路拓樸、擴大On-Chip SRAM 或以 On-Chip SRAM為主記憶體等。	- Decode運算需求深化。 - 設計方向：近記憶體運算、3D記憶體與邏輯堆疊、高頻寬快閃記憶體與低延遲互連等方向。
案例：TPU v4i/v4、TPU v5e/v5p	案例：NVIDIA LP30、Google TPU v8i	案例：Google Icefish、NVIDIA Feynman與LP40、AMD MI500X、高通Dragonfly AI250

資料來源：DIGITIMES · 2026/8


AI加速器記憶體架構創新 三大路徑

提高有效頻寬、縮短資料距離

擴充近端記憶體容量


1

近記憶體運算




2

3D記憶體與邏輯堆疊



3

高頻寬快閃記憶體



資料來源：DIGITIMES · 2026/8

路徑1：近記憶體運算 (Processing-Near-Memory)



PNM於AI加速器發展將快於PIM

PIM與PNM特性及系統優勢比較

比較面向	近記憶體運算(PNM)	記憶體內運算(PIM)	優勢方
定義	記憶體封裝或模組內，額外整合一顆運算單元；記憶體與運算單元屬不同晶粒。	記憶體陣列附近的嵌入式邏輯，做為運算單元；記憶體與運算單元整合於同一晶粒。	
資料搬移功耗&頻寬/瓦	較高(跨晶粒)、較低	較低(晶粒內)、較高	PIM
邏輯晶粒PPA	運算單元採邏輯製程，能改善效能、功耗與面積。	DRAM製程，運算單元速度較慢且功耗高。	PNM
記憶體密度	記憶體不被運算單元侵占面積，密度較高	記憶體與運算單元共用晶粒面積，密度較低	PNM
功耗/散熱預算	運算單元較不受限	運算單元受到較嚴格的限制	PNM
案例	• Compute-enabled HBM base die • Qualcomm HBC • Marvell Structera CXL-PNM	• Samsung HBM-PIM • SK hynix GDDR6-AiM • UPMEM PIM-DIMM	


資料來源：Google〈Challenges and Research Directions for Large Language Model Inference Hardware〉，DIGITIMES整理，2026/8

NVIDIA與Google率先布局cHBM 重塑HBM價值

HBM三大類別(依據base die特性分類)

標準與客製化HBM base die差異

	第一類	第二類	第三類
功能	標準HBM	cHBM(管理型)	cHBM(運算型、PNM)
HBM base die 特點	傳輸資料：PHY、I/O、測試與基本控制。	管理資料：客製D2D介面、Controller、Bridge、資料管理。	運算資料：局部MAC Vector運算或特定Kernel offload。
運算主體	GPU/ASIC運算單元	GPU/ASIC運算單元	GPU/ASIC運算單元為主，HBM base die承接部分運算。
導入時間	2015年起	2028年起	2028年或2029年起
導入世代	第一代HBM起	HBM4E起	HBM4E或HBM5起



NVIDIA Feynman與Google Icefish率先布局cHBM，GPU或ASIC中可利用面積能大幅增加，釋放的面積可用於運算核心或其他功能上。

資料來源：Marvell・DIGITIMES整理・2026/8

cHBM競爭門檻提高 IC設計服務商與晶圓代工廠價值提升

cHBM關鍵供應鏈分析

標準 HBM

由三星、SK海力士、美光等記憶體廠主導DRAM die堆疊、產品規格與量產競爭。

設計

base die導入Controller或運算單元等功能，Marvell、聯發科等IC設計服務商影響力提升。

製造

base die轉向3~12奈米邏輯製程，記憶體廠與晶圓代工廠形成策略聯盟。

客戶

客戶主導性提高。GPU或ASIC業者依需求定義base die規格；供應鏈依客戶規格共同開發。

- 價值鏈與毛利重分配：晶圓代工及IC設計服務商價值提高。
- HBM 互通性下降：客戶切換成本隨之上升。

關鍵供應鏈

GPU、ASIC業者



HBM 供應商



客製 base die 設計業者



晶圓代工業者



資料來源：DIGITIMES · 2026/8

路徑2：3D堆疊記憶體 (3D stacked memory)



為何3D堆疊記憶體如此重要？

3D異質整合縮小AI加速器資料傳輸能耗

三種記憶體整合方式的資料傳輸能耗




記憶體愈靠近運算晶片，連線距離愈短、I/O 密度愈高，資料搬移的單位能耗通常愈低。

3D堆疊記憶體的案例


Samsung zHBM

- 結構：將HBM垂直堆疊於運算單元上方。
- 優勢：Samsung 預估，採 zHBM之次世代介面，系統效能約為HBM5的8倍、記憶體密度逾10倍；目前仍為概念模型。



Qualcomm HBC

- 結構：將4層LPDDR堆疊於運算單元，再與主晶片連接。
- 優勢：Qualcomm AI250每卡有效記憶體頻寬達133 TB/s，約為AI200的18倍；預計2027年中商用送樣。




資料來源：AMD · ISSCC 2023；Samsung、Qualcomm；DIGITIMES整理，2026/8

3D堆疊SRAM突破微縮瓶頸


NVIDIA、AMD與Google嘗試3D堆疊SRAM

台積電各製程HD SRAM Bit Cell面積



- On-chip SRAM具**低延遲與高頻寬**優勢，可存部分KV Cache，減少HBM存取，然**SRAM微縮停滯**，擴增容量邊際成本增加且佔用大量晶圓面積。
- SRAM擴容方式，從裸晶內**平面擴張**，轉向**跨裸晶垂直異質整合**。
- AMD **3D V-Cache**(Ryzen CPU)已驗證堆疊SRAM量產可行性。

3D堆疊SRAM示意圖



- NVIDIA LP40 與 Feynman、AMD MI500X 與 Google Icefish等嘗試導入3D堆疊SRAM。
- 挑戰-垂直堆疊使**供電與散熱設計**更複雜，且**裸晶與鍵合良率相乘**，增加量產難度。
- 分層記憶體**。常使用或最延遲敏感的資料留在SRAM，其餘資料HBM承接。

資料來源：台積電 & Broadcom，DIGITIMES整理，2026/8

混合鍵合為3D堆疊SRAM關鍵技術 先進邏輯製造與3D封裝成核心供應鏈

3D堆疊SRAM供應鏈分析

設計 / 製造

- SRAM以CMOS電晶體構成，多做為快取整合在邏輯晶片內，由**台積電**、**三星**與**英特爾**等晶圓代工先進製程業者製造。
- SRAM與晶粒堆疊，須針對晶粒尺寸、D2D介面、供電等協同設計，SRAM由**加速器設計業者**、**SRAM IP業者**及**晶圓代工廠共同客製**；然未來可能朝模組化或通用化設計。
- 傳統記憶體廠若缺乏先進邏輯製程與3D封裝平台，在3D堆疊SRAM的主導力相對受限。

封裝

- **混合鍵合**為3D堆疊SRAM封裝重要技術，並依據需求，採用**Die-to-Wafer**或**Wafer-to-Wafer**等流程。
- 具備**高密度鍵合**、**晶圓薄化**、**翹曲/對位控制**、**KGD篩選**及**良率管理**等技術的業者為關鍵。
- 晶圓代工(先進製程)與3D封裝平台、如**台積電SoIC**、**三星3D Cube-H**、**英特爾Foveros Direct 3D**等為供應鏈核心。

核心供應鏈



SAMSUNG

路徑3：高頻寬快閃記憶體 (High Bandwidth Flash)



HBF補足HBM容量限制 但2028年前導入AI加速器機率低

SanDisk提出的四種HBF應用

1 HBF Only



HBF全面取代HBM

2 HBM/HBF Cached



HBF存放權重與KV Cache


3 HBF (+HBM)

(N) stack positions with (k) HBFs and (N-k) HBMs



HBF與HBM分工配置

4 Disaggregated



Prefill/Decode解耦部署

- 優勢與限制：HBF容量可達HBM的10倍以上，但每瓦頻寬(GB/s/W)較低，讀取延遲(Read latency)亦大幅高於HBM。
- 應用定位：SanDisk雖提出全面取代、分工配置及PD解耦等多種應用，但就HBF特質而言，HBF可能先為HBM的容量補充層(大型MoE模型、長上下文與大容量KV Cache)，而非取代HBM。
- 商用瓶頸：標準化、軟體生態與客戶驗證仍未成熟，是HBF商用化的主要障礙。
- DIGITIMES認為，2028年前HBF導入AI加速器中的機率仍低。

資料來源：SanDisk · 2026/08

結語



ASIC加速器規模化、伺服器CPU協同與記憶體分層化

量變 | AI推論驅動ASIC與伺服器CPU擴張

ASIC規模化 | 2027年出貨首度超越GPU。

Google TPU | 逼近NVIDIA，產能決定放量上限。

伺服器CPU | 通用型仍主導，Agentic AI刺激出貨。

Arm架構伺服器CPU | 滲透加速，版圖走向多元。

質變 | AI推論驅動記憶體架構創新

記憶體牆 | 分層架構成AI加速器競爭核心。

cHBM | base die由傳輸走向管理與運算。

3D堆疊SRAM | 突破微縮瓶頸，晶圓代工廠受惠。

HBF | 定位大容量記憶體層，短期導入加速器機率低。

2027年雲端運算平台競爭焦點：
「ASIC加速器規模化、伺服器CPU協同與加速器記憶體分層化」三大系統整合力

Thank You

