SISTEMA DE AQUISIÇÃO DE VELOCIDADE POR EFEITO DOPPLER

Kewin Kuster, Filipe de Souza Freitas

Programa de Graduação em Engenharia Eletrônica, Faculdade Gama Universidade de Brasília Gama, DF, Brasil

email: kevinkiister@gmail.com, filipe.desouzafreitas@gmail.com

1. JUSTIFICATIVA

Na areá de processamento de sinais em radares é muito comum a utilização de Field Programmable Gate Array (FPGA) para realização de soluções real-time computing (RTC), pois apresentam uma grande capacidade de paralelização dos algoritmos a serem implementados. Tendo em vista essa característica, a utilização de um FPGA está relacionado com o intuito de se paralelizar as tarefas dentro do processamento do sinal, para assim otimizar o tempo de resposta do sistema. Outro fator importante é a capacidade de um FPGA em se adaptar há variação de escopo de um projeto ou até mesmo problemas físicos causados por deterioração de algum de seus blocos internos. Sabendo que um FPGA pode ser reconfigurado, mesmo sofrendo esse tipo de avaria ele pode reorganizar seus blocos restantes para restabelecer o seu correto funcionamento ou mesmo implementando alguma atualização de seu sistema de software. Esse tipo de recurso se torna necessário em cenários onde a realização de manutenção do componente é algo inviável ou custoso.

2. OBJETIVOS

O projeto tem como objetivo calcular a velocidade de objetos, por meio da captação do sinal transmitido (eco). O sinal na recepção é analisado, sendo que quando um objeto com velocidade não nula rebate o sinal transmitido o mesmo volta a fonte com uma variação da frequência central transmitida anteriormente. Através dessa variação é que é estimado o valor de velocidade do objeto que passa sobre a areá de transmissão do sinal.

Para realização do projeto optou-se por utilizar um codesign hardware/software de modo que foi instalado um sistema operacional Linux junto com a placa de desenvolvimento utilizada com o intuito de realizar a transmissão e recepção do sinal em rádio frequência. Para isso foi utilizado o software GNU Radio que incorporado no sistema embarcado junto a placa de desenvolvimento, tem a função de realizar a transmissão e recepção do sinal de rádio, junto com isso o software também é responsável por realizar a amostragem e transformação do sinal recebido. Sendo que através do hardware é realizado o calculo da velocidade do objeto e também a sua visualização por meio dos displays de 7 segmentos.

3. REQUISITOS

O projeto tem como requisito entregar ao usuário um valor de velocidade correspondente a uma variação da frequência na entrada do sistema. Para isso estabeleceu-se a utilização de uma frequência central de 915 MHz e uma banda de 300 Hz. Com isso o intuído é realizar os testes através de uma

pequena variação nesse frequência central, através da transmissão de um sinal tonal a uma frequência próxima da frequência central e verificar o desvio de velocidade correspondente calculado pelo hardware. Sendo os cálculos realizados também por um software com o intuito de validar os resultados adquiridos.

4. METODOLOGIA

A metodologia tem como objetivo explorar o funcionamento de um sistema de aquisição de velocidade por efeito Doppler. Através de uma quantificação do desvio de frequência apresentado na entrada do sistema, pretende-se estimar a velocidade de um objeto. Para isso será utilizado um sistema embarcado

Para isso será levado em conta o uso de propriedades intelectuais disponibilizadas pela empresa Xilinx no software Vivado tendo em vista a aplicação em um FPGA que conterá um coprocessador para o calculo da velocidade e um processador Zynq. Para realização do sistema adotou-se uma topologia modular separada de acordo com a figura 1. O primeiro passo nesse processo é realizar uma filtragem do espectro do sinal com o intuito de restringir a banda de funcionamento do sistema e também filtrar sua frequência central. Após isso é realizada a FFT desse sinal com o intuito de se estabelecer o sinal com maior amplitude para assim definir sua frequência. Uma vez em mãos da frequência do sinal de entrada é calculado sua variação em relação a uma frequência conhecida, frequência do pulso modulado, para com isso estimar a velocidade do objeto representado relativa a frequência do sinal de entrada.

5. REVISÃO BIBLIOGRÁFICA

O estado da arte com relação a utilização de dispositivos SDRs se encontra na utilização de rádios autônomos conhecidos como *Cognitive Radio*, que tem como intuito realizar a melhor opção de transmissão e recepção de uma mensagem




Fig. 1. Dimensionamento por blocos do sistema de aquisição de velocidade.

ponto a ponto através da utilização de redes neurais que tomam a decisão sobre qual o melhor tipo de modulação e banda de frequência devem ser utilizados para conseguir uma maior taxa de transferência de dados entre dois pontos ao longo do tempo [1].

As técnicas de processamento de sinais vindas de radares levam em conta vários problemas acerca de ruído advindo da eletrônica responsável pela aquisição e interferência de outros sistemas de comunicação. Dentre as técnicas mais comuns na literatura é possível citar: CFAR (*Continuos* false alarm rate), threshold [2].

Algoritmos CFAR corrigem o limiar de detecção para manter uma probabilidade de falso alarme constante, com alguma estimativa estatística sobre a interferência no radar. O limiar pode ser estimado através da equação 1 [2]:

$$T = -\ln(P_{fa}) * \sigma_i^2 \tag{1}$$

Onde:

T representa o Threshold;

 P_{fa} é a probabilidade de falso alarme;

 σ_i^2 é a potência media da interferência.

Já a técnica de *threshold* determina um limiar fixo onde o que estiver abaixo desse limiar é considerado ruído, interferência e etc. Enquanto que o que estiver acima é considerado sinal útil [2].

6. HARDWARE

6.1. Cálculo da velocidade

O bloco para calcular a velocidade do alvo dado um desvio consiste na aproximação:

$$V_{alvo} = f_{desv} \times \frac{c}{2f_0} \ . \tag{2}$$

Onde V_{alvo} refere-se a velocidade do alvo, f_{desv} refere-se a frequência do sinal recebido, c é a velocidade da luz no ar, próxima a do vácuo e f_0 é a frequência da onda emitida [2]. Como a parte fracionária que multiplica a frequência de desvio na Equação 6.1, este valor foi calculado, sendo igual a 0,163821015 m, por análise dimensional, e então multiplicado por cada frequência f_{desv} obtida após análise da frequência central do sinal. O resultado da simulação pode ser observado na Figura 2, onde tem-se o resultado calculado por software e o resultado calculado no testbench, para um número em ponto flutuante de 27 bits foi obtido um desvio padrão de 4,38 para mais ou para menos. Para valores aleatórios com distribuição normal em torno de 500 Hz e com desvio padrão de 20Hz, como mostrado na figura 2. O bloco então foi convertido em um Intelectual Property (IP) com barramento AXI para servir como coprecessador do sistema embarcado.

6.2. Diagrama de blocos do hardware do sistema embarcado

Utilizando o processador Zynq, montou-se através da ferramenta *Block Desing* o hardware necessário, Figura 3. A interface com o IP ja gerado foi feita através do barramento AXI por intermédio do IP AXI *Interconnect* [3].

7. SOFTWARE

Para implementação em software do projeto foi realizado a modulação e demodulação do sinal, isso foi realizado através do software embarcado na placa de desenvolvimento. A lógica por trás do

diagrama de blocos pode ser visualizada por meio da Fig. 4, onde através dos blocos Signal Generaor FMCW e UHD: USRP Sink é primeiro realizado a modulação da informação a ser enviada e depois transmitido para antena com frequência central de 915 MHz. Após ser enviado o sinal é recebido por outro canal representado pelo bloco UHD: USRP Source onde o mesmo é multiplicado pelo sinal inicial. Essa operação tem como intuito deslocar o espectro do sinal para baixas frequências, para assim ser possível realizar o processamento dessas informações. Após ser deslocado o espectro do sinal realizado pelo bloco Multiply Conjugate é feito um Down Sample de 64 amostras para 1 da informação captada pelo circuito de RF realizado pelo bloco Rational Resampler, após isso é realizado o empacotamento das mensagens que estão sendo processadas através do bloco Tagged Stream Multiply Length Tag onde após serem empacotadas as mensagens são divididas em 3 partes. Que são os sample: up, down e continuous wave (cw), referentes a modulação realizada no inicio do diagrama. Após isso é feita a FFT, Tagged Stream FFT, de cada uma das partes do sinal para poder encontrar qual o índice correspondente a frequência central do sinal, Find Max Peak, em cada parte do sinal dividido. Utilizando o sistema Xillybus foi gerada uma imagem de sistema linux, para embarcar o software realizando o interfaceamento com o SDR. A imagem foi carregada em um cartão SD particionado em: Boot, sistema de arquivos File Allocation Table (FATA32) e em Root no sistema de arquivos fourth extended filesystem (ext4) contendo os arquivos do sistema.

8. BIBLIOGRAFIA

Referências

[1] H. A. J. Mitola, Special Issue: Cognitive radio, software-defined radio, and adaptive wireless systems. Guest Editoria, 2007.




Fig. 2. Velocidade calculada em função da i-ésima amostra usada no testbench.




Fig. 3. Diagrama de blocos do sistema em hardware.




Fig. 4. Diagrama de blocos representando emissão e recepção do sinal em um sistema radar, utilizando o software GNU Radio.

- [2] M. A. Richards, J. A. Scheer, and W. A. Holm, *Principles of Modern Radar Vol. I: Basic Principles*. SciTech Publishing, 2010.
- [3] E. M. A. S. R. W. Crockett Louise H., Elliot Ross A., *The Zynq Book Embedded Processing with the ARM*(R) *Cortex*(R)-A9 on the Xilinx(R) *Zynq*(R)-7000 All Programmable SoC. Glasgow, Scotland, UK: Strathclyde Academic Media, 2014.