

FPGA EXPERET - תרגיל 2 תכנון מונה

מטרות התרגיל :

- ✓ התנסות בעבודה מעשית עם VIVADO
 - ✓ מימוש טכניקות של בנייה היררכית וסימולציה בעזרת העקרונות שביצעתם במעבדות
- 1 ו 2

שלב א – פתיחת פרויקט והגדרת כניסות ויציאות:

- 1 פתח פרויקט חדש שיקרא DEMO_COUNTER
- 2 הגדירו את כניסות ויציאות התכנון של המונה ע"פ ההנחיות הבאות :

כניסות התכנון :


- CLOCK 1
- RESET 2
- CE 3 (אפשר המנייה)

מוצא התכנון :


1. COUNTER (ברוחב 10 ביט)

שלב ב- קידוד המונה בעזרת דוגמא

1. פתחו את




2. והוסיפו לספריות התכנון את הספריות הבאות:



נקודה למחשבה למה נדרש להוסיף את הספריות הנ"ל ?

3. הוסיפו לתכן את דוגמת התכנון הבאה



4. הוסיפו בן architecture לבין begin SIGANL ברוחב 10 ביט בשם COUNT

5. חברו את הסיגנל הנ"ל למוצא COUNTER(דגש הנ"ל יעשה בשורה נפרדת מחוץ למקטע קוד הדוגמא שהבאתם למה ??)

6. בדקו תקינות התכנון והריצו את הסינתזה

שלב ג-סימולציה של התכנון

השתמשו בהנחיות שקיבלתם במעבדה הבאה :

Lab 2: Using Concurrent Statements

בחלק הבא:

Simulating the Design STEP 5

בצעו סימולציה של התכנון ובדקו את השתנות המונה

דגשים :

לא לשכוח לאתחל את סיגנל CE לערך '1'

נא לדאוג לזה RESET יהיה לאחר האתחול בערך '0'

בהצלחה

ניר בלולו

החומרים לשימוש פנימי בלבד אין להשתמש או להעביר ללא רשות מפורשת מניר בלולו

