הרגיל 2 תכנון מונה - FPGA EXPERET

מטרות התרגיל:

- VIVADO התנסות בעבודה מעשית עם -
- מימוש טכניקות של בנייה היררכית וסימולציה בעזרת העקרונות שביצעתם במעבדות ✓ 1 ו

שלב א –פתיחת פרוייקט והגדרת כניסות ויציאות:

- DEMO COUNER פתח פרויקט חדש שיקרא 1
- ב הגדירו את כניסות ויציאות התכנון של המונה ע"פ ההנחיות הבאות:

כניסות התכנון:


- CLOCK 1
 - RESET 2
- (אפשור המנייה)CE 3

: מוצא התכנון


(ברוחב 10 ביט) COUNTER 10

שלב ב-קידוד המונה בעזרת דוגמא

1. פתחו את




2. והוסיפו לספריות התכנון את הספריות הבאות:



נקודה למחשבה למה נדרש להוסיף את הספריות הנ"ל?

3. הוסיפו לתכן את דוגמת התכנון הבאה



- ברוחב 10 ביט בשם SIGANL begin לבין architecture .4. הוסיפו בן COUNT
- 1. חברו את הסיגנל הנ"ל למוצא COUNTER דגש הנ"ל יעשה בשורה נפרדת מחוץ למקטע קוד הדוגמא שהבאתם למה ??)
 - 6. בדקו תקינות התכן והריצו את הסינתזה

שלב ג-סימולציה של התכן

: השתמשו בהנחיות שקיבלתם במעבדה הבאה Lab 2: Using Concurrent Statements

בחלק הבא:

Simulating the Design STEP 5

בצעו סימולציה של התכן ובדקו את השתנות המונה

דגשים:

לא לשכוח לאתחל את סיגנל CE לא לשכוח לאתחל את לאחר RESET נא לדאוג לזה

בהצלחה

ניר בלולו