<u>זיכרון</u>

מטרות התרגיל


- 1. בניית זיכרון והתנסות בעבודה אתו-
- 2. הכרת סביבת עבודה IP CATALOG(הסביבה אתה אתם יוצרים הזיכרונות ושאר הIP)
 - 3. התנסות בשיקולי תכן דיגיטלי (בניית קונספט)ראו נקודות למחשבה
 - 4. הכנת אבן בניין חשובה למיני פרויקט שתבצעו בעתיד הקרוב

שלב א


יצירת זיכרון מסוג ROM בעזרת IP CATLOG:

1. צור זיכרון מסוג ROM בגודל של 1024 תאים כל תא ברוחב של שמונה סיביות נא למלא COE (לפי הקובץ ששלחתי במייל)

:IP CATLOG פתחו את



לאחר שנפתח החלון נא בחרו את הזיכרון הבא:



שאלות לחזרה


שימו לב בחרנו BRAM מה ההבדל בינם לבין

: נא הגדירו את הפרמטרים הבאים BASIC בלשונית

M Documentation 🗀 IP Location 🗔 Switch to D	efaults
IP Symbol Power Estimation	Component Name bh_mem
Power Estimation Show disabled ports BRAM_PORTA addra[9:0] clka douta[7:0] BRAM_PORTB	Basic Port A Options Other Options Summary Interface Type Native Generate address interface with 32 bits Memory Type Single Port ROM Common Clock ECC Options ECC Type No ECC Ferror Injection Pins Single Bit Error Injection Write Enable Byte Write Enable Byte Size (bits) 9 W Algorithm Options Defines the algorithm used to concatenate the block RAM primitives. Refer datasheet for more information. Algorithm Minimum Area Primitive 8loc2
	. OK Cancel

דגשים שימו לב לתמונה של הזיכרון התמונה הנ"ל משתנת בהתאם להגדרות שלכם


: נא הגדירו את הפרמטרים הבאים PORT A options בלשונית




דגשים

שימו לב אתם נדרשים להוריד את V ב trimitives output registers שימו לב אתם נדרשים להוריד את O מה משמעות החלופה הנ"ל ?

בלשונית other options נא הגדירו את הפרמטרים הבאים: נא להטעין את הקובץ שקיבלתם ממני במייל



בלשונית summary נא בחנו את הפרמטרים הבאים:



Generate Output Products

The following output products will be generated.

Preview

Instantiation Template
Synthesized Checkpoint (.dcp)
Behavioral Simulation
Change Log

Synthesis Options

Global
Qut of context per IP

כעת תצרו בבקשה את ה IP לחיצה על GENERATE:

שלב ב בניית סימולציה לזיכרון שיצרנו

S<u>k</u>ip


Generate

פתחו את הלשונית השנייה שנקראת IP SOURCES שימו לב בד"כ סביבת העבודה תהיה על HIERARCHY


Run Settings

Number of jobs: 2 ▼

Apply



פתחו את לשונית Instantiation Template



צרו קובץ סימולציה חדש וסמלצו (אתם מצפים לראות את הערכים שיש בקובץ שטענתם data צרו קובץ סימולציה חדש וסמלצו

: דגשים

- entity .1
- 2. component בן ה architecture
- 3. לא לשכוח להגדיר ספריות NUMERIC ו UNSIGNED
- ADDRA ועל signals אותם דגש על CLKA אותם דגש על 5 signals א. לא לשכוח להגדיר את
 - begin אחרי Port map .5
 - : צרו שעון לדוגמא 6
 - clka <= not (clka) after 5 ns;
 - 7. בצעו קידום של סיגנל ADDRA בצורה הבאה Process

begin

addra <= addra +1; wait for 10 ns;

end process;

שלב ג יצירת SIMPLE DUAL PORT RAM וביצוע סימולציה של פעולות קריאה כתיבה

1. צרו זיכרון מסוג SIMPLE DUAL PORT RAM בגודל של 256 תאים כל תא ברוחב של עשרה סיביות בדומה למה שעשיתם בסעיף א

: אותות הכניסה

- 1. ADRESS A-כתובת לכתיבה לזיכרון ברוחב של 8 סיביות
 - 2. PORT) שעון לPORT הכתיבה בתדר של 100 מגה
- 3. DATA IN A -המידע שנכתב לזיכרון ברוחב של 10 סיביות
- 4. WEA אפשור כתיבה לזיכרון(עובד פעם אחת בשני מחזורי שעון)
 - 5. ADRESS B כתובת לקריאה מן הזיכרון ברוחב של 8 סיביות
 - 6. PORT שעון לPORT הקריאה בתדר של 100 מגה -6

<u>אותות היציאה:</u>

המידע שנקרא מן זיכרון ברוחב עשרה סיביות אחת לשני מחזורי שעון -DATA OUT B ⊙

- 2. צרו קובץ סימולציה שיבצע קריאה וכתיבת מידע מתוך הזיכרון בדומה לסעיף ב
- 3. הבלוק יכתוב לזיכרון לכל התאים מ0 עד 255 מספר כפול מערך הכתובת לדוגמא:
 - a. לתא שהכתובת שלו מס 1 הערך 2
 - 4 לתא מספר 2 ערך b.
 - .c לתא מספר 3 ערך 6 וכו
- לאחר סיום הכתיבה אתם תבצעו קריאה של כל התאים ותוודאו שהערכים שכתבתם אכן נכתבו
 - 5. דגשים
 - PORTA .a
 - PORTB .b
 - c. את הכתיבה מבצעים ע"י WEA כאשר שמים את ערך הסיגנל '1' להנ"ל שימו לב WEA מוגדר בתור BUS את ההשמה תבצעו בצורה הבאה
 - Wea(0)<='1'; .d

שלב ד

<u>התממשקות ל זיכרון מסוג ROM דרך כתיבת תכן</u>

- בגודל של 1024 תאים כל תא ברוחב של שמונה סיביות ROM בגודל של 1024 תאים כל א ברוחב של שמונה סיביות שיצרת בסעיף א
 - כעת הכוונה היא לא לקובץ (כעת הכוונה היא לא לקובץ ROM). קודד בלוק שישלוט על קריאת המידע מתוך ה שעובר סינתזה ז"א תצטרכו לקודד COUNTER שעובר סינתזה)
 - 3. הבלוק יקרא מן הROM בקצב של 100 מגה

: אותות הכניסה

- 10. שעון המערכת בתדר של 100 מגה **CLK**
 - 2. RESET-RST של המערכת

אותות היציאה:

שלב ה

התממשקות SIMPLE DUAL PORT RAM וביצוע פעולות קריאה כתיבה

- 1. השתמש בזיכרון מסוג *SIMPLE DUAL PORT RAM* בגודל של 256 תאים כל תא ברוחב של עשרה סיביות שיצרת בסעיף ג
 - 2. קודד בלוק שישלוט על קריאת וכתיבת מידע מתוך הזיכרון (כעת הכוונה היא לא לקובץ 2 כינתזה COUNTER שעובר סינתזה ז"א תצטרכו לקוד
- 3. הבלוק יקרא ויכתוב לזיכרון בקצב של100 מגה (ז"א שעון יקרא בלבד שעון יכתוב בלבד וכן חוזר חלילה)
 - 4. לדוגמא באם נכתב לתא שכתובתו 5 את הערך 10 עליכם במחזור שעון הבא לקרוא מהתא שכתובתו 5 את הערך 10
 - .5 דגשים:
 - ??? יהיה איטי פי 2 מתדר השעון ז"א 50 מגה למה •???
 - שימו לב WEA יתנדנד בן 1 ל0 בתדר השעון ז"א 100 מגה למה ??

: אותות הכניסה

- שעון המערכת בתדר של 100 מגה- **CLK**
 - של המערכת RESET-**RST** •

אותות היציאה:

- ברוחב עשרה סיביות (סה"כ 256 נתונים SIMPLE DUAL PORT RAM ברוחב עשרה סיביות (סה"כ 256 נתונים בקצב של 100 מגה)
 - 6. לאחר סיום הקידוד כמובן יש לסמלץ ולראות שהכול תקין!

ניר בלולו

החומרים לשימוש פנימי בלבד אין להשתמש או להעביר ללא רשות מפורשת מניר בלולו