
FPGA EXPERET - 5 תרגיל מס

אתם נדרשים לתכנן אות מחזורי ברוחב של 1 מיקרו שנייה עם duty cycle משתנה הערך ההתחלתי של האות עומד של על 50 אחוז (5 מיקרו שנייה ב'1' לוגי ו5 מיקרו שנייה ב'0') אחת לסוף מחזור (כל עשרה מיקרו)אתם נדרשים לבדוק האם השתנה הרוחב שינוי רוחב הסיגנל נעשה ע"י כניסות DATA (הערכים יכולים לנוע בן 1 ל99 אחוז) לדוגמא 60 פירושו 60 אחוז מערך האות המחזורי יהיה ב'1' סה"כ: 0.6 מיקרו שנייה הערך יתעדכן כאשר סיגנל LOADעולה ל1 (סיגנל LOAD עולה למשך שעון אחד לערך לוגי '1') יש לציין שLOAD ו DATA מסונכרנים לשעון

לצורך כך עומדת לרשותם החומרה הבאה כרטיס עם רכיב לצורך כך עומדת לרשותם החומרה ממופעל עם הדלקת המתחים לכרטיס בכרטיס קיים אות RESET שמופעל עם הדלקת המתחים לכרטיס



כניסות התכנון:

- CLOCK .1
- RESET .2
- 3. LOAD-סיגנל שנותן הפקודה לעדכן את רוחב האות המחזורי
 - DATA .4- נותן את הערך באחוזים של הסיגנל

מוצא התכנון:

לערך) משתנה בהתאם לערך) duty cycle אייה של 1 מיקרו של 1 מיקרו ברוחב של 1.

בהצלחה

ניר

החומרים לשימוש פנימי בלבד אין להשתמש או להעביר ללא רשות מפורשת מניר בלולו