# MUX תרגיל 1 תכנון - FPGA EXPERET

### מטרות התרגיל:

VIVADO התנסות בעבודה מעשית עם -

## שלב א –פתיחת פרויקט והגדרת כניסות ויציאות:

- Demo Multiplexer פתח פרויקט חדש שיקרא 1
- 2 הגדר את הפרויקט בדומה למה שעשיתם במעבדה מס 1 בכיתה Using the tools (באם לא זוכרים את השלבים ניתן להיעזר במעבדה הנ"ל לצורך ביצוע השלבים הראשונים של :הגדרת פרויקט –בחירת רכיב-כניסות יציאות וכו)
  - : הגדירו את כניסות ויציאות התכנון של הMUX ע"פ ההנחיות הבאות

כניסות התכנון: (מרבב 1 ל4)


- IN1 1
- IN2 2
- IN3 3
- IN4 4
- Selector(1 downto 0) 5

: מוצא התכנון


RES .1

#### שלב ב-קידוד ה mux בעזרת דוגמא

1. פתחו את




2. הוסיפו לתכן את דוגמת התכנון הבאה:




3. בדקו שאין לכם שגיאות קוד

שמופיע שתי שורות example code (תוכלו להשוות את התכן שקיבלתם מתחת לדוגמא שלקחתם)




4. הריצו סינתזה וכעת בחנו את התוצאה בעזרת השרטוט שנוצר בעזרת schematica



- 5. כמה LUT צורך התכנון שלכם ?
- ? 81 MUX כעת שנו את התכנון שלכם ל-MUX ל-6

: שנו את התכנון בעזרת דוגמת התכן הבאה .7



#### דגשים:

- 1. לא לשכוח לשנות את ה entity בהתאם (עדכנו את מספר הכניסות לשמונה Selector ל את וכן את את ה
  - 2. לא לשכוח להוסיף לאחר כל כניסה שהגדרתם נקודה פסיק
  - 3. שימו לב בשורה האחרונה בENTITY הנקודה פסיק מופיעה לאחר הסוגריים
    - 8. הריצו סינתזה וכעת בחנו את התוצאה בעזרת השרטוט שנוצר בעזרת schematich (בדומה לדוגמא שביצעתם בשלב 4)

בהצלחה ניר