

הכרות ותפעול עם ממשק AXI

שלב א יצירת CORE וביצוע סימולציה:


- 1. פתח פרויקט חדש
- 1P CATLOG פתח את 2.
- 3. הגדר את זיכרון עם תצורת ממשק AXI לפי הפרמטרים הבאים:
 - 4. בחר את הממשק לזיכרון כ- AXI




5. לטובת הסימולציה בחר את הממשק כ- AXI (שימו לב בתרגיל בפועל בשלב ב נעבוד AXI4LITE)




1. הגדר את הזיכרון כ-simple dual ram




2. הגדר אתPORTA כרוחב 32 ביט ל1024 תאים




32. הגדר אתPORTB כרוחב 32 ביט ל1024 תאים





1. עמוד על CORE שיצרת והרץ את CORE שיצרת והרץ את 1MS (הגדל זמן ריצה בצורה ניכרת ל-



בחר צורות גלים שמתארות את ממשק ה AXIלפי הרשימה לעיל והרץ שוב








בס"ד

שלב ב


1. בנה בעזרת ה-IP INETGARTOR את התכנון הבא



- VALIDATE נא וודא שאין טעויות תכן בעזרת.
 - (bh) בהתאם XDC נא הוסף את קובץ
- AXI-4 LITE נא להוסיף את הסיגנלים של ממשק chip scope 4.
 - (bh_demo) הבא SCRIPT הרץ את 5.

בס"ד שלב ג

1. בנה בעזרת ה-IP INETGARTOR את התכנון הבא



- VALIDATE נא וודא שאין טעויות תכן בעזרת.
 - (bh_llb) בהתאם XDC נא הוסף את קובץ
- (bh_demo_uart_transsmit):הבא SCRIPT הבץ את 4
- 5. נא בדוק בטרנימל שאכן מתקבל השידור ששלחת (ABCDE).

- בס"ד שלב ד
- את התכנון הבא IP INETGARTOR. בנה בעזרת ה-DDR2 בעזרת הלא הוסף את ממשק 2. נא הוסף את ממשק בעזרת הלא הבא
 - Nexys A7-100T

 To Segment Display (0 out of 2 connected)

 To Segments

 Solve B Anodes

 Clock (0 out of 1 connected)

 System Clock

 Ethernet (0 out of 2 connected)

 Ethernet MDIO MDC

 Ethernet RMII


 External Memory (1 out of 3 connected)

 DDR2 SDRAM

 Onboard Micro SD Slot

 QSPI Flash

.3



- VALIDATE נא וודא שאין טעויות תכן בעזרת.
- (bh_ddr_demo_warpper) בהתאם XDC בהוק למול הקובץ 2
 - (bh_demo_DDR2):הבא SCRIPT הבץ את 3
 - 4. נא בדוק

חומרים לשימוש פנימי בלבד אין להעביר ללא רשות מניר בלולו