

MUX תרגיל 1 תכנון FPGA EXPERET

מטרת התרגיל :

✓ התנסות בעבודה מעשית עם VIVADO

שלב א – פתיחת פרויקט והגדרת כניסות ויציאות:

- 1 פתח פרויקט חדש שיקרא Demo_Multiplexer
- 2 הגדר את הפרויקט בדומה למה שעשיתם במעבדה מס 1 בכיתה
- Using the tools (באם לא זוכרים את השלבים ניתן להיעזר במעבדה הנ"ל לצורך ביצוע השלבים הראשונים של: הגדרת פרויקט – בחירת רכיב-כניסות ויציאות וכו)
- 3 הגדירו את כניסות ויציאות התכנון של ה MUX ע"פ ההנחיות הבאות :

כניסות התכנון: (מרבב 1 ל 4)

IN1 1

IN2 2

IN3 3

IN4 4


Selector(1 downto 0) 5

מוצא התכנון :


RES 1.

שלב ב- קידוד ה mux בעזרת דוגמא

1. פתחו את




2. הוסיפו לתוכן את דוגמת התכנון הבאה:




3. בדקו שאין לכם שגיאות קוד

(תוכלו להשוות את התכן שקיבלתם ל example code שמופיע שתי שורות מתחת לדוגמא שלקחתם)




4. הריצו סינתזה וכעת בחנו את התוצאה בעזרת השרטוט שנוצר בעזרת schematic



5. כמה LUT צורך התכנון שלכם ?
 6. כעת שנו את התכנון שלכם ל MUX 1 ל 8 ?

7. שנו את התכנון בעזרת דוגמת התכן הבאה :



דגשים :

1. לא לשכוח לשנות את ה entity בהתאם(עדכנו את מספר הכניסות לשמונה וכן את Selector ל3 ביט)
2. לא לשכוח להוסיף לאחר כל כניסה שהגדרתם נקודה פסיק
3. שימו לב בשורה האחרונה ב ENTITY הנקודה פסיק מופיעה לאחר הסוגריים
8. הריצו סינתזה וכעת בחנו את התוצאה בעזרת השרטוט שנוצר בעזרת schematic(בדומה לדוגמא שביצעתם בשלב 4)

בהצלחה ניר

החומרים לשימוש פנימי בלבד אין להשתמש או להעביר ללא רשות מפורשת בכתב מגיר בלולו

