

الخلاصة الوافية في التصميم المنطقي

Digital Logic Design Handbook

إعداد الطالب المهندس: حسين علي عادل أحمد الكحلاني

المادة: التصميم المنطقي والبوابات الإلكترونية

الجامعة: الجامعة الوطنية - تخصص تكنولوجيا المعلومات (IT)

موجهة لاختبار الدكتور: د. محسن الحيدري

العام الأكاديمي: 2026 م

الدرس الأول: البوابات المنطقية الأساسية والعامة

(Logic Gates)

تعتبر البوابات المنطقية الدوائر الإلكترونية الأساسية التي يتكون منها أي نظام حاسوبي رقمي. يركز الدكتور د. محسن الحيدري في الامتحانات المؤتممة على تفاصيل عدد المدخلات والمخرجات، وشروط تفعيل المخرج (المنطق الرقمي 1 أو 0) لكل بوابة.

1. البوابات الأساسية (Basic Gates)

- **بوابة النفي (NOT Gate / Inverter):**
 - المدخلات والمخرجات: تمتلك مدخلاً واحداً ومخرجاً واحداً فقط.
 - الوظيفة المنطقية: تقوم بعكس الإشارة الرقمية الداخلة إليها. إذا كان المدخل عالياً (**HIGH (1)**) يكون المخرج منخفضاً (**LOW (0)**)، والعكس صحيح.
- **بوابة الضرب المنطقي (AND Gate):**
 - المدخلات والمخرجات: تمتلك مدخلين أو أكثر ومخرجاً واحداً فقط.
 - الوظيفة المنطقية: يعود مخرجها بالقيمة **1 فقط** فقط إذا كانت جميع المدخلات تساوي 1. وفي حال كان أي مدخل يساوي 0، فإن المخرج يكون 0 فوراً.
- **بوابة الجمع المنطقي (OR Gate):**
 - المدخلات والمخرجات: تمتلك مدخلين أو أكثر ومخرجاً واحداً فقط.
 - الوظيفة المنطقية: يعود مخرجها بالقيمة **0 فقط** فقط إذا كانت جميع المدخلات تساوي 0. وإذا وُجد أي مدخل يساوي 1، فإن المخرج يتحول إلى 1.

2. البوابات المشتقة والتطابق (Special Gates)

- **بوابة عدم التطابق (XOR Gate):**
 - الوظيفة المنطقية: يعود مخرجها بالقيمة **1 عندما تكون المدخلات مختلفة (Different)**، مثل (0 و 1) أو (1 و 0). بينما يعود بالقيمة **0** عندما تكون المدخلات متطابقة.
- **بوابة التطابق المنطقي (XNOR Gate):**
 - الوظيفة المنطقية: هي عكس بوابة XOR تماماً. يعود مخرجها بالقيمة **1 عندما تكون المدخلات متطابقة تماماً (Same)**، أي (0 و 0) أو (1 و 1). بينما تعطي **0** إذا اختلفت المدخلات.

3. البوابات العامة والعالمية (Universal Gates) - "تركيز امتحانات مكثف"

لماذا يركز الدكتور د. محسن الحيدري على استخدام بوابتي **NAND** و **NOR** بكثرة في الجانب العملي وتصميم الكمبيوتر؟

قاعدة مصنعية وهندسية هامة:

تسمى بوابتا **NAND** و **NOR** بالبوابات العالمية لأنه هندسياً وعملياً، يمكن بناء وتصميم أي دائرة منطقية أو حاسوب متكامل (سواء كانت تحتوي على **AND**, **OR**, **NOT**) باستخدام نوع واحد فقط من هاتين البوابتين (إما بوابات **NAND** فقط أو بوابات **NOR** فقط). هذا الاعتماد يقلل بشكل هائل من تكلفة التصميم المصنعي للمعالجات والرقائق الإلكترونية ويجعل الرقاقة متجانسة البناء.

- **بوابة NAND:** هي عبارة عن بوابة ضرب منطقي **AND** متبوعة مباشرة بعكاس **NOT**.
- **بوابة NOR:** هي عبارة عن بوابة جمع منطقي **OR** متبوعة مباشرة بعكاس **NOT**.

الدرس الثاني: الدوائر التجميعية (Combinational Logic Circuits)

الدوائر التجميعية هي الدوائر المنطقية التي يعتمد مخرجها في أي لحظة زمنية على قيم المدخلات الحالية الموجودة في تلك اللحظة فقط، ولا تحتوي على أي عناصر تخزين (ذاكرة) للاحتفاظ بالحالات السابقة.

1. دوائر الجمع والطرح الرقمي (Adders & Subtractors)

أ. الجامع النصفى (Half-Adder):

يستخدم لجمع بتين اثنتين فقط (مدخلين **x** و **y**) وينتج عن عملية الجمع مخرجان هما المجموع (**Sum -> S**) والفاصل/ال Carry (**Carry -> C**).

المعادلات المنطقية القانونية للجامع النصفى:

$$S = x \oplus y$$

$$C = x \cdot y$$

ب. الجامع الكامل (Full-Adder):

يقوم بجمع ثلاثة بتات (مدخلين أساسيين **x**, **y** بالإضافة إلى البت المحمل والآتي من المرحلة السابقة **C_{in}**). وينتج عنه مخرجان هما المجموع (**S**) وال Carry الخارجي (**C_{out}**).

ملحوظة الدكتور حول جمع الأعداد الثنائية (Parallel Adder):

عند جمع أعداد ثنائية مكونة من عدة خانات، يتم استخدام طريقة **الجامع التوازي (Parallel Adder)**، وفيه يتم توصيل عدة جوامع كاملة (Full Adders) متتالية خلف بعضها، بحيث ينتقل الـ Carry الناتج من كل مرحلة ليصبح مدخلاً للمرحلة التي تليها، وتسمى هذه الدائرة هندسياً بـ **Ripple Carry Adder**.

جـ. الطراح النصفى (Half-Subtractor):

يستخدم لطرح بتين ثنائيين (مدخلين هما x و y)، وله مخرجان هما الفرق ($D \rightarrow \text{Difference}$) والاستعارة ($B_{out} \rightarrow \text{Borrow}$).

المعادلات المنطقية القانونية للطراح النصفى:

$$D = x \oplus y$$

$$B_{out} = x \bar{\cdot} y$$

(تنبيه: لاحظ بدقة أن شريط النفي الـ Bar يقع فوق المتغير الأول المطروح منه x وليس المطروح).

2. المبدلات والموزعات وناخبات البيانات (Decoders, Encoders, MUX, DEMUX)

تعتبر هذه المكونات من أهم الدوائر التجميعية في تصميم الحاسوب. إليك تفصيلها الشامل من حيث الأبعاد والوظائف والفوائد:

المكون المنطقي	عدد المدخلات	عدد المخرجات	خطوط التحكم / الاختيار	الوظيفة والفوائد الأساسية (Benefits)
مفك الشفرة (Decoder)	n	2^n	خط التمكين (Enable - E)	الوظيفة: يستقبل شفرة ثنائية مضغوطة ويقوم بتنشيط مخرج واحد فقط محدد يقابل تلك الشفرة. فوائده: اختيار عناوين الذاكرة وتفعيل، (Memory Addressing)، الرقائق الإلكترونية.
المشفّر (Encoder)	2^n	n	لا يوجد (أو خطوط أولوية)	الوظيفة: يعمل عكس الديكودر تماماً، يحول خط المدخل النشط الفردي إلى شفرة ثنائية مضغوطة. فوائده: تشفير ضغطات لوحة المفاتيح وتحويلها لشفرة ثنائية يفهمها المعالج.
ناخب البيانات (Multiplexer - MUX)	2^n	1 (مخرج واحد)	خطوط الاختيار (Select Lines = n)	الوظيفة: يعمل كمفتاح اختيار، يختار قناة واحدة من المدخلات الكثيرة ويمرر بياناتها للمخرج بناءً على الشفرة الموجودة في خطوط التحكم. فوائده: توجيه البيانات داخل المعالج، وتحويل البيانات من توازي إلى تسلسلي.
موزع البيانات (Demultiplexer - DEMUX)	1 (مدخل واحد)	2^n	خطوط الاختيار (Select Lines = n)	الوظيفة: عكس ال MUX تماماً، يأخذ البيانات من مدخل واحد ويقوم بتوجيهها وتوزيعها إلى أحد المخرجات المتعددة حسب شفرة خطوط التحكم. فوائده: توزيع البيانات الرقمية، وتحويل البيانات من تسلسلي إلى توازي.

⚠ خدعة الامتحان الكبرى (خط التمكين Enable):

يحتوي مفك الشفرة (Decoder) على خط تحكم حرج يسمى **Enable (E)**. إذا كان هذا الخط غير نشط (يساوي 0 في حالة active-high)، فإن الديكودر يتم إطفاءه تماماً وتصبح جميع المخرجات **بلا استثناء تساوي 0**، ولا يلتفت الديكودر لقيم المدخلات إطلاقاً. يركز الدكتور على هذا السؤال في صيغة (صح أو خطأ) بشكل دائم!

الدرس الثالث: الدوائر التسلسلية وأدوات التبسيط (Sequential Logic & K-Map)

1. الدوائر التسلسلية (Sequential Circuits)

على عكس الدوائر التجميعية، الدوائر التسلسلية تحتوي **عناصر ذاكرة (Memory Elements)** وبالتالي فإن مخرجاتها في أي وقت تعتمد على المدخلات الحالية بالإضافة إلى الحالة السابقة المخزنة في الذاكرة.

تنقسم الدوائر التسلسلية حسب تزامنها مع الوقت إلى نوعين:

- **الدوائر المتزامنة (Synchronous Circuits):** وتسمى (Clocked)، حيث يتم التحكم في توقيت عملها وتغير حالاتها بواسطة نبضات ساعة منتظمة ودورية (Clock).
- **الدوائر غير المتزامنة (Asynchronous Circuits):** وتسمى (Unclocked)، وتتغير حالاتها مباشرة فور تغير أي مدخل دون انتظار نبضة الساعة.

2. القلابات والمسجلات الرقمية (Flip-Flops & Registers)

- **القلاب (Flip-Flop):** هو وحدة بناء الذاكرة الأساسية في الحاسوب، وله القدرة على تخزين **بت واحد فقط (1-bit)** (في نفس الوقت).
مثال امتحاني: قلاب الـ **SR-Latch** المبني باستخدام بوابات **NAND** يدخل في حالة غير مسموحة أو حالة حظر (**Forbidden State**) عندما يتم إدخال **S=0, R=0** معاً.
- **المسجل (Register):** هو عبارة عن مجموعة من القلابات المتصلة معاً على التوالي، ويستخدم لتخزين كلمة رقمية كاملة (Data Word).
- **حسابات الأحجام والبتات (مهم للأتمتة):**
 - القلاب الفردي (**1 Flip-Flop**) = يخزن بت واحد **1-bit**.
 - الـ **Nibble** = يتكون من 4 قلابات ويخزن **4-bit**.
 - الـ **Byte** (البايت الواحد) = يتكون من 8 قلابات ويخزن **8-bit**.
 - الـ **2 Bytes** = تتكون من 16 قلاباً وتخزن **16-bit**.

3. فوائد خريطة كارنوف (Karnaugh Map - K-Map)

تعتبر خريطة كارنوف أداة رسومية وتنظيمية هامة جداً في هندسة المنطق الرقمي. **فوائدها الأساسية تتلخص في:**

1. تبسيط واختصار الدوال البوليانية (Boolean Functions) المعقدة إلى أقسط صورة ممكنة.
2. تقليل عدد البوابات المنطقية المستخدمة في التصميم، مما يؤدي مباشرة إلى تقليل حجم الدائرة الإلكترونية، خفض تكلفة التصنيع، وتقليل استهلاك الطاقة والحرارة الناتجة داخل المعالج.

الدرس الرابع: بنك أسئلة الأتمتة النهائي والامتحانات (MCQ & True/False)

تم تصميم هذه الأسئلة بشكل يحاكي تماماً أسلوب الدكتور د. محسن الحيدري وطريقة صياغته لأسئلة الخدع المنطقية واللغوية في الأتمتة.

الجزء الأول: أسئلة الصح والخطأ (True or False)

1. A NOT gate is a logic circuit that can have more than one input line.

() True () False

2. If any input to an AND gate is zero (0), the output of the gate is guaranteed to be zero (0).

() True () False

3. The output of an exclusive-OR (XOR) gate is 1 if the inputs are identical (Same).

() True () False

4. NAND and NOR gates can be considered as universal gates because any logic function can be implemented using them.

() True () False

5. A Multiplexer (MUX) is a logic circuit that takes a single input source and routes it onto several output lines.

☐ True ☐ False

6. When the active-high Enable (E) input of a Decoder is LOW (0), all outputs of the decoder will be LOW (0).

☐ True ☐ False

7. In a Half-Subtractor, the expression for the Borrow output is $B_{out} = \bar{x}y$, where x is the minuend and y is the subtrahend.

☐ True ☐ False

8. Asynchronous sequential circuits are strictly synchronized using a master clock signal.

☐ True ☐ False

9. A standard Register composed of 8 Flip-Flops can store exactly 1 Byte of digital data.

☐ True ☐ False

10. The primary benefit of using a Karnaugh Map (K-Map) is to simplify Boolean functions to reduce the number of logic gates needed.

☐ True ☐ False

الجزء الثاني: أسئلة الاختيار من متعدد (Multiple Choice Questions)

1. When all inputs to an OR gate are 0 (LOW), the output is:

- (a) 1 (HIGH)
- (b) 0 (LOW)
- (c) Undefined
- (d) Alternating

2. Which of the following components takes n input lines and provides a maximum of 2^n output lines?

- (a) Multiplexer
- (b) Encoder
- (c) Decoder
- (d) Demultiplexer

3. An exclusive-NOR (XNOR) gate produces an output of 1 (HIGH) only when its inputs are:

- (a) Different from each other
- (b) Both equal to 0 only
- (c) Identical to each other (Same)
- (d) Both equal to 1 only

4. To implement a 4x16 Decoder using standard 3x8 Decoders, the total number of 3x8 decoders required is:

- (a) 1
- (b) 2
- (c) 3
- (d) 4

5. A Multiplexer (MUX) that features 4 Select Lines can handle a maximum of how many Input lines?

- (a) 4 Inputs
- (b) 8 Inputs
- (c) 16 Inputs
- (d) 32 Inputs

6. If a Full-Adder has inputs $x=1$, $y=1$ and an input carry $C_{in}=1$, the Sum (S) and Output Carry C_{out} will be:

- (a) $S=0$, $C_{out}=1$
- (b) $S=1$, $C_{out}=1$
- (c) $S=1$, $C_{out}=0$
- (d) $S=0$, $C_{out}=0$

7. In a basic SR Latch built using NAND gates, applying $S=0$ and $R=0$ simultaneously results in a/an:

- (a) No change state
- (b) Reset state
- (c) Set state
- (d) Invalid / Forbidden state

8. Digital data storage capacity of 1 Nibble requires a register consisting of how many Flip-Flops?

- (a) 1 Flip-Flop
- (b) 4 Flip-Flops
- (c) 8 Flip-Flops
- (d) 16 Flip-Flops

مفتاح الحل النموذجي والتفسير العلمي للأتمتة

حلول الصح والخطأ (True / False Key):

1. False - بوابة NOT لها مدخل واحد فقط دائماً ولا يمكن أن تزيد عن ذلك.
2. True - بوابة AND هي بوابة ضرب منطقي، أي صفر في أي مدخل يصفر الناتج النهائي فوراً.
3. False - بوابة XOR تعطي 1 عندما تكون المدخلات مختلفة وتصفر عند المتطابقة.
4. True - هذا هو سبب تسميتها بالبوابات العالمية (Universal).
5. False - العبارة تصف الـ DEMUX وليس الـ MUX. المكس يأخذ مدخلات كثيرة ويخرجها في خط واحد.
6. True - خط الـ Enable إذا طُفئ (0)، يتم شل حركة الديكودر وتصبح كل مخرجاته أصفاراً.
7. True - المعادلة المنطقية صحيحة للطراح النصفية والنفي يقع على المتغير الأول x .
8. False - الدوائر غير المتزامنة (Asynchronous) لا تستخدم الساعة (Clock) بل تعتمد على التغير المباشر.
9. True - كل بايت يتكون من 8 بت، وبما أن كل قلاب يخزن بت واحد، فنحن بحاجة لـ 8 قلابات.
10. True - الفائدة الأساسية والهدف الجوهري لخريطة كارنوف هو الاختصار والتبسيط لتقليل البوابات.

حلول الاختيار من متعدد (MCQ Key):

1. (b) 0 (LOW) - مخرج بوابة OR يكون صفراً فقط فقط إذا كانت جميع المدخلات أصفاراً.
2. (c) Decoder - مفك الشفرة هو المكون المنطقي الذي يحول من البعد n إلى 2^n .
3. (c) Identical to each other (Same) - بوابة التطابق XNOR تعطي 1 عندما تتطابق المدخلات تماماً (00 أو 11).
4. (b) 2 - بقسمة المخرجات المطلوبة على المخرجات المتوفرة: 16 تقسيم 8 يساوي 2 ديكودر.
5. (c) 16 Inputs - العلاقة القانونية هي 2^n ، وبما أن عدد خطوط الاختيار 4 فإن $2^4 = 16$ مدخلاً.
6. (b) $S=1, C_{out}=1$ - ناتج جمع $1+1+1$ في النظام الثنائي هو 3، ويكتب ثنائياً كـ 11 (أي المجموع 1 والمحمل 1).
7. (d) Invalid / Forbidden state - في قلابات NAND، إدخال أصفار على الطرفين ممنوع منطقياً وهندسياً لأن المخرجين سيصبحان 1 في نفس الوقت.
8. (b) 4 Flip-Flops - لأن الـ Nibble يساوي 4 بت، وكل بت يحتاج قلاباً واحداً لتخزينه.