دليل المراجعة السريع — معمارية وتنظيم الحاسوب

Computer Organization & Architecture · مبني على ملفات المحاضرة المرفقة (الفصول 1، 2، 3، 4، 5، 6، 7، 14، 16) · ملخّص مركّز للامتحان وليس ترجمة كاملة. **الفصول 8–13 و15 لم تكن ضمن الملفات المرفقة، لذلك لا يغطيها هذا الدليل.**

كيف تستخدمه: 🟦 = صيغة/قاعدة · 🟥 = خطأ شائع (misconception) · 🟩 = نصيحة للامتحان. المصطلحات الإنجليزية تُحفظ كما هي لأن الامتحان بالإنجليزية.

1) الأسس — Ch1: Foundations

Architecture vs Organization (يتكرر كثيراً)

	Computer Architecture (المعمارية)	Computer Organization (التنظيم)
التعريف	الخصائص **المرئية للمبرمج** (visible to the programmer) وتؤثر مباشرة على التنفيذ المنطقي للبرنامج	الوحدات التشغيلية **(operational units)** وترابطها لتحقيق مواصفات المعمارية؛ تفاصيل **شفافة** للمبرمج
أمثلة	instruction set، عدد بتات أنواع البيانات، آليات I/O، تقنيات العنونة addressing	control signals، الواجهات بين الحاسوب والطرفيات، تقنية الذاكرة المستخدمة
الغرض	ماذا يفعل الحاسوب (what)	كيف يعمل (how)
الترتيب	تُصمَّم أولاً	تبدأ بعد إنهاء المعمارية

خطأ شائع: الخلط بين الاثنين. القاعدة: «هل المبرمج يراه؟» نعم = Architecture، لا = Organization.

Von Neumann و Structure/Function

- أربعة أنظمة فرعية: Memory, ALU, Control Unit, I/O؛ البرنامج **مخزَّن في الذاكرة** وتُنفَّذ تعليماته **تسلسلياً**.
- الـ system bus = data bus + address bus + control bus.
- أربع وظائف: data movement, data storage, data processing, control.
- بنية الحاسوب: CPU, Main memory, I/O, System interconnection؛ بنية الـ CPU: Registers, ALU, Control Unit, Internal bus.
- **CPU / Processor / Core:** الـ core وحدة معالجة داخل الشريحة؛ الـ processor قطعة سيليكون تحتوي core واحداً أو أكثر (multicore). ← «الـ core جزء من الـ processor» وليس العكس.

تطور الحاسوب

الجيل	التقنية	نقاط الامتحان
الأول	صمامات مفرّغة Vacuum tubes	حاسوب IAS: stored program concept (von Neumann)، نُشر 1945 لـ EDVAC، اكتمل 1952)؛ كلمة 40 بت = تعليمتان × (8 بت opcode + 12 بت address)؛ ذاكرة 4096 كلمة
الثاني	ترانزستورات Transistors	أصغر وأرخص وحرارة أقل (Bell Labs 1947)؛ لغات عالية المستوى؛ **Data channels** (وحدة I/O مستقلة لها معالج، IBM 7094)
الثالث	دارات متكاملة Integrated Circuits (1958)	بوابات (معالجة) + خلايا ذاكرة (تخزين) + ربط (نقل)
لاحقاً	Microprocessors	Intel 4004 (1971) أول CPU على شريحة؛ 8008 (1972) أول 8-bit؛ 8080 (1974) أول general-purpose

قانون Moore (1965): عدد الترانزستورات على الشريحة يتضاعف كل سنة، ثم كل 18 شهراً منذ السبعينات. نتائجه: انخفاض الكلفة، مسارات كهربائية أقصر (سرعة أعلى)، حجم أصغر، طاقة وتبريد أقل، وصلات أقل بين الشرائح.

سجلات IAS: MBR (يحمل الكلمة المقروءة/المكتوبة)، MAR (عنوان الكلمة)، IR (يحمل 8-bit opcode)، IBR (التعليمة اليمنى مؤقتاً)، PC (عنوان زوج التعليمات التالي)، AC & MQ (معاملات ونتائج ALU مؤقتة).

Embedded / IoT / Cloud

- **Embedded system:** إلكترونيات وبرمجيات داخل منتج؛ وظيفة ثابتة؛ تتفاعل عبر sensors/actuators (A/D و D/A)؛ محسَّنة للطاقة وحجم الكود والوزن والكلفة. **Microcontroller** = «حاسوب على شريحة» (processor + ROM +

.(RAM + clock + I/O

- **IoT:** أشياء لها IP تُحدَّد وتُتحكَّم عبر الإنترنت (RFID, WiFi, mobile, GPS).
- **Cloud:** IaaS (تأجير موارد المعالجة والتخزين والشبكة) ⊃ PaaS (نشر تطبيقات العميل) ⊃ SaaS (تطبيقات المزوّد).
العميل يدير: Traditional = كل شيء، IaaS = من التطبيقات حتى PaaS، Databases = التطبيقات فقط، SaaS = لا شيء.

2) تحسين الأداء — Ch2: Performance

التقنية	الفكرة
Pipelining	تراكب مراحل عدة تعليمات (خط تجميع). **لا يقلّل زمن التعليمة الواحدة** بل الزمن الكلي للبرنامج.
Superscalar	إصدار **عدة تعليمات مستقلة في كل clock cycle** بعدة pipelines متوازية (ILP).
Superpipelined	تقسيم مراحل الـ pipeline إلى مراحل أدقّ ← تردد أعلى وعمق أكبر.
Data flow analysis	تحليل اعتماد التعليمات على نتائج بعضها لوضع جدول تنفيذ مُحسَّن.
Branch prediction	توقّع الفرع التالي لإبقاء الـ pipeline ممتلئاً؛ التوقع الخاطئ = عمل مُهدَر وتوقف.
Speculative execution	تنفيذ مسبق للتعليمات بالاعتماد على branch prediction + data flow، مع حفظ النتائج مؤقتاً.

Performance Balance (التوازن)

- المشكلة: الـ DRAM أبطأ بكثير من المعالج؛ **توازن النظام أهم من سرعة مكوّن واحد**.
- ثلاثة حلول: (1) زيادة البتات المجلوبة دفعة واحدة (DRAM «أعرض» لا «أعمق» + مسارات بيانات أعرض)؛ (2) تقليل مرات الوصول للذاكرة بإضافة cache وهرمية ذاكرة؛ (3) **زيادة عرض نطاق الربط interconnect bandwidth** (buses أسرع وهرمية buses) ← يحسّن سرعة نقل البيانات.

تحسين تنظيم الشريحة ومعماريتها

- رفع سرعة العتاد (المزيد من البوابات، رفع الـ clock)، وزيادة حجم/سرعة الـ caches.
- **Multicore:** معالجات أبسط عدة على شريحة بدل معالج معقد واحد مع cache مشتركة؛ مستويات cache (L1/L2/L3).
- **MIC** = عدد كبير من معالجات **general-purpose متجانسة**؛ **GPU** = صُمّمت أصلاً لمعالجة الرسوميات ← الفرق الجوهري: **نوع المهام المصمَّمة لها**.

خطأ شائع: «الـ pipeline يجعل كل تعليمة أسرع» — خطأ؛ الأسرع هو البرنامج ككل (throughput).

3) وظيفة الحاسوب والربط — Ch3

- **Registers:** MAR (عنوان للقراءة/الكتابة)، MBR (البيانات)، I/OAR (يحدد جهاز I/O)، I/OBR (تبادل بيانات CPU ↔ I/O).
- **أنواع الإجراءات الأربعة:** control، data processing، processor-I/O، processor-memory.

Instruction cycle — سبع حالات (احفظ الاختصارات)

#	الحالة	الاختصار	المعنى
1	Instruction fetch	if	جلب التعليمة من الذاكرة
2	Instruction operation decoding	iod	تحديد نوع العملية والمعاملات
3	Operand address calculation	oac	حساب عنوان المعامل
4	Operand fetch	of	جلب المعامل
5	Data operation	do	تنفيذ العملية
6	Operand store	os	كتابة النتيجة
7	Instruction address calculation	iac	**تحديد عنوان التعليمة التالية**

المقاطعات Interrupts وDMA

- المقاطعة تطلب من المعالج تعليق التنفيذ وخدمة الـ **ISR** ثم الاستئناف. تُضاف خطوة **interrupt check** بعد حفظ المعامل.
- الأصناف الأربعة: Program (overflow، قسمة على صفر، تعليمة غير شرعية)، Timer، I/O، Hardware failure (انقطاع طاقة، parity error).
- **DMA:** يسمح لوحدة I/O بالقراءة/الكتابة مباشرة من/إلى الذاكرة دون إشغال المعالج.

Buses

Bus	الوظيفة
Data	نقل البيانات؛ **عرضه (width) = عدد البتات في المرة الواحدة** وعامل رئيسي في الأداء
Address	تحديد مصدر/وجهة البيانات وعناوين منافذ I/O
Control	التحكم في الوصول للخطوط: timing + command

- خطوط التحكم: **Bus request**، Memory read/write، I/O read/write (أريد الـ bus)، **Bus grant** (مُنِحت الـ bus)، **Interrupt request**، **Transfer ACK** (مقاطعة معلّقة)، **Interrupt ACK** (اعتراف بالتعرّف عليها)، Clock، Reset.
- إشارة أي جهاز تصل لكل الأجهزة على الـ bus؛ إرسال جهازين معاً = تشويش (garbled).

4) نظام الذاكرة — Ch4: Memory System

طريقة الوصول	الآلية	زمن الوصول	مثال
Sequential	تسلسل خطي للسجلات	متغيّر	Tape
Direct	عنوان فريد حسب الموقع الفيزيائي (آلية قراءة مشتركة)	متغيّر	Disk
Random	أي موقع بعنوانه مباشرة	ثابت	RAM
Associative	الاسترجاع بجزء من **المحتوى** لا بالعنوان	ثابت	Cache

- Internal = يصلها المعالج مباشرة (registers, cache, main). External = عبر وحدة I/O (disks, tapes).
- الأنواع الفيزيائية: semiconductor، magnetic، optical، magneto-optical. وحدة النقل: word (داخلي) أو block (خارجي).

مبدأ الـ Hierarchy: أسرع ← أغلى لكل بت؛ سعة أكبر ← أرخص لكل بت؛ سعة أكبر ← أبطأ. الترتيب من الأعلى: Registers › On-chip cache › Off-chip cache › Main memory › Flash › Disk › Tape. كلما نزلنا: زمن وصول أكبر، حجم أكبر، تكلفة/بت أقل.

المستوى	التقنية	وحدة النقل	يديره
Registers	CMOS	word (32 bit)	Compiler
Cache	SRAM / eDRAM	block (32 B)	Processor hardware
Main memory	DRAM	page (1 kB)	OS
Secondary	Magnetic disk	sector (512 B)	OS/user

5) الذاكرة المخبئية — Ch5: Cache

- **Hit:** الكلمة موجودة في الـ cache. **Miss:** غير موجودة ← يُحمَّل الـ block من الذاكرة الرئيسية، وتُسلَّم الكلمة للمعالج بالتوازي.
- الذاكرة الرئيسية: 2^n عنوان، مقسّمة إلى M block، كل block فيه K كلمة. الـ cache فيه C line، كل line = block + Tag (و $C \ll M$).

Mapping	القاعدة	ميزة/عيب
Direct	كل block ← **line** **واحد ثابت** (many-to-one): `line = block mod m`	الأبسط؛ لا حاجة لخوارزمية استبدال؛ تنافس blocks على نفس الـ line
Associative	أي block ← **أي** **line** (any-to-any)؛ تُفحص كل الـ tags في آنٍ واحد	مرن لكن يحتاج مقارنات كثيرة
Set associative	الـ cache = v sets × k lines: `m = v × k`؛ كل block ← **set** **واحد**، وأي line داخله	حل وسط بين الاثنين

- **Replacement (للـ associative/set):** LRU (الأقدم استخداماً — الأفضل والأشهر)، FIFO (الأقدم دخولاً)، LFU (الأقل استخداماً)، Random.
- **Write policy:** Write-through: الكتابة للـ cache والذاكرة معاً ← أبسط لكن **حركة (traffic) كبيرة**. Write-back: الكتابة للـ cache فقط ← أقل كتابات للذاكرة لكن **دارات معقدة** (أجزاء من الذاكرة غير محدّثة).
- **Logical vs Physical cache:** الـ logical بين المعالج والـ MMU (يستقبل عنواناً افتراضياً)؛ الـ physical بين الـ MMU والذاكرة (عنوان فيزيائي). ترجمة العناوين تتم بجدول الصفحات page table الذي يديره نظام التشغيل.
- مستويات: L1 داخلي وغالباً **split** (تعليمات/بيانات)، L2 خارجي وغالباً **unified**.

صيغ عامة (من خارج الملفات — معرفة عامة): Hit ratio = hits / total accesses · Average access time = $H \cdot T_{cache} + (1-H) \cdot (T_{cache} + T_{memory})$.

خطأ شائع: «Write-through يقلّل نسبة الـ hit» — خطأ؛ عيبه حركة الكتابة الكبيرة وليس الـ hit rate. وتعقيد التنفيذ هو عيب write-back.

6) الذاكرة الداخلية — Ch6: Internal Memory

	DRAM	SRAM
الخلية	مكثّف + ترانزستور واحد (شحنة)	6 ترانزستورات (flip-flop) — نفس عناصر منطق المعالج
Refresh	**نعم** كل 10–100 ms (للحفاظ على البيانات)	لا
السرعة/السعر/الكثافة	أبطأ، أرخص، أكثر كثافة	أسرع، أغلى، أقل كثافة
الاستخدام	Main memory	Cache

كلاهما **volatile**. فقط RAM متطايرة؛ بقية العائلة (ROM, PROM, EPROM, EEPROM, Flash) غير متطايرة.

النوع	الكتابة / المسح
ROM	تُكتب أثناء التصنيع؛ لا تُعدَّل؛ كلفة ثابتة عالية؛ لا مجال للخطأ
PROM	تُكتب **مرة واحدة** كهربائياً بعد التصنيع (بجهاز خاص)
EPROM	يُمسح بالأشعة فوق البنفسجية **على مستوى الشريحة**، ويتكرر
EEPROM	يُمسح كهربائياً **بايت-بايت**؛ **يُكتب في أي وقت دون مسح المحتوى السابق**
Flash	مسح كهربائي **على مستوى كتل (block)** — وسط بين EPROM وEEPROM في الكلفة والوظيفة

- **Interleaved memory:** K bank تخدم K طلب معاً ← معدل قراءة/كتابة × K.
- **الأخطاء:** Hard failure (عطل دائم: عالق على 0/1) vs Soft error (عشوائي غير مدمّر). تُضاف بتات parity: كود من الـ data يُخزَّن معها؛ عند القراءة تُقارن: (لا خطأ) أو (خطأ ويصحَّح) أو (خطأ ولا يصحَّح). الطرق: Parity، CRC، Hamming.
- **تحسينات DRAM:** SDRAM (متزامنة مع clock النظام)، DDR (نقل مرتين لكل دورة: الحافة الصاعدة والهابطة)، CDRAM (DRAM + SRAM cache صغير 16 Kb).

7) الذاكرة الخارجية — Ch7: External Memory

- **platter** Disk: **له سطحان** ← كل سطح tracks (حلقات متحدة المركز) ← sectors تفصلها gaps. الرأس على ذراع يتحرك شعاعياً ويطفو على وسادة هوائية (Winchester).
- مادة القرص: ألمنيوم أو **خليط زجاج وسيراميك** (زجاج: عيوب سطحية أقل، صلابة أكبر، مقاومة صدمات أفضل).
- تصنيف الأقراص: Head motion (fixed: رأس لكل track / movable: رأس لكل سطح)، Portability (removable / non-removable)، Sides (double / أرخص single sided)، Platters (single / multiple)، Head mechanism (Contact, Fixed gap, Aerodynamic gap).
- رأس أضيق ← tracks أضيق ← كثافة أعلى، لكن لازم يقترب أكثر ← خطر أخطاء أكبر.

مقابل SSD HDD	
SSD	بلا أجزاء متحركة (NAND flash + controller + cache) ← IOPS أعلى، زمن وصول أقل، متانة وعمر أطول، **طاقة أقل**، هدوء؛ مقاومة صدمات حتى 1500g
HDD	أجزاء ميكانيكية ← أبطأ وأقل متانة (55g تشغيلياً / 350g غير تشغيلي)
Optical	CD ≈ 700 MB · DVD 4.7–8.5 GB · Blu-ray 25–128 GB؛ ROM = قراءة فقط، R = مرة واحدة، RW = متعدد

8) أنماط العنونة — Ch14: Addressing Modes

A = حقل العنوان في التعليمة · R = register · EA = Effective Address · ( ) = «محتويات»

النمط	الصيغة	مكان المعامل	الاستخدام (للامتحان)
Immediate	Operand = A	داخل التعليمة	تهيئة registers بقيمة ثابتة
Direct	EA = A	الذاكرة (مرجع واحد)	الوصول لبيانات static، تنفيذ المتغيرات
Indirect	EA = (A)	الذاكرة (مرجعان)	المؤشرات؛ **تمرير مصفوفة كمعامل**
Register	EA = R	في register	بيانات سريعة / متغيرات
Register indirect	EA = (R)	الذاكرة	المؤشرات؛ **تمرير مصفوفة كمعامل**
Relative	EA = A + (PC)	الذاكرة	تعليمات الفروع (تغيير التسلسل)
Base-register	EA = A + (R)	الذاكرة	relocatable code، **recursive procedures**
Indexing	EA = A + (R)	الذاكرة	المصفوفات والحلقات، **records**
Stack	أعلى المكدس (SP)	implied	تعليمات بلا مرجع ذاكرة صريح

أهم فخ: Base-register و Indexing لهما نفس الصيغة `EA = A + (R)` لكن الأدوار **معكوسة**: في **Base-register** الـ register يحمل عنوان الذاكرة والحقل A يحمل الإزاحة (displacement)؛ في **Indexing** الحقل A يحمل عنوان الذاكرة والـ register يحمل الإزاحة الموجبة.

- كيف يعرف المعالج النمط؟ من **mode field** (بتات في التعليمة). طول التعليمة يجب أن يساوي طول النقل من الذاكرة أو مضاعفاً له. عوامل توزيع البتات: عدد الأنماط، عدد المعاملات، register مقابل memory، عدد مجموعات registers، مدى العنوان، granularity.
- Variable-length instructions: مدمجة وفعّالة لكنها تعقّد المعالج (لا يعرف طول التعليمة التالية).

9) بنية المعالج ووظيفته — Ch16

- **CPU** = ALU (status flags, **shifter**, **complementer**, arithmetic & boolean logic) + Registers + Control Unit + internal bus. الـ complementer يولّد المتمّم (يُستخدم في الحساب كالطرح).
- **Registers:** User-visible (تقليل مراجع الذاكرة) وControl and status (**تستخدمها الـ control unit للتحكم بعمل المعالج** وبرامج نظام التشغيل).
- **PSW flags:** Sign, Zero, Carry, Equal, Overflow, Interrupt enable/disable.
- **Fetch cycle:** PC → MAR → address bus → memory read → data bus → MBR → IR، و PC ← PC+1.
- **Indirect cycle:** أيمن N بتّ من MBR → MAR ثم قراءة لجلب عنوان المعامل. **Interrupt cycle:** PC → MBR → الذاكرة (موقع محجوز مثل stack pointer)، ثم PC ← عنوان الـ ISR.

Pipeline: ما يحدّ الأداء وأنواع الـ Hazards

- العوامل المحدِّدة: اختلاف مدة المراحل، **conditional branch**، المقاطعات.
- **Hazard (pipeline bubble)** — ثلاثة أنواع: **Resource** (تعليمتان تحتاجان المورد نفسه)، **Data**، **Control/branch** (توقّع فرع خاطئ).
- **Data hazards:** RAW (قراءة بعد كتابة — اعتماد حقيقي)، WAR (كتابة بعد قراءة)، WAW (كتابة بعد كتابة).
- **معالجة الفروع:** Multiple streams، Prefetch branch target، Loop buffer، Branch prediction، Delayed branch (تنفيذ تعليمة delay slot).

10) أخطاء شائعة وقائمة مراجعة أخيرة

- Pipelining يقلّل زمن البرنامج الكلي وليس زمن كل تعليمة.
- Superscalar = تعليمات أكثر لكل cycle؛ Superpipelined = مراحل أكثر وأصغر.
- DRAM تحتاج refresh **للحفاظ على البيانات** وليس لزيادة السرعة.
- EEPROM بايت-بايت؛ Flash على كتل؛ EPROM على مستوى الشريحة بالأشعة فوق البنفسجية.
- Single-sided disk **أرخص** من double-sided.
- Base-register ≠ Indexing رغم تطابق الصيغة (انظر الفخ أعلاه).
- Interrupt request ≠ Interrupt ACK ≠ Bus request/grant.
- Associative access = بالمحتوى؛ Direct mapping = line واحد ثابت؛ Associative mapping = أي line.

قبل الامتحان: احفظ (1) الحالات السبع للـ instruction cycle باختصاراتها، (2) جدول أنماط العنونة وصيغ EA، (3) الفروق DRAM/SRAM وعائلة ROM، (4) أنواع mapping وسياسات الكتابة والاستبدال، (5) hazards الثلاثة وطرق معالجة الفروع الخمس، (6) مقارنة Architecture vs Organization، (7) SSD/HDD.

مصدر المحتوى: ملفات المحاضرة المرفقة فقط (ما عدا الصيغتين الموسومتين «من خارج الملفات»). لم تُستخدم مراجع خارجية في هذا الدليل.