


2:1 CMOS Multiplexer Design & Layout Optimization

I.True table,schematic và symbol:


1. Truth table:

S	Out
0	D0
1	D1

2. Schematic:



3.Symbol:



4. Hoạt động của mux2-1:

- Trường hợp 1: Khi $S = 0$ (và $S' = 1$)

+ Nhánh D0: Transistor NM3 nhận tín hiệu $S'=1$ vào cực cổng nên dẫn.

- Transistor PM8 nhận tín hiệu $S=0$ vào cực cổng nên dẫn.
- Cặp transistor này tạo thành một đường dẫn logic thông suốt, cho phép tín hiệu từ D0 truyền trực tiếp tới ngõ ra OUT.

+ Nhánh D1:

- Transistor NM2 nhận tín hiệu $S=0$ nên ngắt.
- Transistor PM6 nhận tín hiệu $S'=1$ nên ngắt.
- Nhánh này bị cô lập hoàn toàn, không cho tín hiệu D1 tác động đến ngõ ra.

$\Rightarrow$ Ngõ ra O = D0.

- Trường hợp 2: Khi $S = 1$ (và $S' = 0$)

+ Nhánh D0:

- Transistor NM3 nhận $S'=0$ nên ngắt.
- Transistor PM8 nhận $S=1$ nên ngắt.
- Nhánh D0 bị ngắt kết nối khỏi ngõ ra.

+ Nhánh D1:


- Transistor NM2 nhận tín hiệu $S=1$ nên dẫn.
- Transistor PM6 nhận tín hiệu $S'=0$ nên dẫn.
- Cặp transistor này mở ra đường dẫn, cho phép tín hiệu từ D1 truyền tới ngõ ra .

$\Rightarrow$ Ngõ ra O = D1.


II. DC analysis và transient simulations.

1. Mạch test bench:

- Mạch testbench của DC analysis:



- Mạch testbench của transient simulation:



- Thông số nguồn Vpulse:

+ Vpulse 0:

Parameter	Value
Voltage 1	0V
Voltage 2	1V
Rise time	1ps
Fall time	1ps

Delay	0ns
Pulse width	2ns
Period	4ns

+ Vpulse 5: Thay đổi delay = 1ns

+ Vpulse 6: Thay đổi delay =500ps

2. Kết quả và phân tích:

2.1.Kết quả của DC analysis:

- D1=0,S=0

Vin_D0(V)	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	0.9	1
Vout(V)	144.834n	145.514n	152.873n	231.291n	999.696m	1	1	1	1	1

- D1=1,S=0

Vin_D0(V)	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	0.9	1
Vout(V)	144.85n	145.73n	154.71n	249.069n	999.907m	1	1	1	1	1

- D0=0,S=1


Vin_D1(V)	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	0.9	1
Vout(V)	144.84n	145.51n	152.87n	229.865n	999.89m	1	1	1	1	1

- D0=1,S=1


Vin_D1(V)	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8	0.9	1
Vout(V)	144.85n	145.73n	154.69n	245.918n	999.928m	1	1	1	1	1

Dạng sóng sau khi mô phỏng :

- D1=0,S=0,D0=[0,1]




- + $V_{OH} = 1\text{ V}$
- + $V_{OL} = 0\text{ V}$
- + $V_{IL} = 481\text{mV}$.
- + $V_{IH} = 490\text{mV}$
- + $V_M = 486\text{mV}$
- $D1=1, S=0, D0=[0,1]$




- + $V_{OH} = 1\text{ V}$
- + $V_{OL} = 0\text{ V}$

- + $V_{IL}=478\text{mV}$.
- + $V_{IH}=485\text{mV}$
- + $V_M =480\text{mV}$
- $D0=0, S=1, D1=[0,1]$




- + $V_{OH} =1 \text{ V}$
- + $V_{OL}= 0 \text{ V}$
- + $V_{IL}=484\text{mV}$.
- + $V_{IH}=490\text{mV}$
- + $V_M =486\text{mV}$
- $D0=1, S=1, D1=[0,1]$




- + $V_{OH} = 1\text{ V}$
- + $V_{OL} = 0\text{ V}$
- + $V_{IL} = 484\text{mV}$
- + $V_{IH} = 489\text{mV}$
- + $V_M = 484\text{mV}$

2.2. Kết quả của transient simulation:


- Dạng sóng sau khi mô phỏng :



- Đo t_{pdf} và t_{pdr} bằng point marker:




- Đo t_{rise} và t_{fall} bằng point marker:



Parameter	Result
t_{rise} - Rising time (10% – 90%)	1.02ns
t_{fall} - Falling time (90% – 10%)	544ps
t_{pdr} - Rising propagation delay (90% – 50%)	30.62ps
t_{pdf} - Falling propagation delay (10% – 50%)	35.8ps
t_{pd} - Average propagation delay (50% - 50%)	23.03ps
Dynamic power	1.698 μ W
Static power	500pW

III. Layout của mạch và kiểm tra DRC, LVS

1. Layout:



2. Chạy DRC, LVS và sửa lỗi.

2.1. Chạy DRC và sửa lỗi:

- Lần đầu chạy DRC:


Explain		Return On Top	
Cell/Rule	Color	Count	Level
TOP mux2_1		19	0
✗ METAL1.A.1	Red	5	
✗ METAL1.SP.1.1	Blue	11	
✗ METAL2.A.1	Pink	1	
✗ NLVT.SP.1	Green	1	
✗ POLY.SP.3	Orange	1	

Total: 19 results in 5 of 562 checks. Total number of non-empty checks is 5.

- Lỗi METAL1.A.1: kích thước metal1 ở các pin nối poly với các chân input nhỏ hơn 0.02um.


→ Sửa lỗi: thay đổi kích thước chân pin lớn hơn 0.02um

- Lỗi METAL1.SP.1.1: khoảng cách giữa các lớp metal1 phải lớn hơn 0.06um




→ Sửa lỗi: vẽ lại các đường metal1 và khoảng cách giữa chúng lớn hơn 0.06um

- Lỗi METAL2.A.1: metal2 có kích thước phải lớn hơn 0.02um



→ Sửa lỗi: không để lớp M2-M1 chồng lên Pin out và thay đổi kích thước của lớp via M2-M1.


- Lỗi NLVT.SP.1: giữa 2 cực S của nmos phải có khoảng cách lớn hơn 0.12



→ Sửa lỗi: dùng thước đo khoảng cách giữa 2 cực S của nmos và xếp dịch để khoảng cách của chúng lớn hơn 0.12

- Lỗi POLY.SP.3: khoảng cách giữa các lớp poly phải lớn hơn 0.06um

→ Sửa lỗi: Thay đổi khoảng cách giữa các lớp Poly để chúng lớn hơn 0.06um.
Sau khi đã sửa các lỗi và chạy lại DRC thì đã không còn tồn tại lỗi.



2.2. Chạy LVS và sửa lỗi:

Lần đầu chạy LVS:

CELL MAP/LVT SUMMARY
LVS RULES
mux2_1 pin mismatches

mux2_1

STATISTICS

Cell	Original lay : sch	Filtered lay : sch	Reduced lay : sch	Unmatched lay : sch
MP [4 pins]	:	:	:	:
MP (G45P1LVT)	*8 : 4	*8 : 4	0 : 0	0 : 0
MP:ParMos2#1	- : -	- : -	2 : 2	0 : 0
MP:SerMos4#1	- : -	- : -	1 : 1	0 : 0
MN [4 pins]	:	:	:	:
MN (G45N1LVT)	*8 : 4	*8 : 4	0 : 0	0 : 0
MN:SerMos2#1	- : -	- : -	2 : 2	0 : 0
Total	16 : 8	16 : 8	5 : 5	0 : 0
Pins	:	:	*0 : 7	0 : 0
Nets	:	:	*7 : 0	0 : 0

[mux2_1]

DEVICES REMOVED DURING REDUCTION

Cell	Parallel lay : sch	Series lay : sch	Split Gate lay : sch	Deleted Nets lay : sch
MP [4 pins]	:	:	:	:
MP (G45P1LVT)	4 : -	- : -	- : -	0 : 0
MN [4 pins]	:	:	:	:
MN (G45N1LVT)	4 : -	- : -	- : -	0 : 0

[mux2_1]

UNMATCHED SCHEMATIC PIN LABELS

Labeled Schematic Pin	Matched Layout Pin	Matched Layout Net
D0	** missing pin **	5
D1	** missing pin **	7
O	** missing pin **	3
S	** missing pin **	6
S'	** missing pin **	4
VDD	** missing pin **	2
VSS	** missing pin **	1

-Do khi chạy LVS ở phần cài đặt input chỉ chọn Geometry chứ không chọn Geometry+text dẫn đến ko nhận diện được các pin gây là miss pin.

→ Sửa lại: Thay đổi cài đặt khi chạy LVS

LVS Options

Object Name Table

Label Map Table

☒ Start LVS DE

Convert Pin to ☒ Geometry ☐ Text ☐ Geometry+Text ☐ Ignore

☐ Replace <> With [] ☒ Convert Half Width Path to Polygon

Cancel

- Sau khi đã sửa lỗi:

PVS 24.10-64b LVS Run Sta ^ x



Run Directory mux2_1

Top Cell mux2_1

ERC Results Empty

Extraction Results: Clean

Comparison Results: Match

Do you want to start the LVS DE?