ĐÁP ÁN VÀ GIẢI THÍCH - ANALOG CMOS IC
CHƯƠNG 1 - CHƯƠNG 6

Đáp án được đánh số theo chương và thứ tự của câu hỏi trong bộ đề. Phần giải thích đi kèm công thức hoặc lý do chọn đáp án.

CHƯƠNG 1 - INTRODUCTION TO ANALOG DESIGN

01 - C 02 - E 03 - C 04 - B 05 - B
06 - C 07 - D 08 - B 09 - E 10 - A
11 - B 12 - C 13 - D

Câu 1 - Đáp án C. Không thể khẳng định analog *luôn* tiêu thụ công suất cao hơn digital: mức công suất còn phụ thuộc chức năng, kiến trúc và thông số thiết kế. Các ý còn lại là khó khăn thường được bài giảng nêu.

Câu 2 - Đáp án E. Chuỗi thu RF cơ bản: antenna, LNA khuếch đại tín hiệu yếu, mixer hạ tần, lọc, ADC rồi xử lý số DSP. Các lựa chọn khác đặt ADC/DSP trước khối analog không hợp lý trong cấu hình được hỏi.

Câu 3 - Đáp án C. Sau thiết kế schematic, mô phỏng mức mạch là bước kiểm tra hoạt động và thông số trước khi chuyển sang layout. B và D sai thứ tự quy trình.

Câu 4 - Đáp án B. Mô phỏng hậu layout phản ánh điện trở và điện dung ký sinh; nếu không đạt đặc tả, phải sửa mạch và/hoặc layout rồi kiểm tra lại.

Câu 5 - Đáp án B. Analog có nhiều tiêu chí cùng ảnh hưởng: gain, speed, power, supply, swing, linearity, noise và trở kháng vào/ra.

Câu 6 - Đáp án C. Trình tự: mô hình linh kiện $\rightarrow$ mạch transistor $\rightarrow$ kiến trúc nhiều khối $\rightarrow$ hệ thống hoàn chỉnh.

Câu 7 - Đáp án D. LVS kiểm tra sự khớp netlist layout và sơ đồ nguyên lý. DRC mới kiểm tra quy tắc chế tạo.

Câu 8 - Đáp án B. DRC kiểm tra khoảng cách, chiều rộng, lớp mask và các quy tắc mà foundry đặt ra.

Câu 9 - Đáp án E. Với V_{DD} cố định, P $\approx V_{DD}$ IDD . Dòng cao có thể tăng g_m nhưng đổi lại công suất tăng.

Câu 10 - Đáp án A. Ký sinh liên kết, điện dung nối dây và hiệu ứng ghép làm thay đổi độ lợi, tần số và độ ổn định sau layout.

Câu 11 - Đáp án B. Theo cấu trúc bài giảng, System-Level Analysis gồm noise, feedback, op-amp và stability.

Câu 12 - Đáp án C. Voltage swing là khoảng tín hiệu biến thiên hợp lệ quanh điểm phân cực và giới hạn bởi headroom cùng biên độ phi tuyến.

Câu 13 - Đáp án D. Analog Design Octagon gồm gain, speed, power, supply, swing, linearity, noise và I/O impedance. Dung lượng lưu trữ máy tính không nằm trong bộ chỉ tiêu thiết kế này.

CHƯƠNG 2 - BASIC MOS DEVICE PHYSICS

01 - E 02 - D 03 - A 04 - B 05 - D
06 - D 07 - A 08 - B 09 - C 10 - B
11 - C 12 - C 13 - C 14 - A 15 - C
16 - D

Câu 1 - Đáp án E. Phương trình kênh dài vùng triode phụ thuộc cả V_{OV} và V_{DS} : 2 I_D = μn C_{ox} (W/L)(V_{OV} V_{DS} - V_{DS} /2). C là biểu thức saturation; D có CLM; B là dạng hàm mũ dưới ngưỡng.

Câu 2 - Đáp án D. Phải hình thành kênh $V_{GS} > V_{TH}$ và $V_{DS} \geq V_{OV}$. E là điều kiện triode, A là dưới ngưỡng hoặc cutoff.

Câu 3 - Đáp án A. Body effect làm vùng nghèo mở rộng, khiến V_{TH} của NMOS tăng theo V_{SB} ; xem quan hệ căn bậc hai trong công thức body effect.

Câu 4 - Đáp án B. Ở weak inversion dòng khuếch tán phụ thuộc gần hàm mũ $I_D \propto \exp[V_{GS}$ /(nUT)], không tuân theo square-law của strong inversion.

Câu 5 - Đáp án D. Intrinsic gain là tích $g_m\ r_o$ (không đơn vị), biểu diễn khả năng khuếch đại nội tại của MOSFET. 1

Câu 6 - Đáp án D. V_{OV} = 0,5 V; I_D = (200)(10)(0,5)2 = 250 μA. 2

Câu 7 - Đáp án A. $g_m = 2I_D\ /V_{OV}$ = 2(250)/0,5 = 1000 μA/V = 1 mA/V.

Câu 8 - Đáp án B. V_{OV} = 1,0 - 0,4 = 0,6 V; do V_{DS} = 0,3 < V_{OV} nên transistor ở triode.

Câu 9 - Đáp án C. V_{TH} = 0,4 + 0,4(√1,7 - √0,7) ≈ 0,587 V, làm tròn 0,59 V.

Câu 10 - Đáp án B. Khi V_{DS} nhỏ, $I_D \approx$ μn C_{ox} (W/L)V_{OV} V_{DS} nên RON = V_{DS} /I_D bằng nghịch đảo hệ số nhân V_{DS} .

Câu 11 - Đáp án C. $g_{mb} = \eta g_m$, trong đó $\eta = \gamma/[2\sqrt{2\Phi F + V_{SB}}]$ với NMOS thông thường.

Câu 12 - Đáp án C. Transistor kênh dài thường có λ nhỏ hơn; tại cùng dòng, $r_o \approx 1/(\lambda I_D)$ lớn hơn.

Câu 13 - Đáp án C. Kênh tapered trong saturation tạo C_{GS},intrinsic ≈ (2/3)C_{ox} WL; phải cộng overlap nếu đề có.

Câu 14 - Đáp án A. $\partial I_D\ /\partial V_{DS} = \lambda I_{D0}$; nghịch đảo cho $r_o = 1/(\lambda I_{D0})$. Với $\lambda V_{DS} \ll 1$, thường gần đúng $1/(\lambda I_D)$.

Câu 15 - Đáp án C. Dòng weak inversion có dạng hàm mũ; đạo hàm theo V_{GS} dẫn tới $g_m\ /I_D \approx 1/(\text{nUT})$.

Câu 16 - Đáp án D. Trong mô hình kênh dài, C_GS,sat ≈ (2/3)C_oxWL+C_OL = (2/3)×90+5=65 fF.

CHƯƠNG 3 - SINGLE-STAGE AMPLIFIERS

01 - C 02 - A 03 - E 04 - C 05 - B
06 - E 07 - C 08 - D 09 - B 10 - E
11 - A 12 - B 13 - E 14 - D 15 - E
16 - B 17 - C 18 - E 19 - C 20 - B
21 - C 22 - C 23 - B 24 - E

Câu 1 - Đáp án C. Với source tại AC-ground và bỏ qua r_o , A_v = -g_m R_D . Dấu trừ là do CS đảo pha.

Câu 2 - Đáp án A. R_S tạo hồi tiếp âm cục bộ; hỗ dẫn hiệu dụng giảm xuống g_m /(1 + g_m R_S) khi bỏ qua r_o , g_{mb} , nhưng tuyến tính thường tốt hơn.

Câu 3 - Đáp án E. Source follower có độ lợi điện áp dương, gần 1 (nhưng nhỏ hơn 1 trong mạch thông dụng) và điện trở ra thấp, phù hợp làm tầng đệm.

Câu 4 - Đáp án C. CG nhận tín hiệu ở source, ra drain, không đảo pha; với r_o lớn, Rin ≈ 1/(g_m + g_{mb}).

Câu 5 - Đáp án B. Cascode dùng CS + CG tăng điện trở ra cỡ g_m r2o trong mô hình đối xứng. Đổi lại thường phải dành thêm headroom.

Câu 6 - Đáp án E. $R_D \parallel r_o$ = 4 kΩ nên A_v = -g_m ($R_D \parallel r_o$) = -2 × 4 = -8.

Câu 7 - Đáp án C. Với cùng dòng và công nghệ, A_v ≈ -g_{m1} /g_{m2} = -√50/2 = -5.

Câu 8 - Đáp án D. A_v = -g_m R_D /(1 + g_m R_S) = -40/(1 + 4) = -8.

Câu 9 - Đáp án B. A_v = g_m R_S /(1 + g_m R_S) = 5/(1 + 5) = 0,833.

Câu 10 - Đáp án E. Rin ≈ 1/g_m nên g_m = 1/50 Ω = 20 mS = 20 mA/V.

Câu 11 - Đáp án A. A_v = (g_m + g_{mb})R_D = (3 + 0,5) × 4 = +14; CG không đảo pha.

Câu 12 - Đáp án B. g_m r_o = 0,002(40000) = 80; R_{out} = 81(40k) + 40k = 3,28 MΩ ≈ 3,3 MΩ.

Câu 13 - Đáp án E. Cascode tăng điện trở đầu ra và gain nhưng thường giảm headroom; điện dung tại các nút và cực có thể làm băng thông thay đổi. Không có đảm bảo tất cả chỉ tiêu đều cải thiện đồng thời.

Câu 14 - Đáp án D. Với phân cực I_D không đổi, V_D = V_{DD} - I_D R_D . Tăng R_D làm V_D giảm, có thể vi phạm $V_{DS} \geq V_{OV}$. Lưu ý câu này điều kiện quan trọng là giữ I_D cố định.

Câu 15 - Đáp án E. Tải diode-connected có điện trở tín hiệu nhỏ cỡ 1/g_m; R_D là tải điện trở trung gian; tải nguồn dòng bão hòa có điện trở r_o lớn. Theo đúng thứ tự điện trở tải mà đề đã cho, |A_v| tăng: diode-connected < điện trở < nguồn dòng.

Câu 16 - Đáp án B. Source degeneration tạo hồi tiếp âm: vgs giảm theo dòng source nên G_m = g_m /(1 + g_m R_S).

Câu 17 - Đáp án C. Một biến thiên dòng gây biến thiên điện áp source cùng chiều, bù lại kích thích ở gate; đây là hồi tiếp âm làm giảm transconductance hiệu dụng, kể cả khi giữ nguyên điểm phân cực.

Câu 18 - Đáp án E. Kết quả đầy đủ: r_o + R_S + (g_m + g_{mb})r_o R_S . D chỉ là số hạng trội trong giới hạn thích hợp, không phải biểu thức đầy đủ.

Câu 19 - Đáp án C. Nguồn áp DC lý tưởng có biến thiên bằng 0 nên thay bằng ngắn mạch khi phân tích AC.

Câu 20 - Đáp án B. Tải diode-connected có điện trở tín hiệu nhỏ ≈ 1/g_{m2} ; do CS đảo pha, A_v ≈ -g_{m1} /g_{m2} .

Câu 21 - Đáp án C. A_v = -g_m R_D /(1 + g_m R_S). Khi g_m R_S ≫ 1, mẫu số gần g_m R_S , suy ra -R_D /R_S .

Câu 22 - Đáp án C. A_v = g_m RL /[1 + 1,2g_m RL] → 1/1,2 = 0,833.

Câu 23 - Đáp án B. A_v≈-g_m1(r_o1||r_o2). Điện trở song song là 13,33 kΩ; A_v≈-(2 mS)(13,33 kΩ)=-26,7.

Câu 24 - Đáp án E. A_v=g_mR_L/[1+1,2g_mR_L]. Với g_m→∞, A_v tiến tới 1/1,2≈0,833<0,9. Bài toán bất khả thi trong mô hình đã cho.

CHƯƠNG 4 - DIFFERENTIAL AMPLIFIERS

01 - A	**02 - D**	**03 - C**	**04 - B**	**05 - E**
06 - D	**07 - C**	**08 - A**	**09 - B**	**10 - A**
11 - C	**12 - A**	**13 - B**	**14 - C**	**15 - C**
16 - B	**17 - D**	**18 - C**	**19 - B**	

Câu 1 - Đáp án A. Phép trừ V_{in1} - V_{in2} triệt nhiễu giống nhau trên cả hai đường. Mức khử phụ thuộc đối xứng và CMRR.

Câu 2 - Đáp án D. Kích thích vi sai thuần và hai nhánh đối xứng khiến biến thiên dòng đuôi cộng lại bằng 0, nên vP = 0 ở tín hiệu nhỏ: virtual ground.

Câu 3 - Đáp án C. Độ lợi CM một đầu ra A_{CM} = -g_m R_D /(1+2g_m R_{SS}) → 0 khi $R_{SS} \to \infty$.

Câu 4 - Đáp án B. Gilbert cell dùng các cặp vi sai điều hướng dòng, tạo phép nhân gần đúng hai tín hiệu quanh điểm phân cực hoặc chức năng VGA/mixer.

Câu 5 - Đáp án E. Độ lợi hai đầu ra vi sai có độ lớn g_m R_D = 2 × 5 = 10. Một đầu ra sẽ có độ lớn 5.

Câu 6 - Đáp án D. R_D /2 = 2,5 kΩ; 1/(2g_m) = 0,25 kΩ. Do đó 2,5/(10,25) ≈ 0,244 ≈ 0,24.

Câu 7 - Đáp án C. Mỗi nhánh 100 μA nên V_D = 1,8 - (100 μA)(5kΩ) = 1,3 V. Cận dưới 0,9 + 0,2 = 1,1 V; cận trên V_D + V_{TH} = 1,7 V.

Câu 8 - Đáp án A. ICMR được giới hạn bởi điều kiện hoạt động đúng vùng của transistor đầu vào và nguồn đuôi, không phải dải swing vi sai của tín hiệu.

Câu 9 - Đáp án B. Để sử dụng virtual ground ở nút đuôi do đối xứng lẻ, phải có hai nhánh điện đối xứng và kích thích vi sai thuần. Không bắt buộc $R_{SS} \to \infty$ cho lập luận tín hiệu nhỏ lý tưởng.

Câu 10 - Đáp án A. Khi đối xứng tuyệt đối và kích thích DM, nút chung là đất ảo, do đó không có điện áp tín hiệu nhỏ trên trở kháng đuôi. Giả thiết vẫn là mô hình tuyến tính và điểm phân cực đủ hợp lệ.

Câu 11 - Đáp án C. Tách hai điện áp bất kỳ thành vid và vicm rồi tính đáp ứng của mạch half-circuit tương ứng; chồng chất kết quả vì đang làm việc trong mô hình tín hiệu nhỏ tuyến tính.

Câu 12 - Đáp án A. Vid = 0,9 - 0,5 = 0,4 V; Vicm = (0,9 + 0,5)/2 = 0,7 V.

Câu 13 - Đáp án B. Khi g_m lệch, hai dòng tín hiệu nhỏ không triệt tiêu hoàn toàn ở nút P; cần viết KCL cho toàn mạch.

Câu 14 - Đáp án C. Ở mạch nửa CM, trở kháng source tương đương là 2R_{SS} nên A_{CM},SE = -g_m R_D /(1 + 2g_m R_{SS}).

Câu 15 - Đáp án C. Mismatch khiến tín hiệu CM tạo hai sụt áp khác nhau, vì vậy hiệu ngõ ra còn sót thành phần CM-to-DM.

Câu 16 - Đáp án B. $r_{on} \parallel r_{op}$ = 10 kΩ; với tải gương dòng, $|A_v| \approx g_m (r_{on} \parallel r_{op})$ = 15. Không chia thêm 2.

Câu 17 - Đáp án D. CMRR ≈ (1+2g_m R_{SS})/0,02 = 101/0,02 = 5050; 20 log10 (5050) ≈ 74,1 dB.

Câu 18 - Đáp án C. Half-circuit cho v_in1=+v_id/2 và v_out1=-g_mR_D×v_id/2. Do đó A_v,SE=-(2 mS×5 kΩ)/2=-5. Gain hai ngõ ra vi sai có độ lớn 10.

Câu 19 - Đáp án B. Clock và clock bù chuyển ngược pha. Khi hai điện dung ký sinh và sườn chuyển gần cân bằng, điện tích ghép được tiêm vào có dấu đối nhau, nhờ đó giảm nhiễu ròng.

CHƯƠNG 5 - CURRENT MIRRORS AND BIASING

01 - E 02 - C 03 - D 04 - A 05 - A

06 - D 07 - B 08 - B 09 - B 10 - D

11 - C 12 - B 13 - B 14 - A

Câu 1 - Đáp án E. Với cùng công nghệ, cùng V_{GS} và transistor bão hòa, dòng tỷ lệ với W/L: I_{OUT} /I_{REF} = (W/L)2 /(W/L)1 .

Câu 2 - Đáp án C. Trong mô hình ideal, tỷ số dòng được quyết định chủ yếu bởi tỷ lệ W/L. Trong mạch thật, mismatch, CLM, compliance và PVT vẫn tạo sai lệch.

Câu 3 - Đáp án D. Cascode tăng rout , giảm biến thiên I_{OUT} theo điện áp tải; nhưng các transistor chồng thêm cần headroom.

Câu 4 - Đáp án A. OTA 5T thông dụng gồm hai MOS đầu vào vi sai, hai MOS tải gương dòng, một MOS nguồn dòng đuôi.

Câu 5 - Đáp án A. Sau NMOS: 20 × 3 = 60 μA. Sau PMOS: 60 × 2 = 120 μA.

Câu 6 - Đáp án D. I_{OUT} /I_{REF} ≈ (1 + 0,1 × 1,8)/(1 + 0,1 × 0,8) = 1,18/1,08 = 1,0926. Sai lệch ≈ 9,26%.

Câu 7 - Đáp án B. $A_v \approx g_m (r_{o2} \parallel r_o4)$ = (1mS)(20kΩ) = 20.

Câu 8 - Đáp án B. Gate nối drain giúp transistor tham chiếu điều chỉnh điện áp gate sao cho mang dòng I_{REF} ; cùng điện áp này được đưa đến transistor sao chép.

Câu 9 - Đáp án B. Nguồn dòng MOS cần duy trì saturation để dòng ít phụ thuộc điện áp ngõ ra và đúng tỷ số hình học trong mô hình lý tưởng.

Câu 10 - Đáp án D. Dòng sau tầng một là $4I_{REF}$, sau tầng hai là $2 \times 4I_{REF} = 8I_{REF}$.

Câu 11 - Đáp án C. Cascode làm giảm biến thiên V_{DS} trên transistor sao chép và tăng điện trở ra; đánh đổi là headroom.

Câu 12 - Đáp án B. Tải gương dòng cho transconductance tổng gần g_m , điện trở ra là song song $r_{on} \parallel r_{op}$, nên độ lớn gain bằng tích hai đại lượng.

Câu 13 - Đáp án B. Khi input common-mode tiến đến cận ICMR, transistor đuôi hoặc transistor vào mất saturation; độ lợi và điểm DC thay đổi.

Câu 14 - Đáp án A. Điều kiện bão hòa NMOS là V_DS $\geq$ V_GS-V_TH=V_OV. Nếu drain-source nhỏ hơn 0,25 V, transistor ra đi vào triode và tỷ lệ dòng lý tưởng không còn đúng.

CHƯƠNG 6 - FREQUENCY RESPONSE

01 - B **02 - E** **03 - A** **04 - C** **05 - E**

06 - C **07 - B** **08 - B** **09 - B** **10 - B**

11 - B **12 - B** **13 - A** **14 - B**

Câu 1 - Đáp án B. Cin,Miller = C_F (1 - A_v) = C_F (1 + A) vì độ lợi tầng đảo A_v = -A.

Câu 2 - Đáp án E. Tại ω = 1/RC, |H| = 1/√2, suy giảm xấp xỉ -3 dB và pha - arctan 1 = -45∘ .

Câu 3 - Đáp án A. fp = 1/[2π(20 $\times$ 103)(10-12)] ≈ 7,96 MHz, gần 8 MHz.

Câu 4 - Đáp án C. A_v = -9; Cin = C_{GS} + C_{GD} (1 - A_v) = 100 + 10(10) = 200 fF. f = 1/(2πR_S Cin) ≈ 79,6 MHz.

Câu 5 - Đáp án E. fz ≈ g_m /(2πC_{GD}) = 10-3 /(2π · 10-14) ≈ 15,9 GHz.

Câu 6 - Đáp án C. fp = 1/(2πRC) = 1/[2π(104)(10-11)] ≈ 1,59 MHz.

Câu 7 - Đáp án B. fp ≈ 1/(2πReq Ceq). Tích RC lớn làm cực hạ tần, dễ trở thành cực trội.

Câu 8 - Đáp án B. Cin,M = C_{GD} (1 - A_v). Với A_v âm, 1 - A_v = 1 + | A_v |, nên điện dung tăng.

Câu 9 - Đáp án B. Trong mô hình CS điển hình, đường feedforward qua C_{GD} gây zero ở s ≈ +g_m /C_{GD} ; dấu dương nghĩa là nửa mặt phẳng phải.

Câu 10 - Đáp án B. Transistor CG trên giữ drain transistor CS dưới gần ổn định nên độ lợi từ gate đến drain M1 nhỏ, làm hiệu ứng Miller trên C_{GD}1 giảm.

Câu 11 - Đáp án B. Một cực bậc một làm biên độ giảm khoảng 20 dB mỗi decade khi $\omega \gg \omega$ p.

Câu 12 - Đáp án B. fout ≈ 1/(2πR_{out} C_L); tăng C_L làm fout giảm.

Câu 13 - Đáp án A. CG không có tụ gate-drain trực tiếp nối giữa đầu vào source và đầu ra drain như CS; vì thế Miller ở đường vào thường ít đáng kể hơn.

Câu 14 - Đáp án B. RC=5×10^3×20×10^-12=10^-7 s. f_p=1/(2πRC)≈1,59 MHz.