BỘ ĐỀ TRẮC NGHIỆM ÔN THI ANALOG CMOS IC
CHƯƠNG 1 - CHƯƠNG 6

Mỗi câu có 5 lựa chọn A-E và chỉ có 1 đáp án đúng. Chọn đáp án phù hợp nhất theo điều kiện của câu hỏi.
Tổng số: 100 câu. Ghi đáp án vào phiếu riêng; file này không chứa đáp án.

CHƯƠNG 1 - INTRODUCTION TO ANALOG DESIGN

Câu 1. Phát biểu nào sau đây KHÔNG phải là lý do khiến thiết kế analog thường khó hơn thiết kế số?

A. Mạch số chỉ cần phân biệt tín hiệu trên/dưới ngưỡng logic nên chống nhiễu tốt hơn so với tín hiệu vật lý.

B. Áp lực kinh tế buộc thiết kế analog trên quy trình công nghệ vốn tối ưu cho digital.

C. Mạch analog luôn tiêu thụ công suất cao hơn mạch số ở cùng công nghệ.

D. Tín hiệu analog nhạy với các hiệu ứng bậc hai của linh kiện (mismatch, ký sinh, trôi nhiệt độ).

E. Không gian thiết kế analog lớn hơn nhiều do phải cân bằng gain, bandwidth, độ nhạy nguồn, v.v.

Câu 2. Trong ví dụ minh họa nhóm ứng dụng truyền thông (Communication), front-end máy thu vô tuyến (RF receiver) gồm các khối theo đúng thứ tự sau đây là gì?

A. Anten $\rightarrow$ DSP $\rightarrow$ ADC $\rightarrow$ Lọc IF $\rightarrow$ LNA $\rightarrow$ Mixer

B. Anten $\rightarrow$ LNA $\rightarrow$ ADC $\rightarrow$ Mixer $\rightarrow$ Lọc IF $\rightarrow$ DSP

C. Anten $\rightarrow$ ADC $\rightarrow$ LNA $\rightarrow$ Mixer $\rightarrow$ Lọc IF $\rightarrow$ DSP

D. Anten $\rightarrow$ Mixer $\rightarrow$ LNA $\rightarrow$ ADC $\rightarrow$ Lọc IF $\rightarrow$ DSP

E. Anten $\rightarrow$ LNA $\rightarrow$ Mixer $\rightarrow$ Lọc IF/Baseband $\rightarrow$ ADC $\rightarrow$ DSP

Câu 3. Trong quy trình thiết kế analog điển hình, bước nào diễn ra NGAY SAU bước ”Thiết kế mạch (Circuit Design)”?

A. Đóng gói và kiểm tra (Packaging and Testing)

B. Đặc tả hệ thống (System Specification)

C. Mô phỏng mức mạch (Schematic Simulation)

D. Chế tạo (Tape-out/Fabrication)

E. Thiết kế layout (Physical Design)

Câu 4. Trong quy trình thiết kế analog điển hình, vòng lặp phản hồi (feedback loop) quay ngược lại bước ”Thiết kế mạch” xảy ra khi nào?

A. Chỉ xảy ra sau khi chip đã chế tạo, đóng gói và đo kiểm thực tế cho thấy không đạt đặc tả.

B. Khi mô phỏng hậu layout (có ký sinh trích xuất từ layout) cho thấy mạch không đạt đặc tả.

C. Ngay sau khi chọn kiến trúc hệ thống trước bước mô phỏng schematic, để tinh chỉnh topology.

D. Không có vòng lặp nào — quy trình hoàn toàn tuần tự một chiều từ đặc tả đến tape-out.

E. Ngay sau bước đặc tả hệ thống, khi cần điều chỉnh chỉ tiêu trước lúc chọn kiến trúc.

Câu 5. Mục đích chính của ″Analog Design Octagon″ là gì?

A. Chỉ theo dõi tốc độ mạch

B. Tóm tắt các chỉ tiêu thiết kế phải cân bằng đồng thời

C. Phân loại các transistor theo tám vùng hoạt động

D. Đo chiều dài kênh MOSFET

E. Mô tả tám bước chế tạo wafer

Câu 6. Phân cấp mô hình từ mức thấp đến cao trong quá trình thiết kế Analog là:

A. System $\rightarrow$ Architecture $\rightarrow$ Device $\rightarrow$ Circuit

B. Circuit $\rightarrow$ System $\rightarrow$ Device $\rightarrow$ Architecture

C. Device $\rightarrow$ Circuit $\rightarrow$ Architecture $\rightarrow$ System

D. Layout $\rightarrow$ System $\rightarrow$ Circuit $\rightarrow$ Device

E. Device $\rightarrow$ System $\rightarrow$ Architecture $\rightarrow$ Circuit

Câu 7. Kiểm tra LVS (Layout Versus Schematic) dùng để:

A. Kiểm tra thời gian tăng tín hiệu

B. Kiểm tra độ nhiễu nhiệt điện trở

C. Chọn điện áp nguồn phù hợp

D. So sánh kết nối và phần tử trích từ layout với schematic

E. Đếm số lớp oxide

Câu 8. DRC (Design Rule Check) là quy trình:

A. Đo gain trong phòng thí nghiệm

B. Kiểm tra layout có tuân thủ quy tắc hình học công nghệ

C. So sánh độ lợi hai transistor

D. Kiểm tra mã RTL của FPGA

E. Tính công suất từ nhiệt độ môi trường

Câu 9. Khẳng định nào mô tả trade-off trong thiết kế Analog?

A. Tăng tốc độ không bao giờ cần tăng công suất

B. Mọi chỉ tiêu tối ưu đồng thời khi tăng kích thước transistor

C. Chỉ cần chọn gain lớn nhất là mạch tốt nhất

D. Không tồn tại giới hạn headroom

E. Tăng dòng phân cực có thể giúp tăng g_m nhưng làm tăng công suất

Câu 10. Vì sao kết quả mô phỏng schematic có thể khác kết quả sau layout?

A. Vì layout làm xuất hiện ký sinh điện trở và điện dung

B. Vì transistor không còn tuân theo vật lý

C. Vì mô phỏng schematic dùng công thức của mạch số

D. Vì sơ đồ nguyên lý không có nút điện

E. Vì giá trị V_{DD} luôn bằng 0 sau layout

Câu 11. Thuật ngữ ”System-Level Analysis” trong đề cương môn học gắn với nhóm nào?

A. MOS device physics và công tắc

B. Noise, feedback và ổn định mạch

C. Layout và thiết kế mask

D. Oscillator và PLL

E. Mô tả transistor CMOS theo kích thước

Câu 12. Chỉ tiêu ”Voltage Swing” trong Analog Design thể hiện:

A. Điện áp ngưỡng MOSFET

B. Số transistor trong mạch

C. Độ lớn khoảng tín hiệu đầu ra/đầu vào có thể dao động hợp lệ

D. Điện trở nối đất

E. Số tầng logic CMOS

Câu 13. Trong bộ chỉ tiêu Analog Design Octagon, đại lượng nào KHÔNG thuộc nhóm tám tiêu chí?

A. Gain

B. Linearity

C. Input/Output Impedance

D. Dung lượng ổ cứng máy tính

E. Voltage Swing

CHƯƠNG 2 - BASIC MOS DEVICE PHYSICS

Câu 1. Trong vùng triode, dòng drain của transistor NMOS được xác định bởi:

A. $I_D = \mu_n C_{ox} \frac{W}{L}(V_{GS} - V_{TH})^2$

B. $I_D = I_0 \exp(V_{GS}/nU_T)$

C. $I_D = \frac{1}{2}\mu_n C_{ox} \frac{W}{L}(V_{GS} - V_{TH})^2$

D. $I_D = \frac{1}{2}\mu_n C_{ox} \frac{W}{L}(V_{GS} - V_{TH})^2(1 + \lambda V_{DS})$

E. $I_D = \mu_n C_{ox} \frac{W}{L}\left((V_{GS} - V_{TH})V_{DS} - \frac{V_{DS}^2}{2}\right)$

Câu 2. Transistor NMOS hoạt động ở vùng bão hòa (saturation) khi:

A. $V_{GS} < V_{TH}$ và $V_{DS} > 0$

B. $V_{GS} = V_{DS}$

C. $V_{DS} \geq V_{TH}$, không phụ thuộc V_{GS}

D. $V_{GS} > V_{TH}$ và $V_{DS} \geq V_{GS} - V_{TH}$

E. $V_{GS} > V_{TH}$ và $V_{DS} < V_{GS} - V_{TH}$

Câu 3. Khi điện áp V_{SB} của transistor NMOS tăng, điện áp ngưỡng V_{TH} sẽ:

A. Tăng

B. Trở thành âm

C. Giảm

D. Bằng 0

E. Không đổi

Câu 4. Khi $V_{GS} < V_{TH}$ (vùng dưới ngưỡng — subthreshold), dòng drain phụ thuộc vào V_{GS} theo quy luật:

A. Không phụ thuộc V_{GS}

B. Hàm mũ

C. Logarit

D. Bậc hai

E. Tuyến tính

Câu 5. "Độ lợi nội tại" (intrinsic gain) của MOSFET được định nghĩa là:

A. $1/(g_m r_o)$

B. r_o/R_D

C. g_m/I_D

D. $g_m r_o$

E. $g_m R_D$

Câu 6. NMOS bão hòa có μn C_{ox} = 200 μA/V2 , W/L = 10, V_{GS} = 0,9 V, V_{TH} = 0,4 V và $\lambda = 0$. Dòng I_D bằng:

A. 500 μA

B. 125 μA

C. 50 μA

D. 250 μA

E. 1 mA

Câu 7. Với transistor ở câu trên (I_D = 250 μA, V_{GS} - V_{TH} = 0,5 V), hỗ dẫn g_m bằng:

A. 1 mA/V

B. 0,25 mA/V

C. 4 mA/V

D. 2 mA/V

E. 0,5 mA/V

Câu 8. NMOS có V_{TH} = 0,4 V, V_{GS} = 1,0 V và V_{DS} = 0,3 V. Transistor hoạt động ở vùng:

A. Đánh thủng (breakdown)

B. Triode

C. Bão hòa (saturation)

D. Dưới ngưỡng (subthreshold)

E. Tắt (cut-off)

Câu 9. NMOS có V_{TH0} = 0,4 V, γ = 0,4 V^(1/2) và 2ΦF = 0,7 V. Khi V_{SB} = 1,0 V, điện áp ngưỡng xấp xỉ:

A. 0,49 V

B. 0,80 V

C. 0,59 V

D. 0,84 V

E. 0,40 V

Câu 10. Trong vùng deep triode ($V_{DS} \ll V_{OV}$), điện trở dẫn của NMOS xấp xỉ:

A. $g_m\ R_D$

B. $1/[\mu n\ C_{ox}$ (W/L)V_{OV}]

C. $r_o = 1/(\lambda I_D$)

D. $1/g_{mb}$ 2

E. $R_{ON} = \lambda I_D$ (trong deep triode)

Câu 11. Giá trị nào đúng cho body transconductance trong mô hình tín hiệu nhỏ?

A. $g_{mb} = g_m\ /(\lambda I_D$)

B. $g_{mb} = g_m\ r_o$

C. $g_{mb} = \eta g_m$

D. $g_{mb} = 1/g_m$

E. $g_{mb} = 0$ trong mọi trường hợp

Câu 12. Khi chiều dài kênh L tăng (các yếu tố còn lại tương thích), CLM thường:

A. Tăng rất mạnh và r_o giảm

B. Không thay đổi

C. Giảm, dẫn tới điện trở đầu ra r_o lớn hơn

D. Biến mất hoàn toàn

E. Làm g_m luôn bằng 0

Câu 13. Trong saturation với mô hình kênh dài, điện dung nội tại gate-source gần bằng:

A. C_{ox} WL/2

B. C_{ox} WL

C. 2C_{ox} WL/3

D. 0

E. 2C_{ox} WL

Câu 14. Khi dùng mô hình $I_D = I_{D0}$ (1 + λV_{DS}), điện trở ra tại điểm phân cực theo đạo hàm chính xác là:

A. $1/(\lambda I_{D0}$)

B. $1/(\lambda I_D 2$)

C. $g_m\ /I_D$

D. $r_o = \lambda I_D$

E. 0

Câu 15. Ở weak inversion, tỷ số $g_m\ /I_D$ của MOSFET gần bằng:

A. $2/V_{OV}$ cho mọi chế độ

B. λI_D

C. 1/(nUT)

D. $I_D\ /g_m$

E. 0

Câu 16. Ở vùng saturation, cho C_oxWL = 90 fF và điện dung chồng lấn mỗi phía C_OL = 5 fF. C_GS xấp xỉ bao nhiêu?

A. 30 fF

B. 45 fF

C. 60 fF

D. 65 fF

E. 95 fF

CHƯƠNG 3 - SINGLE-STAGE AMPLIFIERS

Câu 1. Bỏ qua hiệu ứng điều chế chiều dài kênh, độ lợi điện áp tín hiệu nhỏ của tầng common-source với tải điện trở R_D là:

A. 1

B. $-R_D/g_m$

C. $-g_m R_D$

D. $+g_m R_D$

E. $-g_m/R_D$

Câu 2. Với tầng CS có điện trở tải hữu hạn và giữ các điều kiện phân cực thích hợp, việc thêm điện trở source degeneration R_S thường gây tác động nào?

A. Giúp cải thiện tuyến tính, đồng thời thường làm giảm độ lớn gain với tải hữu hạn.

B. Biến tầng khuếch đại thành không đảo

C. Giảm điện trở ngõ ra

D. Tăng độ lợi lên (1 + $g_m\ R_S$) lần

E. Không cần điện trở tải

Câu 3. Mạch source follower (common-drain) chủ yếu được dùng làm mạch đệm áp (buffer) vì có:

A. Điện trở ngõ ra lớn

B. Điện dung ngõ vào rất lớn

C. Độ lợi đảo dấu

D. Độ lợi điện áp lớn

E. Điện trở ngõ ra nhỏ

Câu 4. Phát biểu nào sau đây đúng về tầng common-gate?

A. Là bộ khuếch đại đảo, điện trở ngõ vào lớn

B. Tín hiệu vào được đưa vào cực gate

C. Là bộ khuếch đại không đảo, điện trở ngõ vào nhỏ $\approx 1/(g_m + g_{mb}$)

D. Độ lợi điện áp luôn nhỏ hơn 1

E. Tín hiệu ra được lấy ở cực source

Câu 5. Ưu điểm chính của tầng cascode so với tầng CS đơn là:

A. Điện trở ngõ vào nhỏ hơn

B. Điện trở ngõ ra lớn hơn rất nhiều

C. Biên độ điện áp ra lớn hơn

D. Yêu cầu điện áp nguồn thấp hơn

E. Tiêu thụ công suất thấp hơn

Câu 6. Tầng CS có g_m = 2 mA/V, R_D = 5 kΩ và r_o = 20 kΩ. Độ lợi điện áp bằng:

A. -40

B. -10

C. -50

D. -4

E. -8

Câu 7. Tầng CS dùng tải NMOS nối kiểu diode, bỏ qua body effect và CLM. Với (W/L)1 = 50 (transistor vào) và (W/L)2 = 2 (tải), độ lợi bằng:

A. -2

B. -25

C. -5

D. -10

E. -50

Câu 8. Tầng CS có source degeneration với g_m = 4 mA/V, R_D = 10 kΩ, R_S = 1 kΩ, $r_o \to \infty$, bỏ qua body effect. Độ lợi bằng:

A. -44

B. -10

C. -4

D. -8

E. -40

Câu 9. Source follower có g_m = 5 mA/V, điện trở tải R_S = 1 kΩ, $r_o \to \infty$ và $g_{mb} = 0$. Độ lợi điện áp xấp xỉ:

A. 0,5

B. 0,83

C. 0,17

D. 5,0

E. 1,0

Câu 10. Tầng common-gate cần điện trở ngõ vào 50 Ω để phối hợp trở kháng. Bỏ qua body effect và CLM, g_m cần thiết là:

A. 100 mA/V

B. 5 mA/V

C. 50 mA/V

D. 2 mA/V

E. 20 mA/V

Câu 11. Tầng common-gate có g_m = 3 mA/V, g_{mb} = 0,5 mA/V, R_D = 4 kΩ, điện trở nguồn tín hiệu bằng 0 và $r_o = \infty$. Độ lợi điện áp bằng:

A. +14

B. -12

C. +12

D. -14

E. +1

Câu 12. Trong tầng cascode, g_{m2} = 2 mA/V, g_{mb2} = 0, $r_{o1} = r_{o2}$ = 40 kΩ. Điện trở ngõ ra $R_{out} = [1 + (g_{m2} + g_{mb2})r_{o2}]r_{o1} + r_{o2}$ xấp xỉ:

A. 13 MΩ

B. 3,3 MΩ

C. 1,6 MΩ

D. 80 kΩ

E. 0,8 MΩ

Câu 13. Việc thêm tầng cascode để tăng độ lợi (gain) của một tầng khuếch đại thường kéo theo hệ quả đánh đổi nào theo ví dụ trade-off đã học?

A. Tăng độ tuyến tính và cho phép giảm điện áp nguồn vì cascode chia bớt điện áp rơi trên mỗi transistor.

B. Không ảnh hưởng tốc độ hay swing, chỉ làm tăng diện tích chip do có thêm transistor.

C. Tăng các tốc độ lẫn biên độ swing khả dụng vì R_{out} lớn giúp ngõ ra dao động rộng hơn.

D. Giảm nhiễu nhiệt do có thêm transistor chia dòng, đổi lại làm tăng trở kháng vào và giảm độ lợi dòng.

E. Có thể làm giảm băng thông do các cực dịch chuyển và giảm swing vì cần thêm headroom.

Câu 14. Với CS dùng tải R_D và dòng phân cực I_D được giữ không đổi, tăng R_D có thể tăng độ lợi nhưng bị giới hạn bởi yếu tố nào?

A. R_D lớn làm g_m giảm theo tỷ lệ nghịch, triệt tiêu hoàn toàn lợi ích của việc tăng R_D .

B. R_D lớn làm r_o giảm theo, khiến $R_D \parallel r_o$ gần như không đổi.

C. R_D lớn làm dòng I_D tăng vọt do điện áp drain giảm, gây quá dòng và tự nung nóng M1.

D. Headroom: sụt áp I_D R_D lớn đẩy V_{DS} xuống dưới V_{OV} , khiến M1 rời bão hòa vào triode.

E. R_D lớn làm tăng hiệu ứng body của M1, khiến V_{TH} tăng và transistor tắt hẳn.

Câu 15. Trong một ví dụ CS với cùng dòng phân cực, tải diode-connected có điện trở tín hiệu nhỏ hơn điện trở R_D; tải nguồn dòng có điện trở ra lớn hơn R_D. Theo các giả thiết đó, thứ tự độ lớn gain từ thấp đến cao là gì?

A. Nguồn dòng < Điện trở thuần < Diode-connected

B. Điện trở thuần < Nguồn dòng < Diode-connected

C. Cả ba loại tải luôn cho cùng một độ lợi ở cùng dòng phân cực I_D .

D. Điện trở thuần < Diode-connected < Nguồn dòng

E. Diode-connected < Điện trở thuần < Nguồn dòng

Câu 16. Tầng CS có source degeneration R_S , bỏ qua r_o , trở dẫn tổng G_m = iout /vin , ngắn mạch ra, được tính bằng:

A. $G_m = 1/(g_m R_S)$

B. $G_m = g_m/(1 + g_m R_S)$

C. $G_m = g_m + R_S$

D. $G_m = g_m(1 + g_m R_S)$

E. $G_m = g_m R_S$

Câu 17. Cơ chế vật lý nào giải thích vì sao R_S làm giảm G_m so với g_m của tầng CS không degeneration?

A. R_S mắc song song với r_o nên làm giảm điện trở tương đương ở ngõ ra, kéo G_m giảm theo.

B. R_S làm tăng V_{TH} của M1 qua body effect, nên overdrive và do đó g_m của M1 giảm xuống.

C. R_S tạo hồi tiếp âm tại source: id tăng làm áp trên R_S tăng, vs tăng, khiến vgs tăng ít hơn.

D. R_S làm giảm dòng phân cực I_D do sụt áp DC trên nó, nên $g_m = 2I_D / V_{OV}$ giảm theo.

E. R_S chỉ ảnh hưởng đến R_{out} ; G_m giảm là do Miller làm tăng điện dung vào của M1.

Câu 18. R_{out} của tầng CS có source degeneration (nhìn từ drain, phương pháp nguồn thử) là:

A. $R_{out} = r_o \parallel R_S$

B. $R_{out} = r_o + R_S$

C. $R_{out} = r_o/(1 + (g_m + g_{mb})R_S)$

D. $R_{out} = g_m r_o R_S$

E. $R_{out} = r_o + R_S + (g_m + g_{mb})r_o R_S$

Câu 19. Khi nguồn V_{DD} lý tưởng được đưa vào mô hình AC tín hiệu nhỏ, V_{DD} trở thành:

A. Mạch hở

B. Nguồn dòng bằng I_{SS}

C. AC ground (ngắn mạch tín hiệu nhỏ)

D. Điện trở r_o

E. Một tụ Miller

Câu 20. Với tầng CS có tải PMOS diode-connected và bỏ qua r_o , độ lợi gần bằng:

A. +g_{m1} /g_{m2}

B. -g_{m1} /g_{m2}

C. -g_{m1} g_{m2}

D. 1/(g_{m1} + g_{m2})

E. 0

Câu 21. Khi nào việc sử dụng xấp xỉ $A_v \approx$ -R_D /R_S của CS degeneration là hợp lý?

A. $g_m\ R_S \ll 1$

B. $g_m\ R_S$ = 0

C. $g_m\ R_S \gg 1$, bỏ qua r_o , g_{mb}

D. r_o = 0

E. R_D = 0

Câu 22. Trong source follower có body effect, nếu g_{mb} = 0,2g_m và g_m RL $\to \infty$, độ lợi tiến gần:

A. 1,2

B. 1

C. 0,833

D. 0,2

E. 0

Câu 23. Một CS dùng PMOS tải nguồn dòng bão hòa có g_m1 = 2 mS, r_o1 = 20 kΩ, r_o2 = 40 kΩ. Gain tín hiệu nhỏ xấp xỉ bằng?

A. -40

B. -26,7

C. -13,3

D. +26,7

E. -2

Câu 24. Source follower có g_mb/g_m = 0,2 và body cố định. Bỏ qua r_o. Muốn A_v $\geq$ 0,9 bằng cách tăng g_m, kết luận nào đúng?

A. Chọn g_mR_L=9

B. Chọn g_mR_L=18

C. Chọn g_mR_L=90

D. A_v luôn bằng 1

E. Không có g_m hữu hạn nào thỏa yêu cầu

CHƯƠNG 4 - DIFFERENTIAL AMPLIFIERS

Câu 1. Ưu điểm chính của tín hiệu vi sai so với tín hiệu đơn cực (single-ended) là:

A. Loại bỏ nhiễu ghép đồng thời và bằng nhau vào cả hai đường tín hiệu

B. Không cần nguồn dòng đuôi (tail)

C. Điện trở ngõ vào lớn hơn

D. Cần ít dây dẫn hơn

E. Tiêu thụ công suất thấp hơn

Câu 2. Khi phân tích nửa mạch (half-circuit) cặp vi sai đối xứng với ngõ vào hoàn toàn vi sai, nút đuôi P đóng vai trò:

A. Nút ngõ ra

B. Nút nối lên V_{DD}

C. Nút thả nổi có biên độ dao động lớn

D. Đất ảo (virtual ground)

E. Hở mạch

Câu 3. Nếu nguồn dòng đuôi của cặp vi sai là lý tưởng ($R_{SS} \to \infty$), độ lợi common-mode bằng:

A. -$g_m\ R_D$

B. -$g_m\ R_D$ /2

C. 0

D. 1

E. Vô cùng

Câu 4. Mạch Gilbert cell chủ yếu được dùng làm:

A. Nguồn điện áp tham chiếu

B. Bộ nhân tương tự (ngõ ra $\propto$ Vin Vcont)

C. Source follower

D. Gương dòng

E. Mạch dịch mức

Câu 5. Cặp vi sai tải điện trở có g_m = 2 mA/V và R_D = 5 kΩ ($r_o = \infty$). Độ lớn độ lợi vi sai $|(V_{out1} - V_{out2})/(V_{in1} - V_{in2})|$ bằng:

A. 2,5

B. 5

C. 0,1

D. 20

E. 10

Câu 6. Cặp vi sai trên (g_m = 2 mA/V, R_D = 5 kΩ) có điện trở đuôi R_{SS} = 10 kΩ. Độ lớn độ lợi common-mode $(R_D\ /2)/[1/(2g_m) + R_{SS}]$ xấp xỉ:

A. 0,024

B. 10

C. 0,5

D. 0,24

E. 0,12

Câu 7. Cặp vi sai tải điện trở có V_{DD} = 1,8 V, R_D = 5 kΩ, I_{SS} = 200 µA, V_{TH} = 0,4 V, $V_{GS}1$ = 0,9 V; transistor nguồn đuôi cần overdrive 0,2 V. Dải common-mode cho phép xấp xỉ:

A. 1,1 đến 1,8 V

B. 0,2 đến 1,7 V

C. 1,1 đến 1,7 V

D. 0,4 đến 1,3 V

E. 0,9 đến 1,8 V

Câu 8. Dải common-mode ngõ vào cho phép (Input Common-Mode Range — ICMR) được định nghĩa là gì?

A. Dải V_{ICM} mà TẤT CẢ transistor (M1, M2 và nguồn dòng đuôi) đều ở vùng bão hòa.

B. Dải V_{ICM} mà chỉ M1 cần ở bão hòa, còn M2 có thể ở vùng triode.

C. Dải điện áp nguồn V_{DD} mà mạch vẫn hoạt động được và đạt độ lợi danh định thiết kế.

D. Dải biên độ tín hiệu vi sai vd mà đầu ra vẫn còn tuyến tính.

E. Dải V_{ICM} mà các ngõ ra V_{out1} , V_{out2} luôn bằng nhau.

Câu 9. Điều kiện nào là BẮT BUỘC để có thể áp dụng kỹ thuật half-circuit cho cặp vi sai?

A. Chỉ cần $R_{D1} = R_{D2}$; M1 và M2 có thể khác kích thước và điểm làm việc.

B. Mạch đối xứng hoàn toàn (M1 = M2 , $R_{D1} = R_{D2}$) VÀ kích thích thuần vi sai.

C. Chỉ cần kích thích thuần vi sai; không cần linh kiện hai nhánh đối xứng.

D. g_{m1} phải lớn hơn g_{m2} ít nhất 10% để nút P ổn định.

E. R_{SS} phải bằng vô cùng, tức nguồn dòng đuôi là nguồn dòng lý tưởng.

Câu 10. Với cặp vi sai đối xứng, điểm phân cực và g_m giữ cố định, tại sao gain vi sai hai ngõ ra không phụ thuộc trực tiếp R_SS trong mô hình half-circuit?

A. Vì virtual ground tại P chỉ dựa vào tính đối xứng của mạch và kích thích, không phụ thuộc R_{SS} .

B. Vì g_m của M1, M2 tỉ lệ nghịch với R_{SS} , nên tích g_m R_{SS} luôn là hằng số.

C. Vì dòng I_{SS} luôn được thiết kế rất nhỏ nên ảnh hưởng của nguồn dòng đuôi có thể bỏ qua.

D. Vì R_{SS} luôn bằng R_D trong thiết kế chuẩn, nên hai giá trị triệt tiêu trong công thức.

E. Vì R_{SS} chỉ xuất hiện ở tần số cao; ở tần số thấp nguồn dòng đuôi tương đương mạch hở.

Câu 11. Kỹ thuật dùng superposition của hai mạch nửa (DM half-circuit và CM half-circuit) giúp giải quyết bài toán phân tích cặp vi sai như thế nào?

A. Chỉ dùng được khi I_{SS} là nguồn dòng lý tưởng vì khi đó nút P luôn là AC-ground.

B. Cho phép giải trực tiếp phương trình vi phân bậc hai của toàn mạch mà không cần tuyến tính hóa.

C. Tách bài toán hai ngõ vào thành hai bài toán: một ngõ vào mạch nửa CM và một ngõ vào mạch nửa DM, rồi cộng đáp ứng.

D. Chỉ áp dụng được ở tần số bằng 0; ở tần số cao hai mạch nửa không còn độc lập.

E. Loại bỏ hoàn toàn nhiễu tại đầu vào common-mode, chỉ giữ lại mạch nửa vi sai.

Câu 12. Cho V_{in1} = 0,9 V, V_{in2} = 0,5 V. Vid và Vicm lần lượt là:

A. 0,4 V và 0,7 V

B. 0,7 V và 0,4 V

C. 1,4 V và 0,4 V

D. 0,2 V và 0,7 V

E. 0,4 V và 1,4 V

Câu 13. Do không đối xứng $g_{m1} \neq g_{m2}$, phân tích half-circuit vi sai chuẩn có thể sai vì:

A. Transistor ngừng dẫn

B. Nút đuôi không còn nhất thiết là đất ảo

C. Dòng đuôi luôn bằng 0

D. Điện dung gate biến mất

E. Điện trở tải chuyển thành hở mạch

Câu 14. Với R_{SS} hữu hạn, bỏ qua r_o và body effect, common-mode gain tại một ngõ ra cặp vi sai là:

A. $+g_m R_D$

B. $-g_m R_D/2$

C. $-g_m R_D/(1 + 2g_m R_{SS})$

D. $-g_m R_{SS}$

E. $-R_D/R_{SS}$ (không kèm điều kiện)

Câu 15. Tín hiệu common-mode có thể chuyển thành differential-mode ở ngõ ra chủ yếu do:

A. Hai nhánh cân bằng hoàn toàn

B. Nhiễu chung luôn bị khuếch đại vi sai hoàn toàn

C. Tải R_D hoặc hỗ dẫn g_m bị mismatch

D. Nguồn dòng đuôi có điện trở vô hạn

E. Hai gate cùng được nối đất

Câu 16. Cặp vi sai có tải gương dòng lý tưởng, g_m = 1,5 mS, $r_{on} = r_{op}$ = 20 kΩ. Độ lớn gain differential-to-single-ended xấp xỉ:

A. 7,5

B. 15

C. 30

D. 1,5

E. 60

Câu 17. Khi g_m = 1 mS, R_{SS} = 50 kΩ và mismatch tải $\Delta R_D \ / R_D$ = 2%, CMRR xấp xỉ bao nhiêu?

A. 40 dB

B. 54 dB

C. 60 dB

D. 74 dB

E. 90 dB

Câu 18. Cặp vi sai đối xứng tải điện trở có g_m = 2 mS và R_D = 5 kΩ. Với v_id=v_in1-v_in2, gain từ v_id đến riêng v_out1 là?

A. -10

B. +10

C. -5

D. +5

E. -20

Câu 19. Hai đường clock CK và CK bù được ghép điện dung cân bằng vào một nút nhạy. Nguyên lý giảm nhiễu nào được sử dụng?

A. Tăng biên độ cả hai clock

B. Hai điện tích ghép gần bằng nhau nhưng trái dấu nên triệt một phần

C. Loại bỏ mọi điện dung ký sinh

D. Tăng điện trở ra lên vô hạn

E. Hạ tần số clock về 0

CHƯƠNG 5 - CURRENT MIRRORS AND BIASING

Câu 1. Bỏ qua điều chế chiều dài kênh, dòng ngõ ra của gương dòng cơ bản là:

A. $I_{out} = I_{ref}(W/L)_1/(W/L)_2$

B. $I_{out} = I_{ref}(V_{GS} - V_{TH})$

C. $I_{out} = I_{ref}/2$

D. $I_{out} = I_{ref}$

E. $I_{out} = I_{ref}(W/L)_2/(W/L)_1$

Câu 2. Gương dòng được ưa dùng hơn cách phân cực cực gate bằng cầu chia điện trở vì dòng điện được sao chép:

A. Không cần dòng tham chiếu

B. Luôn bằng 0

C. Trong mô hình lý tưởng, tỷ lệ dòng chủ yếu phụ thuộc tỷ lệ W/L của hai transistor tương đồng.

D. Phụ thuộc mạnh vào V_{DD}

E. Tăng theo nhiệt độ

Câu 3. So với gương dòng cơ bản, gương dòng cascode có:

A. Độ chính xác thấp hơn

B. Nhiễu lớn hơn và điện trở ngõ ra nhỏ hơn

C. Không có khác biệt

D. Điện trở ngõ ra lớn hơn và chính xác hơn, đổi lại tốn thêm điện áp (headroom)

E. Điện trở ngõ ra nhỏ hơn và tốn ít điện áp hơn

Câu 4. Mạch "OTA 5 transistor" gồm:

A. Một cặp vi sai, tải gương dòng tích cực và nguồn dòng đuôi

B. Một Gilbert cell và một gương dòng

C. Hai source follower ghép tầng

D. Một tầng common-gate và tải điện trở

E. Một tầng CS, một source follower và một tầng cascode

Câu 5. I_{REF} = 20 µA được sao chép qua gương dòng NMOS tỷ lệ 1:3, rồi qua gương dòng PMOS tỷ lệ 1:2. Dòng ngõ ra cuối cùng bằng:

A. 120 µA

B. 20 µA

C. 60 µA

D. 40 µA

E. 100 µA

Câu 6. Gương dòng cơ bản có hai transistor giống nhau, λ = 0,1 V-1 , $V_{DS}1 = V_{GS}$ = 0,8 V và $V_{DS}2$ = 1,8 V. Sai số I_{OUT} so với I_{REF} xấp xỉ:

A. 1%

B. 0%

C. 5%

D. 9%

E. 18%

Câu 7. OTA 5 transistor (tải gương dòng tích cực) có g_{m1},2 = 1 mA/V và $r_{o2} = r_o4$ = 40 kΩ. Độ lợi tần số thấp xấp xỉ:

A. 80

B. 20

C. 10

D. 40

E. 13

Câu 8. Trong gương dòng MOS, transistor tham chiếu thường được nối kiểu diode nhằm:

A. Làm dòng tham chiếu bằng 0

B. Tạo điện áp V_{GS} (hoặc V_{SG}) tương ứng dòng tham chiếu

C. Loại bỏ mọi điện dung ký sinh

D. Biến MOSFET thành điện trở lý tưởng

E. Triệt tiêu body effect của mọi transistor

Câu 9. Để gương dòng NMOS cơ bản sao chép đúng theo tỷ lệ kích thước, transistor ra phải:

A. Luôn ở cutoff

B. Có V_{DS},out $\geq V_{OV}$,out để bão hòa

C. Có V_{DS},out = 0

D. Có V_{GS},out = 0

E. Luôn hoạt động triode

Câu 10. Khi dòng gương được sao chép qua hai tầng với tỷ lệ lần lượt 1:4 và 1:2, dòng đầu ra so với I_{REF} :

A. $2I_{REF}$

B. $4I_{REF}$

C. $6I_{REF}$

D. $8I_{REF}$

E. I_{REF} /8

Câu 11. Để giảm tác động CLM tới độ chính xác của gương dòng, biện pháp nào phù hợp nhất?

A. Giảm r_o của transistor ra

B. Tăng chênh lệch V_{DS} giữa hai transistor

C. Dùng gương dòng cascode tăng R_{out}

D. Đưa transistor ra vào triode

E. Tăng công suất vô điều kiện

Câu 12. Độ lợi gần đúng của OTA 5 transistor với tải gương dòng, xét điện trở ra của nhánh NMOS và PMOS, là:

A. $g_m/(r_{on} \parallel r_{op})$

B. $g_m(r_{on} \parallel r_{op})$

C. $-R_D/R_S$

D. $g_m r_o^2$

E. $1/g_m$

Câu 13. Đặc tính common-mode của OTA một đầu ra thường cần lưu ý vì:

A. Đầu ra luôn bằng 0

B. Điện áp common-mode đầu vào có thể làm thay đổi phân cực và dải làm việc

C. Không có transistor nguồn dòng đuôi

D. Mạch không có nhiễu

E. Cần áp tải riêng cho từng transistor

Câu 14. Gương dòng NMOS cơ bản có transistor ra với V_OV=0,25 V. Điều kiện tối thiểu nào phải giữ để sao chép dòng theo mô hình saturation?

A. V_DS,out $\geq$ 0,25 V

B. V_DS,out = 0 V

C. V_GS,out = 0 V

D. V_DS,out < 0,25 V

E. V_DS,out < 0

CHƯƠNG 6 - FREQUENCY RESPONSE

Câu 1. Do hiệu ứng Miller, tụ C_F nối giữa ngõ vào và ngõ ra của bộ khuếch đại đảo có độ lợi -A sẽ tương đương ở ngõ vào một tụ:

A. $C_F/(1+A)$

B. $C_F(1+A)$

C. 0

D. $C_F A^2$

E. C_F

Câu 2. Tại tần số cực fp = 1/(2πRC) của mạch lọc thông thấp RC bậc một, biên độ và pha lần lượt là:

A. 0 dB và 0∘

B. -20 dB và -180∘

C. -6 dB và -90∘

D. -3 dB và -90∘

E. -3 dB và -45∘

Câu 3. Cùng OTA trên có $r_{o2} \parallel r_o4$ = 20 kΩ, tải C_L = 1 pF; cực trội ngõ ra fp1 = 1/[2π($r_{o2} \parallel r_o4$)C_L] xấp xỉ:

A. 8 MHz

B. 80 MHz

C. 0,8 MHz

D. 50 MHz

E. 16 MHz

Câu 4. Tầng CS có điện trở nguồn tín hiệu R_sig = 10 kΩ, C_GS = 100 fF, C_GD = 10 fF và A_v ≈ -9. Theo xấp xỉ Miller, tần số cực ngõ vào gần bằng bao nhiêu?

A. 1,6 GHz

B. 160 MHz

C. 80 MHz

D. 40 MHz

E. 16 MHz

Câu 5. Tầng CS có g_m = 1 mA/V và C_{GD} = 10 fF. Điểm zero nằm ở nửa mặt phẳng phức phải (RHP zero) có tần số xấp xỉ:

A. 10 GHz

B. 100 GHz

C. 1,6 GHz

D. 5 GHz

E. 16 GHz

Câu 6. Một cực đơn của mạch RC với R = 10 kΩ, C = 10 pF có tần số xấp xỉ:

A. 15,9 kHz

B. 159 kHz

C. 1,59 MHz

D. 15,9 MHz

E. 159 MHz

Câu 7. Tại nút có điện trở tương đương lớn nhưng điện dung cũng lớn, tần số cực tương ứng sẽ:

A. Luôn tăng

B. Có xu hướng giảm

C. Không thay đổi

D. Bằng vô hạn

E. Luôn trở thành zero RHP

Câu 8. Tại tầng common-source đảo pha, hiệu ứng Miller làm điện dung C_{GD} nhìn từ ngõ vào:

A. Giảm về 0

B. Tăng gần theo hệ số 1 + $|A_v|$

C. Không phụ thuộc gain

D. Trở thành điện trở

E. Chỉ tồn tại ở tần số bằng 0

Câu 9. Điểm zero RHP do đường truyền trực tiếp qua C_{GD} của tầng CS gần có vị trí:

A. $\omega_z \simeq 1/(R_D C_{GS})$

B. $\omega_z \simeq g_m/C_{GD}$

C. $\omega_z \simeq C_{GD}/g_m$

D. $\omega_z = 0$

E. $\omega_z \simeq 1/(g_m r_o)$

Câu 10. Nguyên nhân chính khiến cascode thường giảm Miller tại transistor ngõ vào so với CS đơn là:

A. Cascode không có C_{GD}

B. Cascode làm điện áp drain transistor vào dao động ít hơn

C. Cascode làm gain bằng 0

D. Cascode đặt ngõ ra tại source

E. Cascode loại bỏ tất cả pole

Câu 11. Đối với mạch thông thấp một cực có H(s) = A0 /(1 + s/ω p), sau tần số cực, độ dốc Bode biên độ xấp xỉ:

A. +20 dB/dec

B. -20 dB/dec

C. -40 dB/dec

D. 0 dB/dec

E. +40 dB/dec

Câu 12. Nếu tăng tải điện dung C_L tại ngõ ra có điện trở R_{out} cố định, điều gì xảy ra với cực ngõ ra?

A. Dịch lên tần số cao

B. Dịch xuống tần số thấp

C. Không đổi

D. Thành zero LHP

E. Biến mất

Câu 13. Đối với tầng common-gate, hiệu ứng Miller tại ngõ vào thường nhỏ vì:

A. Tín hiệu vào ở source, còn gate gần AC-ground

B. Luôn có $g_m = 0$

C. Cổng gate được nối với drain

D. Tần số luôn bằng 0

E. Mọi điện dung MOSFET đều biến mất

Câu 14. Một cực RC có R=5 kΩ, C=20 pF. Tần số cực gần nhất là?

A. 159 kHz

B. 1,59 MHz

C. 15,9 MHz

D. 31,8 MHz

E. 159 MHz