
CHEAT SHEET — CHƯƠNG 2



Vật lý cơ bản của MOSFET (Basic CMOS Device Physics)

Công thức tra cứu nhanh, kèm minh họa mạch/đồ thị trích từ Lecture 2 — dựa trên Razavi, Chương 2 — được mang theo khi làm bài tập/kiểm tra

Bảng ký hiệu


μn, μp	Độ linh động electron / lỗ trống	***λ***	Hệ số điều biến chiều dài kênh
Cox	Điện dung oxit / đơn vị diện tích	***ro***	Điện trở đầu ra tín hiệu nhỏ
VGS, VDS, VSB	Điện áp cực G, D, thân so với S	***gm, gmb***	Hỗ dẫn gate / hỗ dẫn thân
VTH (VTH0)	Điện áp ngưỡng (tại VSB=0)	***γ***	Hệ số hiệu ứng thân (body-effect)
VGS−VTH	Điện áp overdrive	***ΦMS, ΦF***	Hiệu công thoát; thế Fermi
W, L	Chiều rộng / chiều dài kênh	***Qdep***	Điện tích vùng nghèo dưới gate
ID	Dòng điện drain (DC)	***COL***	Điện dung chồng lấn gate–S/D
RON	Điện trở dẫn khi làm switch	***Cj0, Vbi***	Điện dung/điện áp built-in tiếp giáp

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
I. DÒNG ĐIỆN ID THEO VÙNG HOẠT ĐỘNG (NMOS)			
			
	Cấu trúc MOSFET và ký hiệu mạch NMOS/PMOS (Lecture 2, slide 5)		
0	Xác định vùng hoạt động trước khi chọn công thức:	VGS < VTH → Cutoff, ID ≈ 0 VGS ≥ VTH & VDS < VGS−VTH → Triode VGS ≥ VTH & VDS ≥ VGS−VTH → Saturation	*PMOS: đối xứng, dùng |VGS|, |VTHP|, |VDS|, μp*
1	Triode (Ohmic) VGS≥VTH ; 0<VDS<VGS−VTH	**ID = μnCox(W/L)[(VGS−VTH)VDS − ½VDS²]**	Công thức triode đầy đủ, dùng khi VDS không quá nhỏ

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
2	Triode sâu (Deep triode) VDS ≪ 2(VGS−VTH)	**ID ≈ μnCox(W/L)(VGS−VTH)VDS** **RON = 1 / [μnCox(W/L)(VGS−VTH)]**	MOSFET hoạt động như điện trở tuyến tính → dùng làm analog switch, S/H, SC circuit
3	Saturation — mô hình lý tưởng (bỏ qua λ) VDS ≥ VGS−VTH	**ID = (μnCox/2)(W/L)(VGS−VTH)²**	"Square law" — công thức dùng nhiều nhất khi thiết kế/ước lượng nhanh
	 *Đặc tuyến ID–VDS: vùng Triode chuyển sang Saturation tại VDS=VGS−VTH (slide 11)*		
4	Saturation — có Channel-Length Modulation VDS ≥ VGS−VTH, cần độ chính xác cao hơn / tính ro	**ID = (μnCox/2)(W/L)(VGS−VTH)²(1+λVDS)** λ ≈ (1/L)·(1/√Na)	L↑ ⇒ λ↓ ⇒ ro↑ (op-amp/gương dòng thường chọn L lớn hơn Lmin)
	 *ID có độ dốc nhẹ trong bão hòa khi tính λ; gm cập nhật theo (1+λVDS) (slide 21)*		
5	Subthreshold (weak inversion) VGS < VTH nhưng vẫn có dòng rò nhỏ	**ID = I0·exp[VGS/(ζkT/q)]** ζ ≈ 1–1.5 ; S ≈ 70–100 mV/decade (giới hạn lý thuyết tối thiểu ~60 mV/decade)	Dòng rò số công suất thấp; nền tảng thiết kế analog vùng subthreshold (gm/ID cao)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh

$$I_D = I_0 \exp\left(\frac{V_{GS}}{\zeta kT/q}\right)$$



Log(ID) theo VGS: hàm mũ (subthreshold) chuyển sang Square Law quanh VTH (slide 23)


Ghi nhớ / Ý nghĩa vật lý — Mục I — Dòng điện ID

- Luôn xác định vùng hoạt động (so sánh VDS với VGS−VTH) TRƯỚC khi chọn công thức — dùng nhầm công thức vùng là lỗi phổ biến nhất khi làm bài/mô phỏng.
- "Square law" (case #3) là công thức mặc định cho Saturation khi tính tay; chỉ thêm hệ số (1+λVDS) (case #4) khi cần độ chính xác cao hơn (tính ro, so khớp SPICE).
- Deep triode biến MOSFET thành điện trở tuyến tính RON (không phải nguồn dòng khuếch đại) — nền tảng của analog switch, sample-and-hold, switched-capacitor.
- Dòng subthreshold là hàm MŨ theo VGS (giống diode/BJT), không phải bình phương — cơ sở thiết kế analog vùng subthreshold / gm·ID cao cho ứng dụng siêu tiết kiệm điện.


II. ĐIỆN ÁP NGƯỠNG VTH & HIỆU ỨNG THÂN (BODY EFFECT)

6	VTH danh định (VSB = 0)	**VTH0 = ΦMS + 2ΦF + Qdep0/Cox**	3 thành phần vật lý: hiệu công thoát, thế Fermi ×2, sụt áp do điện tích vùng nghèo
7	Body effect (VSB ≠ 0, NMOS: VSB ≥ 0)	**VTH = VTH0 + γ(√|2ΦF+VSB| − √|2ΦF|)** γ = √(2qεsiNsub)/Cox	VSB↑ ⇒ VTH↑ ⇒ overdrive hiệu dụng giảm. Oxit mỏng / đế pha tạp nhẹ ⇒ γ nhỏ ⇒ hiệu ứng thân yếu

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh



$$V_{TH} = V_{TH0} + \gamma\left(\sqrt{2\Phi_F + V_{SB}} - \sqrt{2\Phi_F}\right),\ \gamma = \frac{\sqrt{2q\varepsilon_{si}N_{sub}}}{C_{ox}}$$



Mặt cắt VB=0 vs VB<0, công thức VTH(VSB) và ảnh hưởng lên mạch source follower (slide 17)

Ghi nhớ / Ý nghĩa vật lý — Mục II — VTH & Body Effect

- VTH KHÔNG phải hằng số cố định của công nghệ — nó phụ thuộc VSB bất cứ khi nào cực Source không nối trực tiếp (AC) với thân/đế.
- VSB↑ ⇒ VTH↑ ⇒ overdrive hiệu dụng (VGS−VTH) giảm ⇒ ID và gm đều giảm nếu VGS giữ cố định — hệ quả trực tiếp thấy rõ ở mạch source follower (Vout uốn cong, mất tuyến tính).
- Mẹo nhận diện: mọi tầng có Source KHÔNG ở AC-ground/không nối chung thân (source follower, transistor tầng trên trong cascode/stack) đều PHẢI tính lại VTH bằng công thức body effect, không được dùng VTH0.
- Oxit mỏng + đế pha tạp nhẹ ⇒ γ nhỏ ⇒ hiệu ứng thân yếu; công nghệ cũ/đế pha tạp mạnh ⇒ γ lớn ⇒ hiệu ứng thân đáng kể, không thể bỏ qua.

III. ĐIỆN TRỞ ĐẦU RA ro


8	Saturation, có λ	**ro = 1/(λID) (= ∂VDS/∂ID)**	*Dùng để tính gain tính tay: Av ∝ gm·ro (intrinsic gain) — xem hình minh họa ở Mục V*

Ghi nhớ / Ý nghĩa vật lý — Mục III — Điện trở đầu ra ro

- ro hữu hạn là HỆ QUẢ TRỰC TIẾP của channel-length modulation — nếu bỏ qua λ (lý tưởng hóa) thì ro = ∞ và ID hoàn toàn phẳng trong Saturation.
- ro tỉ lệ NGHỊCH với ID: tăng dòng phân cực để tăng gm/tốc độ lại đồng thời làm giảm ro (giảm gain, vì Av ∝ gm·ro) — đánh đổi kinh điển trong thiết kế analog.
- Chọn L lớn hơn Lmin ⇒ λ giảm ⇒ ro tăng — kỹ thuật thường dùng cho tầng cần gain cao (op-amp, gương dòng) dù tốn diện tích hơn.
- Liên hệ nhanh với BJT: ngoại suy ID–VDS về trục hoành cho VDS=−1/λ, tương tự vai trò điện áp Early VA — hữu ích khi so sánh trực giác MOSFET/BJT.

IV. HỖ DẪN gm VÀ HỖ DẪN THÂN gmb

9	Biết W/L và overdrive (VGS−VTH)	**gm = μnCox(W/L)(VGS−VTH)**	Dạng cơ bản, suy trực tiếp từ đạo hàm ID theo VGS
10	Biết dòng phân cực ID và W/L	**gm = √(2μnCox(W/L)ID)**	Dùng khi thiết kế theo ngân sách dòng tiêu thụ cho trước
11	Biết ID và overdrive	**gm = 2ID/(VGS−VTH)**	Ước lượng nhanh nhất; overdrive nhỏ ⇒ gm cao ở cùng ID (nền tảng thiết kế gm/ID)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		$g_m = \left.\frac{\partial I_D}{\partial V_{GS}}\right\|_{V_{DS}\ constant} = \mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{TH})$ $g_m = \sqrt{2\mu_n C_{ox}\frac{W}{L} I_D} = \frac{2I_D}{V_{GS}-V_{TH}}$  *3 dạng công thức gm và xu hướng biến thiên theo (VGS−VTH) hoặc ID (slide 12)*	
12	gm chính xác (có λ)	**gm = μnCox(W/L)(VGS−VTH)(1+λVDS)**	*λVDS thường ≪ 1 → tính tay thường bỏ qua, dùng công thức #9–11*
13	Hỗ dẫn thân gmb — dùng khi VSB thay đổi theo tín hiệu (cascode, gương dòng nhiều tầng)	**gmb = η·gm** η = γ / [2√(2ΦF+VSB)] , η ≈ 0.1–0.3	Body hoạt động như "cực điều khiển thứ hai" với 10–30% độ nhạy so với gate


Ghi nhớ / Ý nghĩa vật lý — Mục IV — Hỗ dẫn gm và gmb

- 3 công thức gm (#9–#11) tương đương toán học — chọn theo dữ kiện đề bài: biết overdrive & W/L → #9; biết ID & W/L → #10; biết cả ID và overdrive → #11 (nhanh nhất, không cần Cox).
- Với ID cố định, overdrive càng NHỎ thì gm càng CAO (do gm=2ID/overdrive) — nền tảng thiết kế gm/ID tối ưu hiệu suất năng lượng, đặc biệt vùng subthreshold.
- gmb LUÔN nhỏ hơn gm (η≈0.1–0.3) — chỉ cần đưa vào phân tích khi VSB thay đổi theo tín hiệu (cascode, gương dòng nhiều tầng); nếu Source nối AC-ground thì bỏ qua gmb hoàn toàn.

V. MÔ HÌNH TÍN HIỆU NHỎ — CHỌN THEO ĐỘ CHÍNH XÁC CẦN

14	Model đơn giản nhất	**id = gm·vgs (giả sử ro = ∞)**	Chỉ dùng ước lượng sơ bộ, bỏ qua hoàn toàn channel-length modulation
15	Model chuẩn — dùng phổ biến nhất khi tính tay	**id = gm·vgs // ro (ro = 1/(λID))**	Model mặc định cho mọi phân tích gain/Rin/Rout trong các chương sau
16	Model đầy đủ 4 cực — bắt buộc khi source không nối AC với body	**id = gm·vgs + gmb·vbs // ro**	Dùng cho: tầng cascode, gương dòng nhiều tầng, mọi cấu hình source không ở AC-ground

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh



4 biến thể mạch tương đương tín hiệu nhỏ và công thức đạo hàm ro (slide 34)

Ghi nhớ / Ý nghĩa vật lý — Mục V — Mô hình tín hiệu nhỏ


– Chọn model theo bài toán: model đơn giản (#14) chỉ để ước lượng sơ bộ; model chuẩn ro (#15) là MẶC ĐỊNH cho hầu hết phân tích gain/Rin/Rout ở các chương sau; model 4 cực (#16) BẮT BUỘC khi Source không ở AC-ground.

– Lỗi thường gặp: quên gmb khi phân tích tầng cascode/gương dòng nhiều tầng ⇒ tính sai Rout và gain thực tế.

– Mọi công thức gain/Rin/Rout của CS, CG, CD, cascode... ở các chương tiếp theo đều xây dựng trực tiếp trên 3 model này — đây là nền tảng bắt buộc phải nắm chắc trước khi học mạch khuếch đại.

VI. ĐIỆN DUNG KÝ SINH THEO VÙNG HOẠT ĐỘNG (VDS cố định, quét VGS)


17	Cutoff (OFF) — VGS < VTH	CGB ≈ CoxWL (cực đại) CGS ≈ CGD ≈ COL	Chưa có kênh che chắn ⇒ gate ghép điện dung toàn phần xuống đế
18	Saturation — VTH ≤ VGS < VDS+VTH	CGB ≈ 0 **CGS ≈ (2/3)CoxWL + COL** CGD ≈ COL	Hệ số 2/3 do kênh "thon dần", thắt tại điểm pinch-off — CGS chi phối fT
19	Triode (Non-saturation) — VGS ≥ VDS+VTH	**CGS = CGD = (1/2)CoxWL + COL**	Kênh liên tục, điện tích phân bố đối xứng S↔D

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		 *CGS, CGD, CGB theo VGS qua 3 vùng Off–Saturation–Non-saturation (slide 29)*	
20	Điện dung tiếp giáp p-n (CSB, CDB)	**Cj(VR) = Cj0 / √(1+VR/Vbi)** C = Cj·(diện tích đáy) + Cjsw·(chu vi)	VR = điện áp phân cực ngược tiếp giáp. Layout "gọn" (chu vi nhỏ) ⇒ Cjsw nhỏ

Ghi nhớ / Ý nghĩa vật lý — Mục VI — Điện dung ký sinh

- Điện dung MOS KHÔNG PHẢI hằng số — phụ thuộc mạnh vào vùng hoạt động (Off/Saturation/Triode) thông qua VGS, khác hẳn tụ điện cố định thông thường.
- CGS là điện dung lớn nhất/quan trọng nhất khi transistor ở Saturation (vùng làm việc chính của analog) — chi phối trực tiếp tần số cắt fT và băng thông tầng khuếch đại (nền tảng Chương 6 — Đáp ứng tần số).
- CDB/CSB (qua Cj, Cjsw) phụ thuộc điện áp phân cực ngược VR — layout "gọn" (diện tích & chu vi vùng khuếch tán nhỏ, kỹ thuật multi-finger/folded) giảm điện dung nút ra ⇒ tăng băng thông mạch.

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
VII. ĐIỆN TRỞ CỰC GATE Ở TẦN SỐ CAO			
21	Gate polysilicon có điện trở phân bố RG ∝ W	**Tiếp xúc 2 phía (folded/multi-finger) so với 1 phía: RG,hiệu dụng giảm ~4 lần**	RG nối tiếp CGS ⇒ giới hạn fmax + đóng góp nhiễu nhiệt đầu vào (quan trọng cho RF/low-noise)



Layout tiếp xúc gate 1 phía (a) vs 2 phía/folded (b) và mạch RG tương đương (slide 36)

Ghi nhớ / Ý nghĩa vật lý — Mục VII — Điện trở cực Gate

- RG là hiệu ứng ký sinh TẦN SỐ CAO — thường bỏ qua ở phân tích DC/tín hiệu nhỏ tần số thấp nhưng KHÔNG được bỏ qua trong thiết kế RF/low-noise/tốc độ cao.
- RG mắc nối tiếp CGS tạo mạng RC làm giảm fmax của transistor, đồng thời là nguồn nhiễu nhiệt (thermal noise) quy đổi về đầu vào quan trọng.
- Tiếp xúc gate hai phía (multi-finger/folded, giống kỹ thuật giảm CDB ở Mục VI) giảm RG hiệu dụng đi ~4 lần so với tiếp xúc một phía — quy tắc layout bắt buộc cho RF/low-noise design.

Lưu ý sử dụng: Chỉ dùng công thức Tầng 1 (tra cứu, không đạo hàm) cho bài tập áp dụng nhanh và mô phỏng LTspice. Muốn tự đạo hàm từ KCL/KVL (VD: chứng minh CGS=(2/3)CoxWL, đạo hàm gmb...) — xem lại phần Notes chi tiết trong slide Lecture 2. Mọi hình minh họa trong tài liệu này trích trực tiếp từ slide Lecture 2 do giảng viên cung cấp.

Phần A — Bài tập áp dụng nhanh

8 bài tập Tầng 1 — chỉ áp dụng trực tiếp công thức tra cứu trong bảng trên (không đạo hàm KCL/KVL). Lời giải chi tiết ở phần kế tiếp.

STT	Đề bài
1	NMOS có $\mu_n C_{ox}$ = 100 µA/V², W/L = 20, V_{TH} = 0.4 V, phân cực V_{GS} = 1.8 V, V_{DS} = 50 mV. a) Xác định vùng hoạt động. b) Tính R_{ON}.
2	NMOS có $\mu_n C_{ox}$ = 100 µA/V², W/L = 10, hoạt động ở Saturation với $V_{GS}-V_{TH}$ = 0.3 V (bỏ qua λ). Tính dòng I_D.
3	Vẫn transistor ở Câu 2, cho thêm λ = 0.08 V^{-1} và V_{DS} = 1 V. a) Tính I_D có xét channel-length modulation. b) Tính r_o.
4	Với I_D = 45 µA, W/L = 10, $\mu_n C_{ox}$ = 100 µA/V², $V_{GS}-V_{TH}$ = 0.3 V (transistor ở Câu 2). Tính g_m bằng cả 3 công thức tra cứu (#9, #10, #11) và kiểm tra kết quả có khớp nhau không.
5	NMOS có V_{TH0} = 0.4 V, γ = 0.5 √V, 2ΦF = 0.7 V. Transistor được dùng trong mạch mà Source có V_{SB} = 1 V (không nối AC với thân). Tính điện áp ngưỡng thực tế V_{TH}.
6	Cùng transistor ở Câu 4 và Câu 5 (g_m = 300 µA/V; γ = 0.5, 2ΦF = 0.7 V, V_{SB} = 1 V). Tính hệ số η và hỗ dẫn thân g_{mb}.
7	Một NMOS có V_{DS} = 0.6 V cố định, V_{TH} = 0.4 V. Quét V_{GS} từ 0 V lên 1 V. Nêu giá trị xấp xỉ của C_{GS} (theo $C_{ox}WL$ và COL) tại: (a) V_{GS} = 0.2 V, (b) V_{GS} = 0.7 V, (c) V_{GS} = 1.0 V.
8	Trong tầng cascode NMOS, cực Source của transistor tầng trên (M2) nối vào Drain của M1 — không phải một nút AC-ground cố định. Khi phân tích tín hiệu nhỏ cho M2, cần dùng model nào trong 3 model tín hiệu nhỏ đã học (#14–#16)? Giải thích ngắn gọn.

Phần B — Lời giải chi tiết

Bài 1 — Vùng hoạt động & RON

Bước 1 — Case áp dụng: Case #0 (xác định vùng) và Case #2 (Deep triode / RON).

Bước 2 — Tính toán: Overdrive = VGS−VTH = 1.8−0.4 = 1.4 V. VDS = 0.05 V ≪ 2×1.4 = 2.8 V ⇒ Deep triode. RON = 1/[μnCox(W/L)(VGS−VTH)] = 1/(100×10⁻⁶×20×1.4) = **357 Ω**.

Bước 3 — Nhận xét: VDS quá nhỏ so với overdrive nên transistor hoạt động như một điện trở tuyến tính RON — đúng mô hình analog switch.

Bài 2 — ID bão hòa lý tưởng

Bước 1 — Case áp dụng: Case #3 (Square law, bỏ qua λ).

Bước 2 — Tính toán: ID = (μnCox/2)(W/L)(VGS−VTH)² = (100×10⁻⁶/2)×10×(0.3)² = 50×10⁻⁶×10×0.09 = **45 μA**.

Bài 3 — ID có λ và ro

Bước 1 — Case áp dụng: Case #4 (Saturation có CLM) và Case #8 (ro).

Bước 2 — Tính toán: ID(λ) = ID,lý_tưởng×(1+λVDS) = 45 μA×(1+0.08×1) = **48.6 μA**. ro = 1/(λ×ID,lý_tưởng) = 1/(0.08×45×10⁻⁶) = **≈ 277.8 kΩ** (dùng ID lý tưởng 45 μA vì ro=1/(λID) được suy ra với ID không đổi theo VDS).

Bước 3 — Nhận xét: λVDS = 0.08 chỉ làm ID lệch 8% — minh chứng cho việc tính tay thường bỏ qua số hạng này (Case #12) trừ khi cần ro.

Bài 4 — 3 công thức gm

Bước 1 — Case áp dụng: Case #9, #10, #11.

Bước 2 — Tính toán: #9: gm=μnCox(W/L)(VGS−VTH)=100×10⁻⁶×10×0.3=300 μA/V. #10: gm=√(2μnCox(W/L)ID)=√(2×1000×10⁻⁶×45×10⁻⁶)=300 μA/V. #11: gm=2ID/(VGS−VTH)=2×45/0.3=300 μA/V.

Bước 3 — Nhận xét: Cả 3 công thức cho cùng kết quả **gm = 300 μA/V (0.3 mA/V)** — xác nhận đây là các dạng tương đương toán học, chọn công thức nào tùy dữ kiện đề cho sẵn.

Bài 5 — VTH với body effect

Bước 1 — Case áp dụng: Case #7 (Body effect).

Bước 2 — Tính toán: VTH = VTH0+γ(√(2ΦF+VSB)−√(2ΦF)) = 0.4+0.5×(√1.7−√0.7) = 0.4+0.5×(1.3038−0.8367) = 0.4+0.2336 = **≈ 0.634 V**.

Bước 3 — Nhận xét: VTH tăng từ 0.4 V lên 0.634 V (+58%) chỉ vì VSB=1 V — cho thấy body effect không thể bỏ qua khi Source không ở AC-ground.

Bài 6 — Hỗ dẫn thân gmb

Bước 1 — Case áp dụng: Case #13.

Bước 2 — Tính toán: η = γ/(2√(2ΦF+VSB)) = 0.5/(2×1.3038) = 0.1918. gmb = η×gm = 0.1918×300 μA/V = **≈ 57.5 μA/V**.

Bước 3 — Nhận xét: gmb ≈ 19% của gm — nằm trong khoảng điển hình 0.1–0.3 nêu ở Case #13, xác nhận thân hoạt động như "cực điều khiển phụ".

Bài 7 — CGS theo vùng hoạt động (định tính)

Bước 1 — Case áp dụng: Case #17–#19 (điện dung theo vùng). Biên: VGS=VTH=0.4 V (hình thành kênh); VGS=VDS+VTH=0.6+0.4=1.0 V (biên Sat/Triode).

Bước 2 — Tính toán: (a) VGS=0.2 V<0.4 V ⇒ Cutoff ⇒ CGS≈COL (chỉ overlap, nhỏ). (b) VGS=0.7 V, nằm giữa 0.4 và 1.0 V ⇒ Saturation ⇒ CGS≈(2/3)CoxWL+COL. (c) VGS=1.0 V, đúng biên Sat/Triode ⇒ vừa chuyển sang Triode ⇒ CGS≈(1/2)CoxWL+COL.

Bước 3 — Nhận xét: CGS tăng dần rồi giảm nhẹ khi qua biên Sat→Triode — vì kênh chuyển từ "thon dần" (hệ số 2/3) sang "liên tục đối xứng" (hệ số 1/2).

Bài 8 — Chọn model tín hiệu nhỏ cho cascode (định tính)

Bước 1 — Case áp dụng: Case #16.

Bước 2 — Phân tích: Source của M2 nối vào Drain của M1 — đây là một nút tín hiệu (không phải AC-ground cố định), nên VBS của M2 dao động theo tín hiệu.

Bước 3 — Kết luận: Phải dùng **model #16 (đầy đủ 4 cực, id=gm·vgs+gmb·vbs // ro)** cho M2 — bỏ qua gmb ở đây sẽ tính sai Rout/gain của tầng cascode.