CHEAT SHEET — CHƯƠNG 3


Tầng khuếch đại đơn (Single-Stage Amplifiers)

Công thức tra cứu nhanh CS / CS+tải thực tế / Source Degeneration / Source Follower / Common-Gate / Cascode, kèm minh họa mạch/đồ thị trích từ Lecture 3 — dựa trên Razavi, Chương 3 — mang theo khi làm bài tập/kiểm tra

Bảng ký hiệu


gm, gmb	Hỗ dẫn gate / hỗ dẫn thân (body)	***ro***	Điện trở ra tín hiệu nhỏ của transistor (=1/(λID))
RD, RS, RL, RP	Điện trở tải (drain) / suy giảm (source) / tải ngoài / tại nguồn	***RON***	Điện trở tương đương MOSFET ở vùng triode
Gm, Ro (Rout)	Hỗ dẫn / điện trở ra HIỆU DỤNG của cả tầng (mô hình 2 cổng)	***Rin***	Điện trở vào của tầng khuếch đại
Av	Độ lợi điện áp tín hiệu nhỏ (Vout/Vin)	***η***	= gmb/gm ≈ 0.1–0.3 (hệ số body effect)
VGS−VTH	Điện áp overdrive (VOV)	***λ***	Hệ số điều biến độ dài kênh
W, L	Chiều rộng / chiều dài kênh	***μn, μp***	Độ linh động electron / lỗ trống
Vb	Điện áp phân cực DC cố định (AC ground)	***Cox***	Điện dung oxit/đơn vị diện tích
VTHP	Điện áp ngưỡng PMOS (trị tuyệt đối)	***ID***	Dòng phân cực DC (drain current)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
I. PHƯƠNG PHÁP CHUNG — MÔ HÌNH HAI CỔNG Gm / Ro			
1	Định nghĩa Gm, Ro bằng nguồn thử (dùng cho MỌI cấu hình ở Mục IV–VIII)	**Gm ≡ Iout/Vin (đặt Vout = 0V)** **Ro ≡ Vout/Iout (đặt Vin = 0V)** **⇒ Vout = −Gm·Vin·Ro ⇒ Av = −Gm·Ro**	Quy trình chuẩn: (1) short Vout tính Gm, (2) short Vin bơm dòng thử tính Ro, (3) nhân lại. Áp dụng cho CS-degeneration, Source Follower, Common-Gate, Cascode.




$$G_m = I_{out}/V_{in} \quad when \ V_{out} = 0V$$
$$R_o = V_{out}/I_{out} \quad when \ V_{in} = 0V$$
$$\therefore V_{out} = -G_m V_{in} R_o$$

Mô hình hộp đen 2 cổng GmVin ‖ Ro dùng cho MỌI cấu hình khuếch đại đơn tầng ở Mục IV-VIII (slide 23)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	Ghi nhớ / Ý nghĩa vật lý — Mục I ‣ Mọi tầng khuếch đại đơn (CS-degeneration, Source Follower, Common-Gate, Cascode) đều quy được về đúng 1 mô hình hộp đen GmVin ‖ Ro, và luôn có Av = −Gm·Ro — không cần nhớ riêng công thức Av cho từng cấu hình nếu đã có Gm và Ro. ‣ Vì sao tách được 2 bước: định nghĩa Gm (short Vout) loại bỏ hoàn toàn ảnh hưởng của tải bên ngoài; định nghĩa Ro (short Vin) loại bỏ hoàn toàn ảnh hưởng của nguồn tín hiệu vào — hai phép đo độc lập nhau nên có thể tính riêng rồi nhân lại, thay vì giải nguyên hệ KCL/KVL phức tạp cùng lúc. ‣ Mẹo dùng nhanh: hễ thấy đề bài có RS ở cực nguồn, hoặc một transistor khác đóng vai trò 'điện trở' ở cực nguồn/cực máng (diode-connected, cascode) — luôn áp dụng quy trình Gm/Ro này TRƯỚC khi viết lại KCL từ đầu, tiết kiệm thời gian đáng kể khi làm bài kiểm tra.		
	II. TẦNG COMMON-SOURCE (CS) CƠ BẢN		
	 *(a) Mạch CS cơ bản, (b) đặc tuyến truyền đạt DC, (c) M1 ở triode ≈ Ron, (d) mô hình tín hiệu nhỏ bỏ qua ro (Lecture 3, slide 6)*		
2	CS cơ bản, bỏ qua ro (λ=0)	**Av = ∂Vout/∂Vin = −gm·RD** gm = μnCox(W/L)(Vin−VTH)	Vin = VGS vì nguồn nối đất. Dấu trừ ⇒ CS luôn đảo pha (inverting).
3	CS có xét channel-length modulation (ro)	**Av = −gm(ro ‖ RD)**	ro luôn song song RD tại nút ra ⇒ chính xác hơn công thức #2
4	Độ lợi nội tại (intrinsic gain) — RD → ∞ (tải hở/nguồn dòng lý tưởng)	**Av = −gm·ro**	Giới hạn TRÊN của độ lợi 1 transistor CS đơn — figure-of-merit để so sánh công nghệ

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh





Load-line: R nhỏ (R1) → dao động Vout nhỏ; R lớn (R2→∞) → Vout dao động lớn, tiến tới giới hạn gm·ro (slide 11)


Ghi nhớ / Ý nghĩa vật lý — Mục II


- gm·ro (độ lợi nội tại) là TRẦN tuyệt đối của một tầng CS đơn — không có cách nào vượt qua bằng cách tăng RD (RD→∞ chỉ TIỆM CẬN gm·ro, không bao giờ vượt).
- Bản chất vật lý: ro hữu hạn phản ánh việc ID không hoàn toàn bão hòa theo VDS (channel-length modulation) — về mặt tín hiệu nhỏ, ro luôn mắc SONG SONG với RD tại nút ra, nên bất kỳ tải nào cũng chỉ làm giảm điện trở tổng so với ro riêng lẻ.
- Mẹo nhận diện nhanh: đề cho tải là 'nguồn dòng lý tưởng' hoặc 'hở mạch tại cực máng' → dùng ngay Av=−gm·ro (case #4), không cần biết giá trị RD.

III. CS VỚI TẢI THỰC TẾ (PRACTICAL LOADS)

5	Điện trở nhìn vào 1 MOSFET nối kiểu diode (gate nối drain)	**Rx = Vx/Ix = 1/(gm+gmb) ‖ ro ≈ 1/gm**	Kết quả DÙNG LẠI RẤT NHIỀU LẦN: làm tải, làm RS suy giảm, gương dòng, phối trở kháng
6	CS + tải NMOS diode-connected (M2)	Av = −gm1[1/(gm2+gmb2) ‖ ro1] ≈ −(gm1/gm2)·1/(1+η) **Av ≈ −√[(W/L)1 / (W/L)2]**	η=gmb2/gm2 (≈0.1–0.3). Độ lợi chỉ phụ thuộc TỈ LỆ W/L, độc lập dòng bias. Av=−10 cần (W/L)1/(W/L)2=100 → chênh lệch overdrive lớn → vấn đề headroom DC (Ex.3.3)
7	CS + tải PMOS diode-connected (M2), body nối nguồn	**Av ≈ −√[μn(W/L)1 / (μp(W/L)2)]** = −|VGS2−VTH2| / |VGS1−VTH1|	PMOS: VSB2=0 ⇒ KHÔNG có gmb ⇒ không hệ số (1+η) như case #6. ✓ Đã đối chiếu Razavi: công thức đúng, không mâu thuẫn — ghi chú "μn=μpCox/2" trên slide chỉ là cách viết vụng của tỉ số μn/μp≈2, không ảnh hưởng công thức Av.

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		$A_v = -g_{m1}(r_{o1} \parallel r_{o2})$  Assuming r_{o2} large, $A_v = -g_m r_{o1} = -\sqrt{\left[2\mu_n C_{ox} I_D \left(\frac{W}{L}\right)_1\right]} \frac{1}{\lambda I_D}$	
	CS với tải nguồn dòng lý tưởng M2 (Vb cố định) — đạt độ lợi cao nhất trong các loại tải (slide 19)		
8	CS + tải nguồn dòng lý tưởng (M2, PMOS phân cực Vb)	**Av = −gm1(ro1 ∥ ro2)** ≈ −gm1·ro1 (khi ro2 lớn)	Tiệm cận độ lợi nội tại #4 mà không tốn headroom như điện trở. Av ∝ 1/√ID: dòng bias càng nhỏ, độ lợi càng cao (đổi lấy băng thông)
		 $V_{out} - V_b \geq \lvert V_{THP} \rvert \Rightarrow$ Linear Region $A_v = -g_m R_{ON2}$ $R_{ON2} = \frac{1}{\mu_n C_{ox}\left(\frac{W}{L}\right)_2 (V_{DD} - V_b - \lvert V_{THP} \rvert)}$	
	M2 (PMOS) phân cực Vb hoạt động vùng triode ⇒ tương đương điện trở RON2 (slide 20). Lưu ý: hình gốc trên slide in nhầm μn trong công thức RON2 — dùng μp như case #9 bên dưới (đã đối chiếu Razavi)		
9	Tải vùng triode (M2 PMOS ở triode, không bão hòa) Điều kiện: Vout−Vb ≥ |VTHP|	**Av = −gm·RON2** **RON2 = 1/[μpCox(W/L)2(VDD−Vb−|VTHP|)]**	✓ Đã đối chiếu Razavi + vật lý: bullet chính trên slide dùng μp (ĐÚNG, vì M2 là PMOS, Ron=1/[μpCox(W/L)(VSG−|VTHP|)]); chỉ riêng câu narration trong Notes gõ nhầm thành μn — kết luận dứt điểm: dùng μp. Điều chỉnh Vb ⇒ tải lập trình được (programmable gain)



#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	Ghi nhớ / Ý nghĩa vật lý — Mục III ‣ Trade-off cốt lõi giữa 3 loại tải: diode-connected (case #6, #7) cho Av ổn định theo tỉ lệ W/L, độc lập dòng bias, nhưng tốn headroom khi cần gain cao; nguồn dòng lý tưởng (case #8) cho Av CAO NHẤT (tiệm cận gm·ro) nhưng khó phân cực chính xác trên chip; tải triode (case #9) linh hoạt vì Ron điều chỉnh được qua Vb (programmable gain). ‣ Bản chất vật lý chung: mọi loại 'tải thực tế' chỉ là các cách khác nhau để tạo một điện trở nhìn từ cực máng — điện trở càng lớn thì Av càng cao (đúng logic case #2-4), nhưng điện trở lớn luôn đi kèm sụt áp DC lớn hơn ⇒ mất headroom Vout. ‣ Mẹo nhận diện nhanh trên sơ đồ mạch: cực cửa nối trực tiếp cực máng ⇒ diode-connected (Rin≈1/gm); cực cửa nối Vb cố định, cùng chiều dòng với M1 ⇒ current-source load; PMOS phân cực Vb gần VDD (VSD nhỏ) ⇒ triode load (Ron).		
	IV. CS VỚI SOURCE DEGENERATION (RS)		
	 *RS ở cực nguồn → quy về mô hình hộp đen Gm·Vin ‖ Ro (slide 22)*		
10	Gm hiệu dụng — trường hợp đơn giản (ro=∞, bỏ qua gmb)	**Gm = gm / (1+gmRS)** Av = −Gm·RD = −gmRD/(1+gmRS) (Ro=RD)	RS tạo hồi tiếp âm cục bộ: giảm Gm theo hệ số (1+gmRS), đổi lại tuyến tính/ổn định hơn
11	Gm đầy đủ — có gmb và ro	**Gm = gm / [1+(gm+gmb)RS+RS/ro]**	Rút gọn đúng về công thức #10 khi ro→∞, gmb→0
12	Overdrive lớn, gmRS ≫ 1 (Ex.3.4)	**Av → RD / RS**	Độ lợi chỉ phụ thuộc TỈ SỐ điện trở, độc lập gm ⇒ ổn định theo công nghệ/nhiệt độ
13	RS thay bằng M2 diode-connected (Ex.3.5, bỏ qua ro, gmb)	**Av = RD / (1/gm1 + 1/gm2)**	Dạng "điện trở nối tiếp" 1/gm1 + 1/gm2 — dễ nhớ khi dùng MOSFET thay RS rời rạc
	Ghi nhớ / Ý nghĩa vật lý — Mục IV ‣ RS tại cực nguồn tạo hồi tiếp âm cục bộ (local negative feedback): Vin tăng → ID tăng → sụt áp trên RS tăng → Vgs THỰC bị giảm bớt → dòng tăng ít hơn so với khi không có RS. Kết quả: Gm giảm theo hệ số (1+gmRS) — đổi độ lợi lấy tuyến tính/ổn định. ‣ Khi gmRS≫1: Av→RD/RS — độ lợi chỉ còn phụ thuộc TỈ SỐ hai điện trở, hoàn toàn độc lập gm (vốn trôi theo công nghệ, nhiệt độ, dòng bias) ⇒ đây là kỹ thuật kinh điển để thiết kế gain ổn định, dự đoán được. ‣ Khi tải là nguồn dòng lý tưởng: Av luôn tiến về gm·ro DÙ RS bao nhiêu (case #15) — lúc này RS chỉ còn tác dụng cải thiện tuyến tính, KHÔNG làm giảm gain trần — điểm khác biệt quan trọng so với tải RD hữu hạn.		
	V. ĐIỆN TRỞ RA Rout CỦA TẦNG CS-DEGENERATION		

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		 *Nguồn thử Vx/Ix tại cực máng (Vin=0V) để suy ra Rout (slide 30)*	
14	Rout của CS có RS (đầy đủ gmb, ro)	**Rout = [1+(gm+gmb)ro]RS + ro** ≈ ro·gm·RS (khi gmRS ≫ 1) Av = −Gm(RD ∥ Rout)	RS được "khuếch đại" lên bởi hệ số [1+(gm+gmb)ro] — nguyên lý nền tảng của kỹ thuật cascode (Mục VIII)
15	Tải là nguồn dòng lý tưởng (không RD hữu hạn), (Ex.3.6)	Gm = gm/(1+gmRS), Rout = ro+gm·ro·RS **|Av| = Gm·Rout = gm·ro**	Khi tải đủ lớn: |Av| = gm·ro ĐỘC LẬP HOÀN TOÀN với RS — degeneration chỉ cải thiện tuyến tính, không đổi Av trần. (Dấu thực tế ÂM/đảo pha như mọi tầng CS — slide gốc chỉ ghi độ lớn cho ví dụ số, đã bổ sung |·| để tránh nhầm dấu)

Ghi nhớ / Ý nghĩa vật lý — Mục V

- RS được "khuếch đại" thành [1+(gm+gmb)ro]RS trong công thức Rout — đây CHÍNH LÀ nguyên lý gốc của kỹ thuật cascode (Mục VIII): cascode chỉ là source-degeneration trong đó RS được thay bằng ro của một transistor khác (lớn hơn nhiều so với RS vật lý thông thường).
- Trực giác vật lý: một nhiễu ΔV ở cực ra sẽ 'truyền ngược' một phần (qua phân áp ro và RS) xuống cực nguồn, tạo dòng hồi tiếp âm chống lại chính sự thay đổi dòng ra ban đầu ⇒ mạch 'cứng' hơn (khó thay đổi dòng bằng điện áp ngoài) ⇒ Rout lớn hơn ro đơn thuần rất nhiều.

VI. SOURCE FOLLOWER (COMMON-DRAIN)


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		 *Ngõ ra lấy tại cực nguồn; đặc tuyến truyền đạt độ dốc ≈1 ("follow" Vin) (slide 37)*	
16	Gm của Source Follower	**Gm = gm**	Không suy giảm (khác CS-degeneration #10): khi ép Vout=0V, toàn bộ Vin rơi trực tiếp trên Vgs
17	Rout — tải RS đơn giản	**Rout = RS ‖ ro ‖ 1/(gm+gmb)**	✓ Đã đối chiếu Razavi + vật lý: bullet chính trên slide thiếu ro (in tắt) — về mạch, ro luôn nối máng-nguồn nên PHẢI // tại nút ra; dạng đầy đủ RS‖ro‖1/(gm+gmb) là ĐÚNG (khớp Notes, case #18, và Ex.3.9). 1/(gm+gmb) thường NHỎ NHẤT ⇒ chi phối Rout nhỏ ⇒ SF dùng làm buffer
18	Rout/Av mở rộng — tải M2 (nguồn dòng) + RL ngoài (Eq. 3.90)	**Rout = ro1 ‖ ro2 ‖ RL ‖ 1/(gm+gmb)** |Av| = Rx/(Rx+1/gm), Rx = ro1‖ro2‖RL	Av luôn DƯƠNG, <1 (không đảo pha, khác CS). Ex.3.8 minh họa dạng đầy đủ 6 thành phần song song khi cả M1, M2 đều đóng góp gm, gmb, ro
		 *Nhược điểm 1: Vout↑ ⇒ VSB↑ ⇒ VTH↑ ⇒ độ dốc dVout/dVin giảm dần (phi tuyến) (slide 43)*	

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
19	3 nhược điểm của Source Follower	① Phi tuyến do body effect (Vout↑⇒VSB↑⇒VTH↑) ② Tốn headroom: mỗi tầng SF nối tiếp mất thêm ~1 VGS ③ Av,max = 1 khi RL→∞ — thấp hơn nhiều so với CS	Khắc phục ①: nối bulk-source (VSB=0) — cần n-well cách ly riêng, tốn diện tích chip
20	Ưu điểm cốt lõi của SF	**Rout rất nhỏ (case #17–18)**	Phù hợp làm bộ ĐỆM ĐIỆN ÁP (voltage buffer) ở tầng cuối chuỗi khuếch đại — lái tải mà không suy giảm biên độ

Ghi nhớ / Ý nghĩa vật lý — Mục VI


- Ưu điểm cốt lõi và LÝ DO TỒN TẠI của SF: Rout rất nhỏ (chi phối bởi 1/(gm+gmb), thường vài trăm Ω) ⇒ dùng làm bộ đệm điện áp (voltage buffer) ở tầng cuối chuỗi khuếch đại, lái tải mà hầu như không suy giảm biên độ.
- Ba nhược điểm luôn đi kèm phải nhớ: (1) phi tuyến do body effect (Vout↑⇒VTH↑), (2) tốn headroom ~1VGS mỗi tầng nối tiếp, (3) Av,max=1 khi RL→∞ — SF KHÔNG khuếch đại, chỉ đệm.
- Mẹo nhận diện đề bài: gặp cụm từ 'buffer', 'level shifter', 'driving a low-impedance load without attenuation' hoặc 'tầng cuối cùng của chuỗi khuếch đại' → nghĩ ngay đến Source Follower, không phải CS.

VII. COMMON-GATE (CG)



Vin vào cực nguồn, cực cửa AC-ground qua Vb, Vout tại cực máng (slide 50)


21	Gm của CG (RS=0 lý tưởng, ro=∞)	**|Gm| = gm + gmb**	Cả hai cơ chế gm VÀ gmb cộng trực tiếp (khác CS chỉ có gm). CG KHÔNG đảo pha (non-inverting). ✓ Đã đối chiếu Razavi: bản thân slide gốc TỰ MÂU THUẪN dấu Iout giữa các trang (Notes slide 55 tự thừa nhận "khác biệt quy ước dấu") — dùng |Gm| (độ lớn) là cách viết AN TOÀN, tránh bẫy dấu; kết luận DỨT ĐIỂM không đổi: Av = +(gm+gmb)RD LUÔN DƯƠNG (case #22), CG không đảo pha là chắc chắn.
22	Rout & Av cơ bản (ro=∞)	Rout = RD **Av = +(gm+gmb)·RD**	Dấu DƯƠNG — điểm khác biệt căn bản với CS. Độ lớn ngang CS·RD nhưng tín hiệu vào ở cực NGUỒN
23	Tổng quát — có RS (trở kháng nguồn tín hiệu) và ro	Rout = RD ∥ {[1+(gm+gmb)RS]ro + RS} **Av = RD[1+ro(gm+gmb)] / [RD+ro+RS+(gm+gmb)roRS]**	(Eq. 3.104) — cấu trúc Rout GIỐNG HỆT CS-degeneration case #14 (RS đóng vai trò như nhau dù vào ở cực cửa hay cực nguồn)
24	Tải là nguồn dòng lý tưởng, (Ex.3.12)	**Av = (gm+gmb)·ro**	ĐỘC LẬP HOÀN TOÀN với RS — song song hoàn hảo với case #15 của CS (chỉ khác: CG cộng thêm gmb)


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *Nguồn thử Vx/Ix tại cực nguồn (nút vào) để suy ra Rin (slide 60)*		
25	Điện trở vào Rin của CG (tham số đặc trưng, không có ở CS/SF)	**Rin = (ro+RD) / [1+ro(gm+gmb)]** ≈ 1/(gm+gmb) + RD/[ro(gm+gmb)]	Rin thấp ⇒ ứng dụng phối hợp trở kháng (Ex.3.10: chọn 1/gm2=50Ω để chống phản xạ sóng trên đường truyền RF/tốc độ cao)

💡 Ghi nhớ / Ý nghĩa vật lý — Mục VII

- CG khác CS ở 2 điểm cốt lõi: (1) KHÔNG đảo pha (Av dương), (2) Gm=gm+gmb (cả hai cơ chế cộng trực tiếp vì tín hiệu vào ngay cực nguồn, tác động cả Vgs lẫn Vbs cùng lúc) — CS chỉ có gm vì Vbs không đổi khi Vin ở cực cửa.
- Rin thấp (≈1/(gm+gmb)) là tham số ĐẶC TRƯNG RIÊNG chỉ CG mới có (CS, SF đều có Rin cao vì tín hiệu vào ở cực cửa, dòng cực cửa ≈0) ⇒ ứng dụng chủ lực: phối hợp trở kháng đường truyền cao tần/RF (chọn 1/gm=50Ω, Ex.3.10).
- Cấu trúc Rout của CG có RS (case #23) GIỐNG HỆT Rout của CS-degeneration (case #14) — chỉ khác nơi đưa tín hiệu vào (cực cửa vs cực nguồn); phép đo Rout (đặt Vin=0) xoá bỏ sự khác biệt này, một mẹo hay để nhớ nhanh cả hai công thức cùng lúc.

VIII. CASCODE & FOLDED-CASCODE

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
			
		Cascode = CS (M1, dưới) chồng CG (M2, trên) — "siêu transistor" Rout rất lớn (slide 65)	
26	Rout của cascode cơ bản (M1=CS dưới, M2=CG trên)	**Rout = [1+(gm2+gmb2)ro2]ro1 + ro2**	Giống HỆT công thức Rout của CS-degeneration (case #14) với RS được thay bằng ro1 — cascode là "source degeneration dùng chính ro của 1 transistor"
27	Độ lợi cascode — tải nguồn dòng lý tưởng, chính xác (Ex.3.15)	**|Av| = gm1·ro1·[1+ro2(gm2+gmb2)] ≈ (gm1ro1)·(gm2ro2)**	Xấp xỉ TÍCH của hai độ lợi nội tại M1, M2 — lý do cascode đạt Av rất cao chỉ với 1 tầng. (Dấu thực tế ÂM/đảo pha — cascode kế thừa tính đảo pha từ tầng CS ở dưới (M1); slide gốc chỉ ghi độ lớn, đã bổ sung |·| để nhất quán với case #29)
28	Cascode với tải RD hữu hạn (Ex.3.14, bỏ qua ro)	**|Av| = gm1·RD·(gm2+gmb2)RP / [1+(gm2+gmb2)RP]**	Khi (gm2+gmb2)RP≫1: |Av|→gm1·RD (giống CS đơn, vẫn đảo pha) — M2 gần "trong suốt" với tín hiệu, chỉ tăng Rout
29	Rout Cascode Current Source đầy đủ (NMOS-casc ‖ PMOS-casc làm tải)	**Rout = {[1+(gm2+gmb2)ro2]ro1+ro2} ‖ {[1+(gm3+gmb3)ro3]ro4+ro3}** |Av| ≈ gm1[(ro1ro2gm2) ‖ (ro3ro4gm3)]	Cấu hình đạt ĐỘ LỢI CAO NHẤT trong bài: cả tải và transistor khuếch đại đều được cascode hóa
30	Cascode giảm sai lệch dòng (current mismatch), Ex.3.16	Không cascode: ID1−ID2 = ½μnCox(W/L)(Vb−VTH)²·λΔV **Có cascode: giảm thêm hệ số 1/[(gm3+gmb3)ro3]**	Lý do thực tế quan trọng nhất để dùng cascode current source trong gương dòng chính xác cao

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
			
	(a) Cascode thẳng, (b) thêm nhánh dòng I1 tại X, (c) Folded Cascode hoàn chỉnh (M2 khác loại, PMOS) (slide 74)		
31	Folded-Cascode — Rout (Ex.3.17)	**Rout = [1+(gm2+gmb2)ro2](ro1∥ro3) + ro2**	So với cascode thẳng (case #26): ro1 → (ro1∥ro3) (nhỏ hơn) ⇒ Rout giảm nhẹ, đổi lấy headroom điện áp tốt hơn (dùng transistor cascode khác loại NMOS/PMOS)

Ghi nhớ / Ý nghĩa vật lý — Mục VIII

- Cascode = CS (dưới) chồng CG (trên): Rout của M1 (ro1) được nhân thêm hệ số [1+(gm2+gmb2)ro2] của tầng CG phía trên — bản chất là source-degeneration (Mục V) với RS được thay bằng chính ro1 của một transistor khác, cho Rout lớn hơn RS thông thường rất nhiều lần.
- Hệ quả trực tiếp: |Av| ≈ (gm1ro1)·(gm2ro2) — GẦN BẰNG TÍCH của hai độ lợi nội tại — lý do cascode đạt độ lợi rất cao chỉ với 1 tầng duy nhất, thay vì phải ghép nối tiếp 2 tầng khuếch đại (tốn công suất, băng thông).
- Ứng dụng thực tế quan trọng nhất: cascode current source giảm sai lệch dòng (mismatch) trong gương dòng nhờ hệ số chia thêm 1/[(gm+gmb)ro] — đây là lý do cascode gần như MẶC ĐỊNH xuất hiện trong mọi current source/mirror chính xác cao.
- Trade-off không thể tránh: Rout lớn luôn đổi lấy headroom kém hơn (chồng thêm 1 VGS). Folded-cascode (dùng cascode transistor KHÁC LOẠI, NMOS/PMOS) giải quyết headroom bằng cách 'gấp' đường tín hiệu sang nhánh khác, đổi lại Rout giảm nhẹ (ro1→ro1∥ro3).

Lưu ý sử dụng: Chỉ dùng công thức Tầng 1 (tra cứu nhanh, không đạo hàm chi tiết) cho bài tập áp dụng và mô phỏng LTspice. Muốn xem lại từng bước đạo hàm (KCL/KVL, phép biến đổi nguồn phụ thuộc↔điện trở, Thevenin/Norton) — xem phần Notes chi tiết trong slide Lecture 3. Mọi hình minh họa trích trực tiếp từ slide Lecture 3 do giảng viên cung cấp. Toàn bộ 4 điểm nghi vấn/mâu thuẫn nội bộ slide gốc phát hiện ở bản rà soát trước (case #7, #9, #17, #21) đã được đối chiếu Razavi + suy luận vật lý và kết luận DỨT ĐIỂM (đánh dấu ✓ngay tại cột Ghi chú nhanh của case tương ứng) — không còn điểm nào bỏ ngỏ.

PHẦN A — BÀI TẬP ÁP DỤNG NHANH

8 bài tập Tầng 1 (áp dụng trực tiếp công thức tra cứu ở bảng trên, KHÔNG cần đạo hàm KCL/KVL) — mỗi bài tham chiếu đúng case đã có trong cheat sheet để tự tra ngược lại. Lời giải chi tiết ở Phần B (trang sau).

#	Đề bài
1	Một NMOS mắc CS cơ bản (bỏ qua ro) có μnCox(W/L) = 2 mA/V², phân cực tại VOV = Vin−VTH = 0.25 V, tải RD = 8 kΩ. Tính gm và độ lợi Av.
2	Vẫn transistor M1 ở Bài 1, nay xét thêm hiệu ứng điều biến độ dài kênh với ro = 40 kΩ. (a) Tính Av chính xác. (b) Nếu thay RD bằng nguồn dòng lý tưởng, Av tối đa (intrinsic gain) đạt được là bao nhiêu? So sánh với kết quả (a).
3	CS có tải diode-connected, tỉ lệ kích thước hiệu dụng (W/L)1/(W/L)2 = 80. (a) Nếu M2 là NMOS diode-connected với η = gmb2/gm2 = 0.2, tính |Av|. (b) Nếu đổi M2 sang PMOS diode-connected (cùng tỉ lệ μn(W/L)1/(μp(W/L)2) = 80), tính |Av| và giải thích vì sao kết quả khác câu (a).
4	CS với tải nguồn dòng lý tưởng (M2 phân cực Vb): gm1 = 1 mS, ro1 = 50 kΩ, ro2 = 100 kΩ. Tính Av.
5	CS-degeneration có gm = 1 mS, RD = 10 kΩ, bỏ qua ro và gmb. (a) Tính Gm và Av khi RS = 500 Ω. (b) Tính Gm và Av khi RS = 20 kΩ, rồi so sánh với giá trị xấp xỉ RD/RS.
6	Source Follower cơ bản: gm = 2 mS, gmb = 0.4 mS, RS = 5 kΩ (tải tại cực nguồn), ro = 50 kΩ. Tính Rout của tầng.
7	Tầng Common-Gate: gm = 1.5 mS, gmb = 0.3 mS, RD = 5 kΩ. (a) Bỏ qua ro, tính Av. (b) Nếu xét thêm ro = 40 kΩ, tính điện trở vào Rin chính xác.
8	Cascode cơ bản (M1 dưới, M2 trên là CG) với tải nguồn dòng lý tưởng: gm1 = 1 mS, ro1 = 50 kΩ, gm2 = 1 mS, gmb2 = 0.2 mS, ro2 = 50 kΩ. Tính Rout và |Av| của tầng, nhận xét so với Av của một tầng CS đơn dùng riêng M1 (câu 4 có cấu hình tương tự để so sánh).

PHẦN B — LỜI GIẢI CHI TIẾT

Bài 1 — CS cơ bản (áp dụng case #2)

Bước 1: Áp dụng case #2: gm = μnCox(W/L)·VOV, Av = −gm·RD.

Bước 2: gm = 2 mA/V² × 0.25 V = 0.5 mA/V = 0.5 mS. Av = −0.5 mS × 8 kΩ = −4.

Bước 3: Kết luận: gm = 0.5 mS, Av = −4 (đảo pha, độ lớn 4 lần).

Bài 2 — CS có xét ro (case #3, #4)

Bước 1: (a) Áp dụng case #3: Av = −gm(ro∥RD).

Bước 2: ro∥RD = (40k×8k)/(40k+8k) = 6.667 kΩ ⇒ Av = −0.5 mS × 6.667 kΩ = −3.33.

Bước 3: (b) Áp dụng case #4 (RD→∞): Av,max = −gm·ro = −0.5 mS × 40 kΩ = −20.

Bước 4: Nhận xét: với RD=8kΩ hữu hạn, Av chỉ đạt 3.33/20 ≈ 17% giới hạn intrinsic gain — muốn Av tiến gần −20 cần RD lớn hơn nhiều (ví dụ dùng tải nguồn dòng, case #8).

Bài 3 — Diode-connected NMOS vs. PMOS (case #6, #7)

Bước 1: (a) Case #6: |Av| ≈ √[(W/L)1/(W/L)2] × 1/(1+η) = √80 × 1/1.2 = 8.944/1.2 = 7.45.

Bước 2: (b) Case #7: |Av| ≈ √[μn(W/L)1/(μp(W/L)2)] = √80 = 8.94 (không có hệ số 1/(1+η)).

Bước 3: Kết luận: PMOS diode-load cho |Av|=8.94 LỚN HƠN NMOS diode-load |Av|=7.45 ở cùng tỉ lệ kích thước hiệu dụng, vì PMOS có VSB2=0 nên không tồn tại gmb2 làm suy giảm gain — đúng như ghi chú vật lý ở case #7.

Bài 4 — CS với tải nguồn dòng lý tưởng (case #8)

Bước 1: Áp dụng case #8: Av = −gm1(ro1∥ro2).

Bước 2: ro1∥ro2 = (50k×100k)/(150k) = 33.33 kΩ ⇒ Av = −1 mS × 33.33 kΩ = −33.3.

Bước 3: Kết luận: Av = −33.3 — lớn hơn nhiều so với dùng RD hữu hạn (so với Bài 1, 2), minh chứng ưu thế của tải nguồn dòng lý tưởng.

Bài 5 — CS-degeneration, ảnh hưởng của RS (case #10, #12)

Bước 1: Áp dụng case #10: Gm = gm/(1+gmRS), Av = −Gm·RD.

Bước 2 (a): RS = 500 Ω: gmRS = 1m×500 = 0.5 ⇒ Gm = 1mS/1.5 = 0.667 mS ⇒ Av = −0.667mS×10kΩ = −6.67.

Bước 3 (b): RS = 20 kΩ: gmRS = 20 ⇒ Gm = 1mS/21 = 0.0476 mS ⇒ Av = −0.0476mS×10kΩ = −0.476.

Bước 4: So với xấp xỉ case #12 (gmRS≫1): Av→−RD/RS = −10k/20k = −0.5. Sai số so với giá trị chính xác (−0.476) chỉ ≈5% vì gmRS=20 đã đủ lớn — xác nhận công thức xấp xỉ dùng tốt khi gmRS≥10-20.

Bài 6 — Rout của Source Follower (case #17)

Bước 1: Áp dụng case #17: Rout = RS ∥ ro ∥ 1/(gm+gmb).

Bước 2: 1/(gm+gmb) = 1/(2.4 mS) = 416.7 Ω. RS∥ro = (5k×50k)/55k = 4.545 kΩ.

Bước 3: Rout = 4.545 kΩ ∥ 416.7 Ω = (4545×416.7)/(4545+416.7) ≈ 382 Ω.

Bước 4: Kết luận: Rout ≈ 382 Ω — rất nhỏ, gần với 1/(gm+gmb)=416.7Ω (số hạng nhỏ nhất) đúng như ghi chú vật lý Mục VI: 1/(gm+gmb) luôn chi phối Rout của SF.

Bài 7 — Common-Gate: Av và Rin (case #21, #22, #25)

Bước 1 (a): Áp dụng case #22 (ro=∞): Av = (gm+gmb)RD = (1.5m+0.3m)×5k = 1.8mS×5kΩ = 9 (dương, không đảo pha).

Bước 2 (b): Áp dụng case #25: Rin = (ro+RD)/[1+ro(gm+gmb)] = (40k+5k)/[1+40k×1.8m] = 45k/(1+72) = 45k/73 ≈ 616 Ω.

Bước 3: Kiểm tra bằng công thức xấp xỉ: Rin ≈ 1/(gm+gmb)+RD/[ro(gm+gmb)] = 555.6Ω + 5k/72 = 555.6+69.4 ≈ 625 Ω — khớp gần đúng với giá trị chính xác 616 Ω, sai số <2%.

Bước 4: Kết luận: Av = 9 (dương), Rin ≈ 616 Ω — điện trở vào thấp là đặc trưng chỉ CG mới có, phù hợp ứng dụng phối trở kháng.

Bài 8 — Cascode cơ bản: Rout và Av (case #26, #27)

Bước 1: Áp dụng case #26: Rout = [1+(gm2+gmb2)ro2]ro1 + ro2.

Bước 2: (gm2+gmb2)ro2 = 1.2mS×50kΩ = 60 ⇒ Rout = [1+60]×50kΩ + 50kΩ = 61×50k+50k = 3.05MΩ+0.05MΩ = 3.1 MΩ.

Bước 3: Áp dụng case #27: |Av| = gm1·ro1·[1+ro2(gm2+gmb2)] = 1mS×50kΩ×61 = 50×61 = 3050.

Bước 4: So sánh: một tầng CS đơn dùng riêng M1 với cùng tải lý tưởng chỉ đạt |Av|=gm1ro1=1mS×50kΩ=50 (case #4). Cascode cho |Av|=3050 — cao gấp 61 lần (đúng hệ số [1+ro2(gm2+gmb2)]) chỉ bằng cách thêm 1 transistor M2 — minh chứng định lượng cho ghi chú vật lý Mục VIII.