BỘ CÂU HỎI TRẮC NGHIỆM ÔN THI CUỐI KỲ
THIẾT KẾ VI MẠCH TƯƠNG TỰ — CHƯƠNG 1 ĐẾN 6

Quy ước: Mỗi câu có năm phương án A–E, một đáp án đúng. Các câu gắn nhãn "Đề thầy Sơn" hoặc "Đề thầy Tân" được trích/chuyển biên từ ảnh đề giữa kỳ đã cung cấp; ký hiệu, dấu câu và một số cách trình bày được chuẩn hóa để dễ đọc. Các câu "Quick Question" được biên soạn mới theo lý thuyết thầy và sách Razavi. Đáp án và giải thích nằm sau mỗi chương.

Trọng tâm: Chương 1–5 ôn kỹ; Chương 6 chủ yếu kiến thức tổng quát theo hướng dẫn của giảng viên.

CHƯƠNG 1: INTRODUCTION TO ANALOG DESIGN

PHẦN I. CÂU HỎI TRẮC NGHIỆM

Câu 1. Phát biểu nào sau đây KHÔNG phải là lý do khiến thiết kế analog thường khó hơn thiết kế số?

(Tân 01)

A. Mạch số chỉ cần phân biệt tín hiệu trên/dưới ngưỡng logic nên chống nhiễu tốt hơn so với tín hiệu vật lý.

B. Áp lực kinh tế buộc thiết kế analog trên quy trình công nghệ vốn tối ưu cho digital.

C. Mạch analog luôn tiêu thụ công suất cao hơn mạch số ở cùng công nghệ.

D. Tín hiệu analog nhạy với các hiệu ứng bậc hai của linh kiện (mismatch, ký sinh, trôi nhiệt độ).

E. Không gian thiết kế analog lớn hơn nhiều do phải cân bằng gain, bandwidth, độ nhạy nguồn, v.v.

Câu 2. Trong ví dụ minh họa nhóm ứng dụng truyền thông (Communication), front-end máy thu vô tuyến (RF receiver) gồm các khối theo đúng thứ tự sau đây là gì?

(Tân 02)

A. Anten → DSP → ADC → Lọc IF → LNA → Mixer

B. Anten → LNA → ADC → Mixer → Lọc IF → DSP

C. Anten → ADC → LNA → Mixer → Lọc IF → DSP

D. Anten → Mixer → LNA → ADC → Lọc IF → DSP

E. Anten → LNA → Mixer → Lọc IF/Baseband → ADC → DSP

Câu 3. Trong quy trình thiết kế analog điển hình, bước nào diễn ra NGAY SAU bước ”Thiết kế mạch (Circuit Design)”?

(Tân 04)

A. Đóng gói và kiểm tra (Packaging and Testing)
B. Đặc tả hệ thống (System Specification)
C. Mô phỏng mức mạch (Schematic Simulation)
D. Chế tạo (Tape-out/Fabrication)
E. Thiết kế layout (Physical Design)

Câu 4. Trong quy trình thiết kế analog điển hình, vòng lặp phản hồi (feedback loop) quay ngược lại bước ”Thiết kế mạch” xảy ra khi nào?

(Tân 05)

A. Chỉ xảy ra sau khi chip đã chế tạo, đóng gói và đo kiểm thực tế cho thấy không đạt đặc tả.
B. Khi mô phỏng hậu layout (có ký sinh trích xuất từ layout) cho thấy mạch không đạt đặc tả.
C. Ngay sau khi chọn kiến trúc hệ thống trước bước mô phỏng schematic, để tinh chỉnh topology.
D. Không có vòng lặp nào — quy trình hoàn toàn tuần tự một chiều từ đặc tả đến tape-out.
E. Ngay sau bước đặc tả hệ thống, khi cần điều chỉnh chỉ tiêu trước lúc chọn kiến trúc.

Câu 5. Mục đích chính của ”Analog Design Octagon” là gì?

(QQ1-01)

A. Chỉ theo dõi tốc độ mạch
B. Tóm tắt các chỉ tiêu thiết kế phải cân bằng đồng thời
C. Phân loại các transistor theo tám vùng hoạt động
D. Đo chiều dài kênh MOSFET
E. Mô tả tám bước chế tạo wafer

Câu 6. Phân cấp mô hình từ mức thấp đến cao trong quá trình thiết kế Analog là:
(QQ1-02)

A. System → Architecture → Device → Circuit
B. Circuit → System → Device → Architecture
C. Device → Circuit → Architecture → System
D. Layout → System → Circuit → Device
E. Device → System → Architecture → Circuit

Câu 7. Kiểm tra LVS (Layout Versus Schematic) dùng để:
(QQ1-03)

A. Kiểm tra thời gian tăng tín hiệu
B. Kiểm tra độ nhiễu nhiệt điện trở
C. Chọn điện áp nguồn phù hợp
D. So sánh kết nối và phần tử trích từ layout với schematic
E. Đếm số lớp oxide

Câu 8. DRC (Design Rule Check) là quy trình:
(QQ1-04)

A. Đo gain trong phòng thí nghiệm
B. Kiểm tra layout có tuân thủ quy tắc hình học công nghệ
C. So sánh độ lợi hai transistor
D. Kiểm tra mã RTL của FPGA
E. Tính công suất từ nhiệt độ môi trường

Câu 9. Khẳng định nào mô tả trade-off trong thiết kế Analog?
(QQ1-05)

A. Tăng tốc độ không bao giờ cần tăng công suất
B. Mọi chỉ tiêu tối ưu đồng thời khi tăng kích thước transistor
C. Chỉ cần chọn gain lớn nhất là mạch tốt nhất
D. Không tồn tại giới hạn headroom
E. Tăng dòng phân cực có thể giúp tăng g_m nhưng làm tăng công suất

Câu 10. Vì sao kết quả mô phỏng schematic có thể khác kết quả sau layout?
(QQ1-06)

A. Vì layout làm xuất hiện ký sinh điện trở và điện dung
B. Vì transistor không còn tuân theo vật lý
C. Vì mô phỏng schematic dùng công thức của mạch số
D. Vì sơ đồ nguyên lý không có nút điện
E. Vì giá trị V_{DD} luôn bằng 0 sau layout

Câu 11. Thuật ngữ ”System-Level Analysis” trong đề cương môn học gắn với nhóm nào?
(QQ1-07)

A. MOS device physics và công tắc
B. Noise, feedback và ổn định mạch
C. Layout và thiết kế mask
D. Oscillator và PLL
E. Mô tả transistor CMOS theo kích thước

Câu 12. Chỉ tiêu ”Voltage Swing” trong Analog Design thể hiện:
(QQ1-08)

A. Điện áp ngưỡng MOSFET
B. Số transistor trong mạch
C. Độ lớn khoảng tín hiệu đầu ra/đầu vào có thể dao động hợp lệ
D. Điện trở nối đất
E. Số tầng logic CMOS

CHƯƠNG 1 — ĐÁP ÁN VÀ GIẢI THÍCH

Đáp án nhanh: 1: C 2: E 3: C 4: B 5: B 6: C 7: D 8: B 9: E 10: A 11: B 12: C

Câu 1 — Đáp án C. Không thể khẳng định analog *luôn* tiêu thụ công suất cao hơn digital: mức công suất còn phụ thuộc chức năng, kiến trúc và thông số thiết kế. Các ý còn lại là khó khăn thường được bài giảng nêu.

Câu 2 — Đáp án E. Chuỗi thu RF cơ bản: antenna, LNA khuếch đại tín hiệu yếu, mixer hạ tần, lọc, ADC rồi xử lý số DSP. Các lựa chọn khác đặt ADC/DSP trước khối analog không hợp lý trong cấu hình được hỏi.

Câu 3 — Đáp án C. Sau thiết kế schematic, mô phỏng mức mạch là bước kiểm tra hoạt động và thông số trước khi chuyển sang layout. B và D sai thứ tự quy trình.

Câu 4 — Đáp án B. Mô phỏng hậu layout phản ánh điện trở và điện dung ký sinh; nếu không đạt đặc tả, phải sửa mạch và/hoặc layout rồi kiểm tra lại.

Câu 5 — Đáp án B. Analog có nhiều tiêu chí cùng ảnh hưởng: gain, speed, power, supply, swing, linearity, noise và trở kháng vào/ra.

Câu 6 — Đáp án C. Trình tự: mô hình linh kiện → mạch transistor → kiến trúc nhiều khối → hệ thống hoàn chỉnh.

Câu 7 — Đáp án D. LVS kiểm tra sự khớp netlist layout và sơ đồ nguyên lý. DRC mới kiểm tra quy tắc chế tạo.

Câu 8 — Đáp án B. DRC kiểm tra khoảng cách, chiều rộng, lớp mask và các quy tắc mà foundry đặt ra.

Câu 9 — Đáp án E. Với V_{DD} cố định, $P \approx V_{DD} I_{DD}$. Dòng cao có thể tăng g_m nhưng đổi lại công suất tăng.

Câu 10 — Đáp án A. Ký sinh liên kết, điện dung nối dây và hiệu ứng ghép làm thay đổi độ lợi, tần số và độ ổn định sau layout.

Câu 11 — Đáp án B. Theo cấu trúc bài giảng, System-Level Analysis gồm noise, feedback, op-amp và stability.

Câu 12 — Đáp án C. Voltage swing là khoảng tín hiệu biến thiên hợp lệ quanh điểm phân cực và giới hạn bởi headroom cùng biên độ phi tuyến.

CHƯƠNG 2: BASIC MOS DEVICE PHYSICS

PHẦN I. CÂU HỎI TRẮC NGHIỆM

Câu 1. Trong vùng triode, dòng drain của transistor NMOS được xác định bởi:

(Sơn 01)

A. $I_D = \mu_n C_{ox}(W/L)(V_{GS} - V_{TH})^2$

B. $I_D = I_0 \exp[V_{GS}/(\zeta kT/q)]$

C. $I_D = \frac{1}{2}\mu_n C_{ox}(W/L)(V_{GS} - V_{TH})^2$

D. $I_D = \frac{1}{2}\mu_n C_{ox}(W/L)(V_{GS} - V_{TH})^2(1 + \lambda V_{DS})$

E. $I_D = \mu_n C_{ox}(W/L)[(V_{GS} - V_{TH})V_{DS} - \frac{1}{2}V_{DS}^2]$

Câu 2. Transistor NMOS hoạt động ở vùng bão hòa (saturation) khi:

(Sơn 02)

A. $V_{GS} < V_{TH}$ và $V_{DS} > 0$

B. $V_{GS} = V_{DS}$

C. $V_{DS} \geqslant V_{TH}$, không phụ thuộc V_{GS}

D. $V_{GS} > V_{TH}$ và $V_{DS} \geqslant V_{GS} - V_{TH}$

E. $V_{GS} > V_{TH}$ và $V_{DS} < V_{GS} - V_{TH}$

Câu 3. Khi điện áp V_{SB} của transistor NMOS tăng, điện áp ngưỡng V_{TH} sẽ:

(Sơn 03)

A. Tăng

B. Trở thành âm

C. Giảm

D. Bằng 0

E. Không đổi

Câu 4. Khi $V_{GS} < V_{TH}$ (vùng dưới ngưỡng — subthreshold), dòng drain phụ thuộc vào V_{GS} theo quy luật:

(Sơn 04)

A. Không phụ thuộc V_{GS}

B. Hàm mũ

C. Logarit

D. Bậc hai

E. Tuyến tính

Câu 5. "Độ lợi nội tại" (intrinsic gain) của MOSFET được định nghĩa là:
(Sơn 06)

A. $1/(g_m r_o)$
B. r_o/R_D
C. g_m/I_D
D. $g_m r_o$
E. $g_m R_D$

Câu 6. NMOS bão hòa có $\mu_n C_{ox} = 200\,\mu\text{A/V}^2$, $W/L = 10$, $V_{GS} = 0{,}9$ V, $V_{TH} = 0{,}4$ V và $\lambda = 0$. Dòng I_D bằng:
(Sơn 21)

A. $500\,\mu$A
B. $125\,\mu$A
C. $50\,\mu$A
D. $250\,\mu$A
E. 1 mA

Câu 7. Với transistor ở câu trên ($I_D = 250\,\mu$A, $V_{GS} - V_{TH} = 0{,}5$ V), hỗ dẫn g_m bằng:
(Sơn 22)

A. 1 mA/V
B. 0,25 mA/V
C. 4 mA/V
D. 2 mA/V
E. 0,5 mA/V

Câu 8. NMOS có $V_{TH} = 0{,}4$ V, $V_{GS} = 1{,}0$ V và $V_{DS} = 0{,}3$ V. Transistor hoạt động ở vùng:
(Sơn 23)

A. Đánh thủng (breakdown)
B. Triode
C. Bão hòa (saturation)
D. Dưới ngưỡng (subthreshold)
E. Tắt (cut-off)

Câu 9. NMOS có $V_{TH0} = 0{,}4$ V, $\gamma = 0{,}4\,\text{V}^{1/2}$ và $2\Phi_F = 0{,}7$ V. Khi $V_{SB} = 1{,}0$ V, điện áp ngưỡng xấp xỉ:

(Sơn 24)

A. 0,49 V

B. 0,80 V

C. 0,59 V

D. 0,84 V

E. 0,40 V

Câu 10. Trong vùng deep triode ($V_{DS} \ll V_{OV}$), điện trở dẫn của NMOS xấp xỉ:

(QQ2-01)

A. $g_m R_D$

B. $1/[\mu_n C_{ox}(W/L)V_{OV}]$

C. $r_o = 1/(\lambda I_D)$

D. $1/g_{mb}$

E. V_{DS}^2/I_D

Câu 11. Giá trị nào đúng cho body transconductance trong mô hình tín hiệu nhỏ?

(QQ2-02)

A. $g_{mb} = g_m/(\lambda I_D)$

B. $g_{mb} = g_m r_o$

C. $g_{mb} = \eta g_m$

D. $g_{mb} = 1/g_m$

E. $g_{mb} = 0$ trong mọi trường hợp

Câu 12. Khi chiều dài kênh L tăng (các yếu tố còn lại tương thích), CLM thường:

(QQ2-03)

A. Tăng rất mạnh và r_o giảm

B. Không thay đổi

C. Giảm, dẫn tới điện trở đầu ra r_o lớn hơn

D. Biến mất hoàn toàn

E. Làm g_m luôn bằng 0

Câu 13. Trong saturation với mô hình kênh dài, điện dung nội tại gate-source gần bằng:
(QQ2-04)

A. $C_{ox}WL/2$
B. $C_{ox}WL$
C. $2C_{ox}WL/3$
D. 0
E. $2C_{ox}WL$

Câu 14. Khi dùng mô hình $I_D = I_{D0}(1 + \lambda V_{DS})$, điện trở ra tại điểm phân cực theo đạo hàm chính xác là:
(QQ2-05)

A. $1/(\lambda I_{D0})$
B. $1/(\lambda I_D^2)$
C. g_m/I_D
D. $r_o = \lambda I_D$
E. 0

Câu 15. Ở weak inversion, tỷ số g_m/I_D của MOSFET gần bằng:
(QQ2-06)

A. $2/V_{OV}$ cho mọi chế độ
B. λI_D
C. $1/(nU_T)$
D. I_D/g_m
E. 0

CHƯƠNG 2 — ĐÁP ÁN VÀ GIẢI THÍCH

Đáp án nhanh: 1: E 2: D 3: A 4: B 5: D 6: D 7: A 8: B 9: C 10: B 11: C 12: C 13: C 14: A 15: C

Câu 1 — Đáp án E. Phương trình kênh dài vùng triode phụ thuộc cả V_{OV} và V_{DS}: $I_D = \mu_n C_{ox}(W/L)(V_{OV}V_{DS} - V_{DS}^2/2)$. C là biểu thức saturation; D có CLM; B là dạng hàm mũ dưới ngưỡng.

Câu 2 — Đáp án D. Phải hình thành kênh $V_{GS} > V_{TH}$ và $V_{DS} \geqslant V_{OV}$. E là điều kiện triode, A là dưới ngưỡng hoặc cutoff.

Câu 3 — Đáp án A. Body effect làm vùng nghèo mở rộng, khiến V_{TH} của NMOS tăng theo V_{SB}; xem quan hệ căn bậc hai trong công thức body effect.

Câu 4 — Đáp án B. Ở weak inversion dòng khuếch tán phụ thuộc gần hàm mũ $I_D \propto \exp[V_{GS}/(nU_T)]$, không tuân theo square-law của strong inversion.

Câu 5 — Đáp án D. Intrinsic gain là tích $g_m r_o$ (không đơn vị), biểu diễn khả năng khuếch đại nội tại của MOSFET.

Câu 6 — Đáp án D. $V_{OV} = 0{,}5$ V; $I_D = \frac{1}{2}(200)(10)(0{,}5)^2 = 250\,\mu$A.

Câu 7 — Đáp án A. $g_m = 2I_D/V_{OV} = 2(250)/0{,}5 = 1000\,\mu\text{A/V} = 1$ mA/V.

Câu 8 — Đáp án B. $V_{OV} = 1{,}0 - 0{,}4 = 0{,}6$ V; do $V_{DS} = 0{,}3 < V_{OV}$ nên transistor ở triode.

Câu 9 — Đáp án C. $V_{TH} = 0{,}4 + 0{,}4(\sqrt{1{,}7} - \sqrt{0{,}7}) \approx 0{,}587$ V, làm tròn 0,59 V.

Câu 10 — Đáp án B. Khi V_{DS} nhỏ, $I_D \approx \mu_n C_{ox}(W/L)V_{OV}V_{DS}$ nên $R_{ON} = V_{DS}/I_D$ bằng nghịch đảo hệ số nhân V_{DS}.

Câu 11 — Đáp án C. $g_{mb} = \eta g_m$, trong đó $\eta = \gamma/[2\sqrt{2\Phi_F + V_{SB}}]$ với NMOS thông thường.

Câu 12 — Đáp án C. Transistor kênh dài thường có λ nhỏ hơn; tại cùng dòng, $r_o \approx 1/(\lambda I_D)$ lớn hơn.

Câu 13 — Đáp án C. Kênh tapered trong saturation tạo $C_{GS,intrinsic} \approx (2/3)C_{ox}WL$; phải cộng overlap nếu đề có.

Câu 14 — Đáp án A. $\partial I_D/\partial V_{DS} = \lambda I_{D0}$; nghịch đảo cho $r_o = 1/(\lambda I_{D0})$. Với $\lambda V_{DS} \ll 1$, thường gần đúng $1/(\lambda I_D)$.

Câu 15 — Đáp án C. Dòng weak inversion có dạng hàm mũ; đạo hàm theo V_{GS} dẫn tới $g_m/I_D \approx 1/(nU_T)$.

CHƯƠNG 3: SINGLE-STAGE AMPLIFIERS

PHẦN I. CÂU HỎI TRẮC NGHIỆM

Câu 1. Bỏ qua hiệu ứng điều chế chiều dài kênh, độ lợi điện áp tín hiệu nhỏ của tầng common-source với tải điện trở R_D là:

(Sơn 05)

A. 1

B. $-R_D/g_m$

C. $-g_m R_D$

D. $+g_m R_D$

E. $-g_m/R_D$

Câu 2. Thêm điện trở R_S ở cực source (source degeneration) cho tầng common-source sẽ:

(Sơn 07)

A. Cải thiện độ tuyến tính, đổi lại độ lợi giảm

B. Biến tầng khuếch đại thành không đảo

C. Giảm điện trở ngõ ra

D. Tăng độ lợi lên $(1 + g_m R_S)$ lần

E. Không cần điện trở tải

Câu 3. Mạch source follower (common-drain) chủ yếu được dùng làm mạch đệm áp (buffer) vì có:

(Sơn 08)

A. Điện trở ngõ ra lớn

B. Điện dung ngõ vào rất lớn

C. Độ lợi đảo dấu

D. Độ lợi điện áp lớn

E. Điện trở ngõ ra nhỏ

Câu 4. Phát biểu nào sau đây đúng về tầng common-gate?

(Sơn 09)

A. Là bộ khuếch đại đảo, điện trở ngõ vào lớn

B. Tín hiệu vào được đưa vào cực gate

C. Là bộ khuếch đại không đảo, điện trở ngõ vào nhỏ $\approx 1/(g_m + g_{mb})$

D. Độ lợi điện áp luôn nhỏ hơn 1

E. Tín hiệu ra được lấy ở cực source

Câu 5. Ưu điểm chính của tầng cascode so với tầng CS đơn là:

(Sơn 10)

A. Điện trở ngõ vào nhỏ hơn

B. Điện trở ngõ ra lớn hơn rất nhiều

C. Biên độ điện áp ra lớn hơn

D. Yêu cầu điện áp nguồn thấp hơn

E. Tiêu thụ công suất thấp hơn

Câu 6. Tầng CS có $g_m = 2$ mA/V, $R_D = 5$ kΩ và $r_o = 20$ kΩ. Độ lợi điện áp bằng:

(Sơn 25)

A. -40

B. -10

C. -50

D. -4

E. -8

Câu 7. Tầng CS dùng tải NMOS nối kiểu diode, bỏ qua body effect và CLM. Với $(W/L)_1 = 50$ (transistor vào) và $(W/L)_2 = 2$ (tải), độ lợi bằng:

(Sơn 26)

A. -2

B. -25

C. -5

D. -10

E. -50

Câu 8. Tầng CS có source degeneration với $g_m = 4$ mA/V, $R_D = 10$ kΩ, $R_S = 1$ kΩ, $r_o \to \infty$, bỏ qua body effect. Độ lợi bằng:

(Sơn 27)

A. -44

B. -10

C. -4

D. -8

E. -40

Câu 9. Source follower có $g_m = 5$ mA/V, điện trở tải $R_S = 1$ kΩ, $r_o \to \infty$ và $g_{mb} = 0$. Độ lợi điện áp xấp xỉ:

(Sơn 28)

A. 0,5

B. 0,83

C. 0,17

D. 5,0

E. 1,0

Câu 10. Tầng common-gate cần điện trở ngõ vào 50 Ω để phối hợp trở kháng. Bỏ qua body effect và CLM, g_m cần thiết là:

(Sơn 29)

A. 100 mA/V

B. 5 mA/V

C. 50 mA/V

D. 2 mA/V

E. 20 mA/V

Câu 11. Tầng common-gate có $g_m = 3$ mA/V, $g_{mb} = 0{,}5$ mA/V, $R_D = 4$ kΩ, điện trở nguồn tín hiệu bằng 0 và $r_o = \infty$. Độ lợi điện áp bằng:

(Sơn 30)

A. +14

B. −12

C. +12

D. −14

E. +1

Câu 12. Trong tầng cascode, $g_{m2} = 2$ mA/V, $g_{mb2} = 0$, $r_{o1} = r_{o2} = 40$ kΩ. Điện trở ngõ ra $R_{out} = [1 + (g_{m2} + g_{mb2})r_{o2}]r_{o1} + r_{o2}$ xấp xỉ:

(Sơn 31)

A. 13 MΩ

B. 3,3 MΩ

C. 1,6 MΩ

D. 80 kΩ

E. 0,8 MΩ

Câu 13. Việc thêm tầng cascode để tăng độ lợi (gain) của một tầng khuếch đại thường kéo theo hệ quả đánh đổi nào theo ví dụ trade-off đã học?

(Tân 03)

A. Tăng độ tuyến tính và cho phép giảm điện áp nguồn vì cascode chia bớt điện áp rơi trên mỗi transistor.

B. Không ảnh hưởng tốc độ hay swing, chỉ làm tăng diện tích chip do có thêm transistor.

C. Tăng các tốc độ lẫn biên độ swing khả dụng vì R_{out} lớn giúp ngõ ra dao động rộng hơn.

D. Giảm nhiễu nhiệt do có thêm transistor chia dòng, đổi lại làm tăng trở kháng vào và giảm độ lợi dòng.

E. Có thể làm giảm băng thông do các cực dịch chuyển và giảm swing vì cần thêm headroom.

Câu 14. Tự góc nhìn đường tải (load-line), tăng R_D làm $|A_v| \approx g_m R_D$ tăng, nhưng bị giới hạn thực tế bởi yếu tố nào?

(Tân 29)

A. R_D lớn làm g_m giảm theo tỷ lệ nghịch, triệt tiêu hoàn toàn lợi ích của việc tăng R_D.

B. R_D lớn làm r_o giảm theo, khiến $R_D \parallel r_o$ gần như không đổi.

C. R_D lớn làm dòng I_D tăng vọt do điện áp drain giảm, gây quá dòng và tự nung nóng M1.

D. Headroom: sụt áp $I_D R_D$ lớn đẩy V_{DS} xuống dưới V_{OV}, khiến M1 rời bão hòa vào triode.

E. R_D lớn làm tăng hiệu ứng body của M1, khiến V_{TH} tăng và transistor tắt hẳn.

Câu 15. Với cùng dòng phân cực I_D và cùng mức sụt áp DC trên tải (cùng headroom), xếp hạng độ lợi $|A_v|$ (từ thấp đến cao) của tầng CS khi dùng lần lượt tải điện trở thuần, tải diode-connected, và tải nguồn dòng (current-source)?

(Tân 30)

A. Nguồn dòng < Điện trở thuần < Diode-connected

B. Điện trở thuần < Nguồn dòng < Diode-connected

C. Cả ba loại tải luôn cho cùng một độ lợi ở cùng dòng phân cực I_D.

D. Điện trở thuần < Diode-connected < Nguồn dòng

E. Diode-connected < Điện trở thuần < Nguồn dòng

Câu 16. Tầng CS có source degeneration R_S, bỏ qua r_o, trở dẫn tổng $G_m = i_{out}/v_{in}$, ngắn mạch ra, được tính bằng:

(Tân 31)

A. $G_m = 1/(g_m R_S)$

B. $G_m = g_m/(1 + g_m R_S)$

C. $G_m = g_m + R_S$

D. $G_m = g_m(1 + g_m R_S)$

E. $G_m = g_m R_S$

Câu 17. Cơ chế vật lý nào giải thích vì sao R_S làm giảm G_m so với g_m của tầng CS không degeneration?

(Tân 32)

A. R_S mắc song song với r_o nên làm giảm điện trở tương đương ở ngõ ra, kéo G_m giảm theo.

B. R_S làm tăng V_{TH} của M1 qua body effect, nên overdrive và do đó g_m của M1 giảm xuống.

C. R_S tạo hồi tiếp âm tại source: i_d tăng làm áp trên R_S tăng, v_s tăng, khiến v_{gs} tăng ít hơn.

D. R_S làm giảm dòng phân cực I_D do sụt áp DC trên nó, nên $g_m = 2I_D/V_{OV}$ giảm theo.

E. R_S chỉ ảnh hưởng đến R_{out}; G_m giảm là do Miller làm tăng điện dung vào của M1.

Câu 18. R_{out} của tầng CS có source degeneration (nhìn từ drain, phương pháp nguồn thử) là:

(Tân 33)

A. $R_{out} = r_o \parallel R_S$

B. $R_{out} = r_o + R_S$ (không có hệ số khuếch đại)

C. $R_{out} = r_o/[1 + (g_m + g_{mb})R_S]$

D. $R_{out} = g_m r_o R_S$

E. $R_{out} = r_o[1 + (g_m + g_{mb})R_S] + R_S$

Câu 19. Khi nguồn V_{DD} lý tưởng được đưa vào mô hình AC tín hiệu nhỏ, V_{DD} trở thành:

(QQ3-01)

A. Mạch hở

B. Nguồn dòng bằng I_{SS}

C. AC ground (ngắn mạch tín hiệu nhỏ)

D. Điện trở r_o

E. Một tụ Miller

Câu 20. Với tầng CS có tải PMOS diode-connected và bỏ qua r_o, độ lợi gần bằng:
(QQ3-02)

A. $+g_{m1}/g_{m2}$
B. $-g_{m1}/g_{m2}$
C. $-g_{m1}g_{m2}$
D. $1/(g_{m1} + g_{m2})$
E. 0

Câu 21. Khi nào việc sử dụng xấp xỉ $A_v \approx -R_D/R_S$ của CS degeneration là hợp lý?
(QQ3-03)

A. $g_m R_S \ll 1$
B. $g_m R_S = 0$
C. $g_m R_S \gg 1$, bỏ qua r_o, g_{mb}
D. $r_o = 0$
E. $R_D = 0$

Câu 22. Trong source follower có body effect, nếu $g_{mb} = 0{,}2g_m$ và $g_m R_L \to \infty$, độ lợi tiến gần:
(QQ3-04)

A. 1,2
B. 1
C. 0,833
D. 0,2
E. 0

CHƯƠNG 3 — ĐÁP ÁN VÀ GIẢI THÍCH

Đáp án nhanh: 1: C 2: A 3: E 4: C 5: B 6: E 7: C 8: D 9: B 10: E 11: A 12: B 13: E 14: D 15: E 16: B 17: C 18: E 19: C 20: B 21: C 22: C

Câu 1 — Đáp án C. Với source tại AC-ground và bỏ qua r_o, $A_v = -g_m R_D$. Dấu trừ là do CS đảo pha.

Câu 2 — Đáp án A. R_S tạo hồi tiếp âm cục bộ; hỗ dẫn hiệu dụng giảm xuống $g_m/(1 + g_m R_S)$ khi bỏ qua r_o, g_{mb}, nhưng tuyến tính thường tốt hơn.

Câu 3 — Đáp án E. Source follower có độ lợi điện áp dương, gần 1 (nhưng nhỏ hơn 1 trong mạch thông dụng) và điện trở ra thấp, phù hợp làm tầng đệm.

Câu 4 — Đáp án C. CG nhận tín hiệu ở source, ra drain, không đảo pha; với r_o lớn, $R_{in} \approx 1/(g_m + g_{mb})$.

Câu 5 — Đáp án B. Cascode dùng CS + CG tăng điện trở ra cỡ $g_m r_o^2$ trong mô hình đối xứng. Đổi lại thường phải dành thêm headroom.

Câu 6 — Đáp án E. $R_D \parallel r_o = 4\ \text{k}\Omega$ nên $A_v = -g_m(R_D \parallel r_o) = -2 \times 4 = -8$.

Câu 7 — Đáp án C. Với cùng dòng và công nghệ, $A_v \approx -g_{m1}/g_{m2} = -\sqrt{50/2} = -5$.

Câu 8 — Đáp án D. $A_v = -g_m R_D/(1 + g_m R_S) = -40/(1 + 4) = -8$.

Câu 9 — Đáp án B. $A_v = g_m R_S/(1 + g_m R_S) = 5/(1 + 5) = 0{,}833$.

Câu 10 — Đáp án E. $R_{in} \approx 1/g_m$ nên $g_m = 1/50\,\Omega = 20\ \text{mS} = 20\ \text{mA/V}$.

Câu 11 — Đáp án A. $A_v = (g_m + g_{mb})R_D = (3 + 0{,}5) \times 4 = +14$; CG không đảo pha.

Câu 12 — Đáp án B. $g_m r_o = 0{,}002(40000) = 80$; $R_{out} = 81(40\text{k}) + 40\text{k} = 3{,}28\ \text{M}\Omega \approx 3{,}3\ \text{M}\Omega$.

Câu 13 — Đáp án E. Cascode tăng điện trở đầu ra và gain nhưng thường giảm headroom; điện dung tại các nút và cực có thể làm băng thông thay đổi. Không có đảm bảo tất cả chỉ tiêu đều cải thiện đồng thời.

Câu 14 — Đáp án D. Với phân cực I_D không đổi, $V_D = V_{DD} - I_D R_D$. Tăng R_D làm V_D giảm, có thể vi phạm $V_{DS} \geqslant V_{OV}$. Lưu ý câu này điều kiện quan trọng là giữ I_D cố định.

Câu 15 — Đáp án E. Diode-connected tạo tải tín hiệu nhỏ cỡ $1/g_m$ nên độ lợi thường thấp, điện trở thuần ở giữa, còn nguồn dòng có điện trở tín hiệu nhỏ rất lớn nên độ lợi cao hơn trong giả thiết của đề.

Câu 16 — Đáp án B. Source degeneration tạo hồi tiếp âm: v_{gs} giảm theo dòng source nên $G_m = g_m/(1 + g_m R_S)$.

Câu 17 — Đáp án C. Một biến thiên dòng gây biến thiên điện áp source cùng chiều, bù lại kích thích ở gate; đây là hồi tiếp âm làm giảm transconductance hiệu dụng, kể cả khi giữ nguyên điểm phân cực.

Câu 18 — Đáp án E. Kết quả đầy đủ: $r_o + R_S + (g_m + g_{mb}) r_o R_S$. D chỉ là số hạng trội trong giới hạn thích hợp, không phải biểu thức đầy đủ.

Câu 19 — Đáp án C. Nguồn áp DC lý tưởng có biến thiên bằng 0 nên thay bằng ngắn mạch khi phân tích AC.

Câu 20 — Đáp án B. Tải diode-connected có điện trở tín hiệu nhỏ $\approx 1/g_{m2}$; do CS đảo pha, $A_v \approx -g_{m1}/g_{m2}$.

Câu 21 — Đáp án C. $A_v = -g_m R_D/(1 + g_m R_S)$. Khi $g_m R_S \gg 1$, mẫu số gần $g_m R_S$, suy ra $-R_D/R_S$.

Câu 22 — Đáp án C. $A_v = g_m R_L/[1 + 1{,}2 g_m R_L] \to 1/1{,}2 = 0{,}833$.

CHƯƠNG 4: DIFFERENTIAL AMPLIFIERS

PHẦN I. CÂU HỎI TRẮC NGHIỆM

Câu 1. Ưu điểm chính của tín hiệu vi sai so với tín hiệu đơn cực (single-ended) là:
(Sơn 11)

A. Loại bỏ nhiễu ghép đồng thời và bằng nhau vào cả hai đường tín hiệu
B. Không cần nguồn dòng đuôi (tail)
C. Điện trở ngõ vào lớn hơn
D. Cần ít dây dẫn hơn
E. Tiêu thụ công suất thấp hơn

Câu 2. Khi phân tích nửa mạch (half-circuit) cặp vi sai đối xứng với ngõ vào hoàn toàn vi sai, nút đuôi P đóng vai trò:
(Sơn 12)

A. Nút ngõ ra
B. Nút nối lên V_{DD}
C. Nút thả nổi có biên độ dao động lớn
D. Đất ảo (virtual ground)
E. Hở mạch

Câu 3. Nếu nguồn dòng đuôi của cặp vi sai là lý tưởng ($R_{SS} \to \infty$), độ lợi common-mode bằng:
(Sơn 13)

A. $-g_m R_D$
B. $-g_m R_D/2$
C. 0
D. 1
E. Vô cùng

Câu 4. Mạch Gilbert cell chủ yếu được dùng làm:

(Sơn 14)

A. Nguồn điện áp tham chiếu

B. Bộ nhân tương tự (ngõ ra $\propto V_{in}V_{cont}$)

C. Source follower

D. Gương dòng

E. Mạch dịch mức

Câu 5. Cặp vi sai tải điện trở có $g_m = 2$ mA/V và $R_D = 5$ kΩ ($r_o = \infty$). Độ lớn độ lợi vi sai $|(V_{out1} - V_{out2})/(V_{in1} - V_{in2})|$ bằng:

(Sơn 32)

A. 2,5

B. 5

C. 0,1

D. 20

E. 10

Câu 6. Cặp vi sai trên ($g_m = 2$ mA/V, $R_D = 5$ kΩ) có điện trở đuôi $R_{SS} = 10$ kΩ. Độ lớn độ lợi common-mode $(R_D/2)/[1/(2g_m) + R_{SS}]$ xấp xỉ:

(Sơn 33)

A. 0,024

B. 10

C. 0,5

D. 0,24

E. 0,12

Câu 7. Cặp vi sai tải điện trở có $V_{DD} = 1{,}8$ V, $R_D = 5$ kΩ, $I_{SS} = 200\,\mu$A, $V_{TH} = 0{,}4$ V, $V_{GS1} = 0{,}9$ V; transistor nguồn đuôi cần overdrive 0,2 V. Dải common-mode cho phép xấp xỉ:

(Sơn 34)

A. 1,1 đến 1,8 V

B. 0,2 đến 1,7 V

C. 1,1 đến 1,7 V

D. 0,4 đến 1,3 V

E. 0,9 đến 1,8 V

Câu 8. Dải common-mode ngõ vào cho phép (Input Common-Mode Range — ICMR) được định nghĩa là gì?

(Tân 49)

A. Dải V_{ICM} mà TẤT CẢ transistor (M1, M2 và nguồn dòng đuôi) đều ở vùng bão hòa.

B. Dải V_{ICM} mà chỉ M1 cần ở bão hòa, còn M2 có thể ở vùng triode.

C. Dải điện áp nguồn V_{DD} mà mạch vẫn hoạt động được và đạt độ lợi danh định thiết kế.

D. Dải biên độ tín hiệu vi sai v_d mà đầu ra vẫn còn tuyến tính.

E. Dải V_{ICM} mà các ngõ ra V_{out1}, V_{out2} luôn bằng nhau.

Câu 9. Điều kiện nào là BẮT BUỘC để có thể áp dụng kỹ thuật half-circuit cho cặp vi sai?

(Tân 50)

A. Chỉ cần $R_{D1} = R_{D2}$; M1 và M2 có thể khác kích thước và điểm làm việc.

B. Mạch đối xứng hoàn toàn ($M_1 = M_2$, $R_{D1} = R_{D2}$) VÀ kích thích thuần vi sai.

C. Chỉ cần kích thích thuần vi sai; không cần linh kiện hai nhánh đối xứng.

D. g_{m1} phải lớn hơn g_{m2} ít nhất 10% để nút P ổn định.

E. R_{SS} phải bằng vô cùng, tức nguồn dòng đuôi là nguồn dòng lý tưởng.

Câu 10. Vì sao kết quả half-circuit cho độ lợi vi sai $A_{v,dm} = -g_m R_D$ hoàn toàn KHÔNG phụ thuộc giá trị/bản chất nguồn dòng đuôi I_{SS} (R_{SS} lớn hay nhỏ)?

(Tân 51)

A. Vì virtual ground tại P chỉ dựa vào tính đối xứng của mạch và kích thích, không phụ thuộc R_{SS}.

B. Vì g_m của M1, M2 tỉ lệ nghịch với R_{SS}, nên tích $g_m R_{SS}$ luôn là hằng số.

C. Vì dòng I_{SS} luôn được thiết kế rất nhỏ nên ảnh hưởng của nguồn dòng đuôi có thể bỏ qua.

D. Vì R_{SS} luôn bằng R_D trong thiết kế chuẩn, nên hai giá trị triệt tiêu trong công thức.

E. Vì R_{SS} chỉ xuất hiện ở tần số cao; ở tần số thấp nguồn dòng đuôi tương đương mạch hở.

Câu 11. Kỹ thuật dùng superposition của hai mạch nửa (DM half-circuit và CM half-circuit) giúp giải quyết bài toán phân tích cặp vi sai như thế nào?
(Tân 52)

A. Chỉ dùng được khi I_{SS} là nguồn dòng lý tưởng vì khi đó nút P luôn là AC-ground.
B. Cho phép giải trực tiếp phương trình vi phân bậc hai của toàn mạch mà không cần tuyến tính hóa.
C. Tách bài toán hai ngõ vào thành hai bài toán: một ngõ vào mạch nửa CM và một ngõ vào mạch nửa DM, rồi cộng đáp ứng.
D. Chỉ áp dụng được ở tần số bằng 0; ở tần số cao hai mạch nửa không còn độc lập.
E. Loại bỏ hoàn toàn nhiễu tại đầu vào common-mode, chỉ giữ lại mạch nửa vi sai.

Câu 12. Cho $V_{in1} = 0{,}9$ V, $V_{in2} = 0{,}5$ V. V_{id} và V_{icm} lần lượt là:
(QQ4-01)

A. 0,4 V và 0,7 V
B. 0,7 V và 0,4 V
C. 1,4 V và 0,4 V
D. 0,2 V và 0,7 V
E. 0,4 V và 1,4 V

Câu 13. Do không đối xứng $g_{m1} \neq g_{m2}$, phân tích half-circuit vi sai chuẩn có thể sai vì:
(QQ4-02)

A. Transistor ngừng dẫn
B. Nút đuôi không còn nhất thiết là đất ảo
C. Dòng đuôi luôn bằng 0
D. Điện dung gate biến mất
E. Điện trở tải chuyển thành hở mạch

Câu 14. Với R_{SS} hữu hạn, bỏ qua r_o và body effect, common-mode gain tại một ngõ ra cặp vi sai là:

(QQ4-03)

A. $+g_m R_D$

B. $-g_m R_D/2$

C. $-g_m R_D/(1 + 2g_m R_{SS})$

D. $-g_m R_{SS}$

E. $-R_D/R_{SS}$ không điều kiện

Câu 15. Tín hiệu common-mode có thể chuyển thành differential-mode ở ngõ ra chủ yếu do:

(QQ4-04)

A. Hai nhánh cân bằng hoàn toàn

B. Nhiễu chung luôn bị khuếch đại vi sai hoàn toàn

C. Tải R_D hoặc hỗ dẫn g_m bị mismatch

D. Nguồn dòng đuôi có điện trở vô hạn

E. Hai gate cùng được nối đất

Câu 16. Cặp vi sai có tải gương dòng lý tưởng, g_m = 1,5 mS, $r_{on} = r_{op}$ = 20 kΩ. Độ lớn gain differential-to-single-ended xấp xỉ:

(QQ4-05)

A. 7,5

B. 15

C. 30

D. 1,5

E. 60

Câu 17. Khi g_m = 1 mS, R_{SS} = 50 kΩ và mismatch tải $\Delta R_D/R_D$ = 2%, CMRR xấp xỉ bao nhiêu?

(QQ4-06)

A. 40 dB

B. 54 dB

C. 60 dB

D. 74 dB

E. 90 dB

CHƯƠNG 4 — ĐÁP ÁN VÀ GIẢI THÍCH

Đáp án nhanh: 1: A 2: D 3: C 4: B 5: E 6: D 7: C 8: A 9: B 10: A 11: C 12: A 13: B 14: C 15: C 16: B 17: D

Câu 1 — Đáp án A. Phép trừ $V_{in1} - V_{in2}$ triệt nhiễu giống nhau trên cả hai đường. Mức khử phụ thuộc đối xứng và CMRR.

Câu 2 — Đáp án D. Kích thích vi sai thuần và hai nhánh đối xứng khiến biến thiên dòng đuôi cộng lại bằng 0, nên $v_P = 0$ ở tín hiệu nhỏ: virtual ground.

Câu 3 — Đáp án C. Độ lợi CM một đầu ra $A_{CM} = -g_m R_D/(1+2g_m R_{SS}) \to 0$ khi $R_{SS} \to \infty$.

Câu 4 — Đáp án B. Gilbert cell dùng các cặp vi sai điều hướng dòng, tạo phép nhân gần đúng hai tín hiệu quanh điểm phân cực hoặc chức năng VGA/mixer.

Câu 5 — Đáp án E. Độ lợi hai đầu ra vi sai có độ lớn $g_m R_D = 2 \times 5 = 10$. Một đầu ra sẽ có độ lớn 5.

Câu 6 — Đáp án D. $R_D/2 = 2{,}5\ \text{k}\Omega$; $1/(2g_m) = 0{,}25\ \text{k}\Omega$. Do đó $2{,}5/(10{,}25) \approx 0{,}244 \approx 0{,}24$.

Câu 7 — Đáp án C. Mỗi nhánh $100\ \mu\text{A}$ nên $V_D = 1{,}8 - (100\ \mu\text{A})(5\text{k}\Omega) = 1{,}3$ V. Cận dưới $0{,}9 + 0{,}2 = 1{,}1$ V; cận trên $V_D + V_{TH} = 1{,}7$ V.

Câu 8 — Đáp án A. ICMR được giới hạn bởi điều kiện hoạt động đúng vùng của transistor đầu vào và nguồn đuôi, không phải dải swing vi sai của tín hiệu.

Câu 9 — Đáp án B. Để sử dụng virtual ground ở nút đuôi do đối xứng lẻ, phải có hai nhánh điện đối xứng và kích thích vi sai thuần. Không bắt buộc $R_{SS} \to \infty$ cho lập luận tín hiệu nhỏ lý tưởng.

Câu 10 — Đáp án A. Khi đối xứng tuyệt đối và kích thích DM, nút chung là đất ảo, do đó không có điện áp tín hiệu nhỏ trên trở kháng đuôi. Giả thiết vẫn là mô hình tuyến tính và điểm phân cực đủ hợp lệ.

Câu 11 — Đáp án C. Tách hai điện áp bất kỳ thành v_{id} và v_{icm} rồi tính đáp ứng của mạch half-circuit tương ứng; chồng chất kết quả vì đang làm việc trong mô hình tín hiệu nhỏ tuyến tính.

Câu 12 — Đáp án A. $V_{id} = 0{,}9 - 0{,}5 = 0{,}4$ V; $V_{icm} = (0{,}9 + 0{,}5)/2 = 0{,}7$ V.

Câu 13 — Đáp án B. Khi g_m lệch, hai dòng tín hiệu nhỏ không triệt tiêu hoàn toàn ở nút P; cần viết KCL cho toàn mạch.

Câu 14 — Đáp án C. Ở mạch nửa CM, trở kháng source tương đương là $2R_{SS}$ nên $A_{CM,SE} = -g_m R_D/(1 + 2g_m R_{SS})$.

Câu 15 — Đáp án C. Mismatch khiến tín hiệu CM tạo hai sụt áp khác nhau, vì vậy hiệu ngõ ra còn sót thành phần CM-to-DM.

Câu 16 — Đáp án B. $r_{on} \parallel r_{op} = 10$ kΩ; với tải gương dòng, $|A_v| \approx g_m(r_{on} \parallel r_{op}) = 15$. Không chia thêm 2.

Câu 17 — Đáp án D. $CMRR \approx (1+2g_m R_{SS})/0{,}02 = 101/0{,}02 = 5050$; $20\log_{10}(5050) \approx 74{,}1$ dB.

CHƯƠNG 5: CURRENT MIRRORS AND BIASING TECHNIQUES

PHẦN I. CÂU HỎI TRẮC NGHIỆM

Câu 1. Bỏ qua điều chế chiều dài kênh, dòng ngõ ra của gương dòng cơ bản là:

(Sơn 15)

A. $I_{OUT} = I_{REF}(W/L)_1/(W/L)_2$

B. $I_{OUT} = I_{REF}(V_{GS} - V_{TH})$

C. $I_{OUT} = I_{REF}/2$

D. $I_{OUT} = I_{REF}$

E. $I_{OUT} = I_{REF}(W/L)_2/(W/L)_1$

Câu 2. Gương dòng được ưa dùng hơn cách phân cực cực gate bằng cầu chia điện trở vì dòng điện được sao chép:

(Sơn 16)

A. Không cần dòng tham chiếu

B. Luôn bằng 0

C. Chủ yếu phụ thuộc vào tỷ lệ kích thước linh kiện, không phụ thuộc V_{DD}, V_{TH} hay giá trị tuyệt đối của điện trở trong mô hình lý tưởng

D. Phụ thuộc mạnh vào V_{DD}

E. Tăng theo nhiệt độ

Câu 3. So với gương dòng cơ bản, gương dòng cascode có:

(Sơn 17)

A. Độ chính xác thấp hơn

B. Nhiễu lớn hơn và điện trở ngõ ra nhỏ hơn

C. Không có khác biệt

D. Điện trở ngõ ra lớn hơn và chính xác hơn, đổi lại tốn thêm điện áp (headroom)

E. Điện trở ngõ ra nhỏ hơn và tốn ít điện áp hơn

Câu 4. Mạch ”OTA 5 transistor” gồm:

(Sơn 18)

A. Một cặp vi sai, tải gương dòng tích cực và nguồn dòng đuôi
B. Một Gilbert cell và một gương dòng
C. Hai source follower ghép tầng
D. Một tầng common-gate và tải điện trở
E. Một tầng CS, một source follower và một tầng cascode

Câu 5. $I_{REF} = 20\,\mu$A được sao chép qua gương dòng NMOS tỷ lệ 1:3, rồi qua gương dòng PMOS tỷ lệ 1:2. Dòng ngõ ra cuối cùng bằng:

(Sơn 35)

A. $120\,\mu$A
B. $20\,\mu$A
C. $60\,\mu$A
D. $40\,\mu$A
E. $100\,\mu$A

Câu 6. Gương dòng cơ bản có hai transistor giống nhau, $\lambda = 0{,}1\ \text{V}^{-1}$, $V_{DS1} = V_{GS} = 0{,}8$ V và $V_{DS2} = 1{,}8$ V. Sai số I_{OUT} so với I_{REF} xấp xỉ:

(Sơn 36)

A. 1%
B. 0%
C. 5%
D. 9%
E. 18%

Câu 7. OTA 5 transistor (tải gương dòng tích cực) có $g_{m1,2} = 1$ mA/V và $r_{o2} = r_{o4} = 40$ kΩ. Độ lợi tần số thấp xấp xỉ:

(Sơn 37)

A. 80
B. 20
C. 10
D. 40
E. 13

Câu 8. Trong gương dòng MOS, transistor tham chiếu thường được nối kiểu diode nhằm:

(QQ5-01)

A. Làm dòng tham chiếu bằng 0

B. Tạo điện áp V_{GS} (hoặc V_{SG}) tương ứng dòng tham chiếu

C. Loại bỏ mọi điện dung ký sinh

D. Biến MOSFET thành điện trở lý tưởng

E. Triệt tiêu body effect của mọi transistor

Câu 9. Để gương dòng NMOS cơ bản sao chép đúng theo tỷ lệ kích thước, transistor ra phải:

(QQ5-02)

A. Luôn ở cutoff

B. Có $V_{DS,out} \geqslant V_{OV,out}$ để bão hòa

C. Có $V_{DS,out} = 0$

D. Có $V_{GS,out} = 0$

E. Luôn hoạt động triode

Câu 10. Khi dòng gương được sao chép qua hai tầng với tỷ lệ lần lượt $1:4$ và $1:2$, dòng đầu ra so với I_{REF}:

(QQ5-03)

A. $2I_{REF}$

B. $4I_{REF}$

C. $6I_{REF}$

D. $8I_{REF}$

E. $I_{REF}/8$

Câu 11. Để giảm tác động CLM tới độ chính xác của gương dòng, biện pháp nào phù hợp nhất?

(QQ5-04)

A. Giảm r_o của transistor ra

B. Tăng chênh lệch V_{DS} giữa hai transistor

C. Dùng gương dòng cascode tăng R_{out}

D. Đưa transistor ra vào triode

E. Tăng công suất vô điều kiện

Câu 12. Độ lợi gần đúng của OTA 5 transistor với tải gương dòng, xét điện trở ra của nhánh NMOS và PMOS, là:

(QQ5-05)

A. $g_m/(r_{on} \parallel r_{op})$

B. $g_m(r_{on} \parallel r_{op})$

C. $-R_D/R_S$

D. $g_m r_o^2$

E. $1/g_m$

Câu 13. Đặc tính common-mode của OTA một đầu ra thường cần lưu ý vì:

(QQ5-06)

A. Đầu ra luôn bằng 0

B. Điện áp common-mode đầu vào có thể làm thay đổi phân cực và dải làm việc

C. Không có transistor nguồn dòng đuôi

D. Mạch không có nhiễu

E. Cần áp tải riêng cho từng transistor

CHƯƠNG 5 — ĐÁP ÁN VÀ GIẢI THÍCH

Đáp án nhanh: 1: E 2: C 3: D 4: A 5: A 6: D 7: B 8: B 9: B 10: D 11: C 12: B 13: B

Câu 1 — Đáp án E. Với cùng công nghệ, cùng V_{GS} và transistor bão hòa, dòng tỷ lệ với W/L: $I_{OUT}/I_{REF} = (W/L)_2/(W/L)_1$.

Câu 2 — Đáp án C. Trong mô hình ideal, tỷ số dòng được quyết định chủ yếu bởi tỷ lệ W/L. Trong mạch thật, mismatch, CLM, compliance và PVT vẫn tạo sai lệch.

Câu 3 — Đáp án D. Cascode tăng r_{out}, giảm biến thiên I_{OUT} theo điện áp tải; nhưng các transistor chồng thêm cần headroom.

Câu 4 — Đáp án A. OTA 5T thông dụng gồm hai MOS đầu vào vi sai, hai MOS tải gương dòng, một MOS nguồn dòng đuôi.

Câu 5 — Đáp án A. Sau NMOS: $20 \times 3 = 60\,\mu$A. Sau PMOS: $60 \times 2 = 120\,\mu$A.

Câu 6 — Đáp án D. $I_{OUT}/I_{REF} \approx (1 + 0{,}1 \times 1{,}8)/(1 + 0{,}1 \times 0{,}8) = 1{,}18/1{,}08 = 1{,}0926$. Sai lệch ≈ 9,26%.

Câu 7 — Đáp án B. $A_v \approx g_m(r_{o2} \parallel r_{o4}) = (1\text{mS})(20\text{k}\Omega) = 20$.

Câu 8 — Đáp án B. Gate nối drain giúp transistor tham chiếu điều chỉnh điện áp gate sao cho mang dòng I_{REF}; cùng điện áp này được đưa đến transistor sao chép.

Câu 9 — Đáp án B. Nguồn dòng MOS cần duy trì saturation để dòng ít phụ thuộc điện áp ngõ ra và đúng tỷ số hình học trong mô hình lý tưởng.

Câu 10 — Đáp án D. Dòng sau tầng một là $4I_{REF}$, sau tầng hai là $2 \times 4I_{REF} = 8I_{REF}$.

Câu 11 — Đáp án C. Cascode làm giảm biến thiên V_{DS} trên transistor sao chép và tăng điện trở ra; đánh đổi là headroom.

Câu 12 — Đáp án B. Tải gương dòng cho transconductance tổng gần g_m, điện trở ra là song song $r_{on} \parallel r_{op}$, nên độ lớn gain bằng tích hai đại lượng.

Câu 13 — Đáp án B. Khi input common-mode tiến đến cận ICMR, transistor đuôi hoặc transistor vào mất saturation; độ lợi và điểm DC thay đổi.

CHƯƠNG 6: FREQUENCY RESPONSE OF AMPLIFIERS

PHẦN I. CÂU HỎI TRẮC NGHIỆM

Câu 1. Do hiệu ứng Miller, tụ C_F nối giữa ngõ vào và ngõ ra của bộ khuếch đại đảo có độ lợi $-A$ sẽ tương đương ở ngõ vào một tụ:

(Sơn 19)

A. $C_F/(1 + A)$

B. $C_F(1 + A)$

C. 0

D. $C_F A^2$

E. C_F

Câu 2. Tại tần số cực $f_p = 1/(2\pi RC)$ của mạch lọc thông thấp RC bậc một, biên độ và pha lần lượt là:

(Sơn 20)

A. 0 dB và 0°

B. -20 dB và -180°

C. -6 dB và -90°

D. -3 dB và -90°

E. -3 dB và -45°

Câu 3. Cùng OTA trên có $r_{o2} \parallel r_{o4} = 20$ kΩ, tải $C_L = 1$ pF; cực trội ngõ ra $f_{p1} = 1/[2\pi(r_{o2} \parallel r_{o4})C_L]$ xấp xỉ:

(Sơn 38)

A. 8 MHz

B. 80 MHz

C. 0,8 MHz

D. 50 MHz

E. 16 MHz

Câu 4. Tầng CS có $R_S = 10\ \text{k}\Omega$, $C_{GS} = 100$ fF, $C_{GD} = 10$ fF và $g_m R_D = 9$. Theo xấp xỉ Miller, tần số cực ngõ vào xấp xỉ:

(Sơn 39)

A. 1,6 GHz

B. 160 MHz

C. 80 MHz

D. 40 MHz

E. 16 MHz

Câu 5. Tầng CS có $g_m = 1$ mA/V và $C_{GD} = 10$ fF. Điểm zero nằm ở nửa mặt phẳng phức phải (RHP zero) có tần số xấp xỉ:

(Sơn 40)

A. 10 GHz

B. 100 GHz

C. 1,6 GHz

D. 5 GHz

E. 16 GHz

Câu 6. Một cực đơn của mạch RC với $R = 10\ \text{k}\Omega$, $C = 10$ pF có tần số xấp xỉ:

(QQ6-01)

A. 15,9 kHz

B. 159 kHz

C. 1,59 MHz

D. 15,9 MHz

E. 159 MHz

Câu 7. Tại nút có điện trở tương đương lớn nhưng điện dung cũng lớn, tần số cực tương ứng sẽ:

(QQ6-02)

A. Luôn tăng

B. Có xu hướng giảm

C. Không thay đổi

D. Bằng vô hạn

E. Luôn trở thành zero RHP

Câu 8. Tại tầng common-source đảo pha, hiệu ứng Miller làm điện dung C_{GD} nhìn từ ngõ vào:

(QQ6-03)

A. Giảm về 0

B. Tăng gần theo hệ số $1 + |A_v|$

C. Không phụ thuộc gain

D. Trở thành điện trở

E. Chỉ tồn tại ở tần số bằng 0

Câu 9. Điểm zero RHP do đường truyền trực tiếp qua C_{GD} của tầng CS gần có vị trí:

(QQ6-04)

A. $\omega_z \approx 1/(R_D C_{GS})$

B. $\omega_z \approx g_m/C_{GD}$

C. $\omega_z \approx C_{GD}/g_m$

D. $\omega_z = 0$

E. $\omega_z \approx 1/(g_m r_o)$

Câu 10. Nguyên nhân chính khiến cascode thường giảm Miller tại transistor ngõ vào so với CS đơn là:

(QQ6-05)

A. Cascode không có C_{GD}

B. Cascode làm điện áp drain transistor vào dao động ít hơn

C. Cascode làm gain bằng 0

D. Cascode đặt ngõ ra tại source

E. Cascode loại bỏ tất cả pole

Câu 11. Đối với mạch thông thấp một cực có $H(s) = A_0/(1 + s/\omega_p)$, sau tần số cực, độ dốc Bode biên độ xấp xỉ:

(QQ6-06)

A. +20 dB/dec

B. −20 dB/dec

C. −40 dB/dec

D. 0 dB/dec

E. +40 dB/dec

Câu 12. Nếu tăng tải điện dung C_L tại ngõ ra có điện trở R_{out} cố định, điều gì xảy ra với cực ngõ ra?

(QQ6-07)

A. Dịch lên tần số cao
B. Dịch xuống tần số thấp
C. Không đổi
D. Thành zero LHP
E. Biến mất

Câu 13. Đối với tầng common-gate, hiệu ứng Miller tại ngõ vào thường nhỏ vì:

(QQ6-08)

A. Tín hiệu vào ở source, còn gate gần AC-ground
B. Luôn có $g_m = 0$
C. Cổng gate được nối với drain
D. Tần số luôn bằng 0
E. Mọi điện dung MOSFET đều biến mất

CHƯƠNG 6 — ĐÁP ÁN VÀ GIẢI THÍCH

Đáp án nhanh: 1: B 2: E 3: A 4: C 5: E 6: C 7: B 8: B 9: B 10: B 11: B 12: B 13: A

Câu 1 — Đáp án B. $C_{in,Miller} = C_F(1 - A_v) = C_F(1 + A)$ vì độ lợi tầng đảo $A_v = -A$.

Câu 2 — Đáp án E. Tại $\omega = 1/RC$, $|H| = 1/\sqrt{2}$, suy giảm xấp xỉ −3 dB và pha $-\arctan 1 = -45^\circ$.

Câu 3 — Đáp án A. $f_p = 1/[2\pi(20 \times 10^3)(10^{-12})] \approx 7{,}96$ MHz, gần 8 MHz.

Câu 4 — Đáp án C. $A_v = -9$; $C_{in} = C_{GS} + C_{GD}(1 - A_v) = 100 + 10(10) = 200$ fF. $f = 1/(2\pi R_S C_{in}) \approx 79{,}6$ MHz.

Câu 5 — Đáp án E. $f_z \approx g_m/(2\pi C_{GD}) = 10^{-3}/(2\pi \cdot 10^{-14}) \approx 15{,}9$ GHz.

Câu 6 — Đáp án C. $f_p = 1/(2\pi RC) = 1/[2\pi(10^4)(10^{-11})] \approx 1{,}59$ MHz.

Câu 7 — Đáp án B. $f_p \approx 1/(2\pi R_{eq} C_{eq})$. Tích RC lớn làm cực hạ tần, dễ trở thành cực trội.

Câu 8 — Đáp án B. $C_{in,M} = C_{GD}(1 - A_v)$. Với A_v âm, $1 - A_v = 1 + |A_v|$, nên điện dung tăng.

Câu 9 — Đáp án B. Trong mô hình CS điển hình, đường feedforward qua C_{GD} gây zero ở $s \approx +g_m/C_{GD}$; dấu dương nghĩa là nửa mặt phẳng phải.

Câu 10 — Đáp án B. Transistor CG trên giữ drain transistor CS dưới gần ổn định nên độ lợi từ gate đến drain M1 nhỏ, làm hiệu ứng Miller trên C_{GD1} giảm.

Câu 11 — Đáp án B. Một cực bậc một làm biên độ giảm khoảng 20 dB mỗi decade khi $\omega \gg \omega_p$.

Câu 12 — Đáp án B. $f_{out} \approx 1/(2\pi R_{out} C_L)$; tăng C_L làm f_{out} giảm.

Câu 13 — Đáp án A. CG không có tụ gate-drain trực tiếp nối giữa đầu vào source và đầu ra drain như CS; vì thế Miller ở đường vào thường ít đáng kể hơn.