CHƯƠNG 1 — INTRODUCTION TO ANALOG DESIGN

1.1. Vai trò và bản chất của khối Analog

Các đại lượng vật lý từ micro, cảm biến, anten và nguồn cung cấp biến thiên liên tục. Mạch Analog cần xử lý các tín hiệu này: khuếch đại, lọc, chuyển tần, ổn định nguồn, chuyển đổi A/D hoặc D/A. Một SoC có lõi số vẫn cần nhiều khối Analog và mixed-signal. Khác với mức logic số, tín hiệu Analog có thể bị ảnh hưởng đáng kể bởi nhiễu, offset, mismatch, phi tuyến, tham số PVT (process–voltage–temperature) và ký sinh layout.


1.2. Vì sao Analog khó?

Những yếu tố chính: **đa chiều trade-off**; nhạy noise/crosstalk; hiệu ứng bậc hai của MOSFET; giới hạn tự động hóa thiết kế và độ chính xác mô hình; phải tận dụng công nghệ CMOS chủ yếu tối ưu cho Digital; tích hợp Analog–Digital trên cùng silicon; đòi hỏi tư duy từ vật lý device đến toàn bộ system. **Lưu ý:** phát biểu "Analog luôn tiêu thụ công suất lớn hơn Digital" không phải quy luật tổng quát.

Tám chỉ tiêu trong Analog Design Octagon: *Gain, Speed, Power Dissipation, Supply Voltage, Voltage Swing, Linearity, Noise, Input/Output Impedance*. Mối liên hệ sơ bộ:

$$P_{DC} \approx V_{DD} I_{DD}, \qquad |A_{v,CS}| \approx g_m (R_D \parallel r_o).$$

Tăng dòng phân cực thường tăng g_m và cải thiện tốc độ, nhưng tăng công suất; tăng R_D có thể tăng gain trong một khoảng nhưng giảm $V_D = V_{DD} - I_D R_D$ và hạn chế headroom. **Không được suy ra một đại lượng luôn cải thiện khi tăng dòng.**



1.3. Chuỗi khối trong máy thu RF

$$\boxed{\text{Anten} \rightarrow \text{LNA} \rightarrow \text{Mixer} \rightarrow \text{Filter} \rightarrow \text{ADC} \rightarrow \text{DSP}}$$

LNA khuếch đại RF yếu nhưng hạn chế nhiễu bổ sung; mixer chuyển tần; lọc IF/baseband

chọn dải phổ cần thiết; ADC số hóa; DSP thực hiện các thuật toán số. Đây là một chuỗi thu **điển hình**, không phải kiến trúc duy nhất của mọi máy thu.

1.4. Quy trình thiết kế, DRC và LVS

Các mức trừu tượng tăng dần: Device → Circuit → Architecture → System. Quy trình: Specification → Architecture → Circuit Design → Schematic Simulation → Layout → DRC/LVS → Post-Layout Simulation → Tape-out/Fabrication → Testing. **DRC** kiểm tra layout theo design rules công nghệ; **LVS** so khớp netlist trích từ layout với schematic. Post-layout mô phỏng thêm điện trở, điện dung ký sinh. Nếu không đạt đặc tả, phải quay lại chỉnh mạch/layout và chạy kiểm tra lại.

Ví dụ: Nếu kết quả post-layout cho thấy pole tần số thấp hơn mô phỏng sơ đồ, kiểm tra tải C_L, dây nối dài, ghép ký sinh và node điện trở lớn; điều chỉnh thiết kế hoặc layout rồi chạy lại DRC/LVS và post-layout. Không phải chờ đến khi chế tạo chip mới phát hiện và xử lý.


Điểm phải nhớ: Cần nhận diện thuật ngữ, chọn thứ tự và chọn mệnh đề *sai*. Chú ý chữ "luôn", "mọi", "tuyệt đối" trong lựa chọn.

CHƯƠNG 2 — BASIC CMOS DEVICE PHYSICS

2.1. Cấu trúc MOSFET, NMOS và PMOS

MOS có bốn cực G (gate), D (drain), S (source), B (body/bulk). NMOS hình thành kênh electron khi V_{GS} đủ lớn. PMOS dùng các hiệu điện áp dương tương ứng V_{SG}, V_{SD} và $|V_{TH,p}|$. Điện áp ngưỡng phụ thuộc điện áp thân, công nghệ và nhiệt độ. Điện áp overdrive:

$$V_{OV,n} = V_{GS} - V_{TH,n}, \qquad V_{OV,p} = V_{SG} - |V_{TH,p}|.$$



r NMOS, Higher biased node is the drain and lower biased node

2.2. Vùng hoạt động: bắt buộc chọn đúng trước khi tính

NMOS, mô hình kênh dài: cutoff khi $V_{GS} < V_{TH}$ (dòng gần 0 trong mô hình lý tưởng), triode khi $V_{GS} > V_{TH}$ và $0 \leqslant V_{DS} < V_{OV}$; saturation khi $V_{GS} > V_{TH}$ và $V_{DS} \geqslant V_{OV}$. Ranh giới pinch-off $V_{DS} = V_{OV}$. Với PMOS đang dẫn, saturation khi $V_{SD} \geqslant V_{OV,p}$.

$$I_{D,\text{triode}} = \mu_n C_{ox} \frac{W}{L}\left[V_{OV}V_{DS} - \frac{V_{DS}^2}{2}\right],$$
$$I_{D0,\text{sat}} = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}V_{OV}^2.$$

Khi $V_{DS} \ll V_{OV}$, bỏ số hạng $V_{DS}^2/2$ trong triode sâu, MOSFET gần như một điện trở điều khiển bằng V_{GS}:

$$I_D \approx \mu_n C_{ox}\frac{W}{L}V_{OV}V_{DS}, \qquad R_{ON} \approx \frac{1}{\mu_n C_{ox}(W/L)V_{OV}}.$$

Ví dụ: Với $\mu_n C_{ox} = 200\,\mu\text{A/V}^2$, $W/L = 10$, $V_{GS} = 0.9\,\text{V}$, $V_{TH} = 0.4\,\text{V}$ và saturation bỏ CLM: $V_{OV} = 0.5\,\text{V}$, $I_D = \frac{1}{2}(200)(10)(0.5)^2 = 250\,\mu\text{A}$. Nếu thay bằng $V_{GS} = 1.0\,\text{V}$, $V_{TH} = 0.4\,\text{V}$, $V_{DS} = 0.3\,\text{V}$ thì $V_{OV} = 0.6\,\text{V} > V_{DS}$ nên transistor ở **triode**, không được dùng công thức

saturation.

2.3. Hỗ dẫn g_m và tác dụng của thay đổi điểm phân cực

Hỗ dẫn là độ nhạy của dòng drain theo điện áp gate tại V_{DS} cố định. Ba biểu thức tương đương **trong saturation square-law, bỏ CLM**:

$$g_m = \mu_n C_{ox}\frac{W}{L}V_{OV} = \frac{2I_D}{V_{OV}} = \sqrt{2\mu_n C_{ox}\frac{W}{L}I_D}.$$


Nếu đã tính dòng bão hòa theo $I_D = I_{D0}(1 + \lambda V_{DS})$ thì khi đạo hàm cần giữ V_{DS} cố định, $g_m = g_{m0}(1+\lambda V_{DS})$. Không trộn một biểu thức đã xét CLM với dòng I_{D0} lý tưởng mà không nói giả thiết.

Ví dụ: Dùng $I_D = 250\,\mu$A, $V_{OV} = 0.5$ V: $g_m = 2(250)/0.5 = 1000\,\mu\text{A}/V = 1$ mS. **Đổi đơn vị:** $1\,\text{mS}\cdot 1\,\text{k}\Omega = 1$ (không thứ nguyên), rất hữu ích ở Chương 3.

2.4. Body effect, V_{TH} và g_{mb}

Với NMOS và source–body bị phân cực ngược, tăng V_{SB} làm vùng nghèo mở rộng và làm tăng V_{TH}:

$$V_{TH} = V_{TH0} + \gamma\left(\sqrt{2\Phi_F + V_{SB}} - \sqrt{2\Phi_F}\right), \qquad \gamma = \frac{\sqrt{2q\epsilon_{si}N_{sub}}}{C_{ox}}.$$



Độ hỗ dẫn thân $g_{mb} = \partial I_D/\partial V_{BS}$ trong quy ước tín hiệu nhỏ thông dụng là hệ số dương nhân v_{bs}:

$$g_{mb} = \eta g_m, \qquad \eta = \frac{\gamma}{2\sqrt{2\Phi_F + V_{SB}}}.$$

Đối với source follower hay tầng cascode có source dao động nhưng body ở AC ground,

$v_{bs} \neq 0$ và phải xét g_{mb} khi đề yêu cầu. **Khi bulk nối source** thì $v_{bs} = 0$ và dòng tín hiệu nhỏ do body effect không xuất hiện; điều này phụ thuộc quy trình công nghệ.

Ví dụ: Cho $V_{TH0} = 0.4\,\text{V}$, $\gamma = 0.4\,\sqrt{\text{V}}$, $2\Phi_F = 0.7\,\text{V}$, $V_{SB} = 1\,\text{V}$:

$$V_{TH} = 0.4 + 0.4(\sqrt{1.7} - \sqrt{0.7}) \approx 0.587\,\text{V}.$$

2.5. Channel-length modulation, r_o và Early voltage

Khi V_{DS} tăng trong bão hòa, chiều dài kênh hiệu dụng ngắn hơn nên I_D tăng nhẹ. Mô hình gần đúng:

$$I_D = I_{D0}(1 + \lambda V_{DS}), \quad r_o = \left(\frac{\partial I_D}{\partial V_{DS}}\right)^{-1} = \frac{1}{\lambda I_{D0}}, \quad V_A \approx \frac{1}{\lambda}.$$

Trong trường hợp $\lambda V_{DS} \ll 1$, có thể dùng $r_o \approx 1/(\lambda I_D)$. L **tăng thường làm** λ **giảm và** r_o **tăng**. Intrinsic gain theo độ lớn:

$$\boxed{A_{\text{intrinsic}} = g_m r_o.}$$

Ví dụ: Với $I_D = 0.5\,\text{mA}$, $\lambda = 0.1\,\text{V}^{-1}$, $g_m = 2\,\text{mS}$: $r_o \approx 20\,\text{k}\Omega$ và $g_m r_o \approx 40$. Cần phân biệt intrinsic gain không có dấu với gain CS có dấu âm.

2.6. Subthreshold, tụ ký sinh và mô hình AC


Dòng dưới ngưỡng vẫn tồn tại và gần phụ thuộc hàm mũ; thay vì dùng square-law:

$$I_D \propto \exp\left(\frac{V_{GS}}{nU_T}\right), \quad U_T = \frac{kT}{q}, \quad \left(\frac{g_m}{I_D}\right)_{\text{weak}} \approx \frac{1}{nU_T}.$$

Các điện dung MOS: C_{GS}, C_{GD}, C_{GB} và hai điện dung tiếp giáp C_{DB}, C_{SB}. Điện dung chồng lấn C_{OL} là overlap capacitance của gate lên source hoặc drain, gần $C_{OL} \approx C_{ox} W L_{ov}$ cho một phía nếu hình học thích hợp.

$$C_{GS,\text{sat}} \approx \frac{2}{3} C_{ox} WL + C_{OL}, \quad C_{GD,\text{sat}} \approx C_{OL},$$
$$C_{GS,\text{tri}} \approx \frac{1}{2} C_{ox} WL + C_{OL}, \quad C_{GD,\text{tri}} \approx \frac{1}{2} C_{ox} WL + C_{OL}.$$

Các hệ số 2/3 và 1/2 thuộc mô hình phân bố điện tích kênh dài; không thay thế mô hình SPICE hiện đại ở mọi bias. Các tụ tiếp giáp phụ thuộc diện tích/chu vi diffusion và điện áp phân cực ngược.



Trong mô hình small-signal bão hòa:

$$i_d = g_m v_{gs} + g_{mb} v_{bs} + \frac{v_{ds}}{r_o}.$$

Triệt nguồn DC khi phân tích AC: **nguồn áp DC lý tưởng nối tắt, nguồn dòng DC lý tưởng hở mạch**. g_m, g_{mb} là nguồn dòng phụ thuộc, r_o là điện trở hữu hạn do CLM. **Chương 3–5 đều sử dụng mô hình này.**

Điểm phải nhớ: Quy trình câu tính: (1) xác định V_{TH}, V_{OV}; (2) phân vùng; (3) chọn I_D; (4) suy ra g_m, r_o, g_{mb} nếu cần; (5) kiểm tra đơn vị và giả thiết.

CHƯƠNG 3 — SINGLE-STAGE AMPLIFIERS

3.1. Quy trình giải và so sánh tầng khuếch đại


Các tầng phổ biến: **CS** (vào gate, ra drain, đảo pha), **CD/source follower** (vào gate, ra source, không đảo pha, trở ra thấp), **CG** (vào source, ra drain, không đảo pha, trở vào thấp), **cascode** (ghép CS và CG, trở ra lớn). Trước khi giải: xác nhận transistor saturation theo phân cực DC, thay nguồn DC bằng AC-ground hoặc hở mạch tương ứng, vẽ mô hình $g_m v_{gs}, g_{mb} v_{bs}, r_o$, tính R_{in}, R_{out} và A_v.

3.2. Common-Source (CS): tải điện trở và giới hạn gain

NMOS đầu vào có source nối AC-ground; tín hiệu ở gate tạo dòng $g_m v_{gs}$ xuống drain, điện áp ngõ ra giảm khi tín hiệu tăng nên **gain âm**:

$$A_v = -g_m(R_D \parallel r_o), \qquad r_o \to \infty \Rightarrow A_v = -g_m R_D.$$

➢If we consider channel length modulation (ro),



$$A_v = -g_m (r_o \parallel R_D)$$


Nếu $R_D \to \infty$ theo mô hình tải hở: $|A_v| \to g_m r_o$; nhưng một mạch thực vẫn bị ràng buộc bias và headroom. Với tải điện trở nối V_{DD}, $V_D = V_{DD} - I_D R_D$, phải giữ $V_{DS} \geqslant V_{OV}$.
Ví dụ: Với $g_m = 2\,\text{mS}$, $R_D = 5\,\text{k}\Omega$, $r_o = 20\,\text{k}\Omega$: $R_D \parallel r_o = 4\,\text{k}\Omega$, $A_v = -8$; nếu bỏ r_o sẽ nhầm thành −10. Tăng R_D giúp tăng $|A_v|$ nhưng có thể khiến V_D giảm tới mức NMOS rời saturation.

3.3. CS với các tải diode-connected, triode và nguồn dòng

Một MOSFET **diode-connected** có gate nối drain. Điện trở nhìn vào nút này cỡ $1/g_{m2}$ (khi bulk ở AC source); nếu nguồn transistor 2 dao động so với body, g_{mb2} cũng có thể tham gia:

$$R_{\text{diode},2} \simeq \frac{1}{g_{m2} + g_{mb2} + g_{ds2}}, \quad A_v \approx -\frac{g_{m1}}{g_{m2} + g_{mb2}}.$$

Diode-connected load is seen from Vx and IX
In other words, get Thevenin's circuit of diode-connected load



$$(g_m + g_{mb})V_x + \frac{V_x}{r_o} = I_x$$

$$V_x \quad 1 \quad \| r \sim \quad 1 \quad \sim \quad 1$$

Nếu PMOS load có bulk nối source và r_o rất lớn, $A_v \approx -g_{m1}/g_{m2}$. Khi hai transistor có cùng dòng và dùng square-law:


$$\frac{g_{m1}}{g_{m2}} = \sqrt{\frac{\mu_1 C_{ox,1}(W/L)_1}{\mu_2 C_{ox,2}(W/L)_2}}.$$

Tải nguồn dòng MOS bão hòa: gate của PMOS M2 được giữ tại bias cố định; không nối drain. M2 lúc này biểu hiện điện trở nhỏ-signal r_{o2} lớn, khác với diode-connected có điện trở cỡ $1/g_{m2}$:

$$\boxed{A_v \approx -g_{m1}(r_{o1} \parallel r_{o2}).}$$


$$A_v = -g_{m1}(r_{o1} \| r_{o2})$$

Ideal current source



Assuming r_{o2} large,

$$A_v = -g_m r_{o1} = -\sqrt{\left[2\mu_n C_{ox} I_D \left(\frac{W}{L}\right)_1\right]} \quad \frac{1}{\lambda I_D}$$



$$V_{out} - V_b \geq |V_{THP}| \Rightarrow \text{Linear Region}$$

$$A_v = -g_m R_{ON2}$$


$$R_{ON2} = \frac{1}{\mu_n C_{ox}\left(\frac{W}{L}\right)(V_{DD} - V_b - |V_{THP}|)}$$

Tải MOS triode có thể được mô hình bằng điện trở gần $R_{ON,2}$; khi đó $A_v \approx -g_{m1}(r_{o1} \parallel R_{ON,2})$ nếu điều kiện deep triode thích hợp. Cần tính $R_{ON,2}$ theo overdrive tải.

Ví dụ: Hai NMOS cùng loại, dòng bằng nhau, $(W/L)_1 = 50$, $(W/L)_2 = 2$. Tải diode-connected, bỏ body/CLM: $A_v \approx -\sqrt{50/2} = -5$. Nếu thay bằng tải nguồn dòng có $r_{o1} = 20\,\text{k}\Omega$, $r_{o2} = 40\,\text{k}\Omega$ và $g_{m1} = 2\,\text{mS}$: $A_v \approx -26.7$. Kết quả này minh họa *một bộ số liệu*, không phải định luật rằng mọi nguồn dòng luôn tốt hơn mọi tải điện trở.

3.4. Source degeneration bằng điện trở R_S

Khi tăng v_{in}, dòng qua R_S tăng, v_s tăng, nên $v_{gs} = v_g - v_s$ tăng ít hơn. Đây là **hồi tiếp âm cục bộ**, thường làm giảm hỗ dẫn hiệu dụng, cải thiện tuyến tính, tăng điện trở nhìn vào drain của nhánh MOS.



Khi bỏ qua r_o và body effect:

$$\boxed{G_m = \frac{g_m}{1 + g_m R_S}}, \qquad \boxed{A_v = -\frac{g_m R_D}{1 + g_m R_S}}.$$

Trong đó g_m là hỗ dẫn riêng transistor, còn G_m là hỗ dẫn hiệu dụng của tầng; $G_m < g_m$ khi $R_S > 0$. **Điều kiện $g_m R_S \gg 1$ có nghĩa là tích $g_m R_S$ lớn, KHÔNG phải G_m lớn**. Khi đó $A_v \approx -R_D/R_S$ nếu r_o và body effect bỏ qua, tải thích hợp. Khi tính cả r_o, g_{mb} với gate và body ở AC-ground khi đo điện trở ra:

$$G_m = \frac{g_m}{1 + (g_m + g_{mb})R_S + R_S/r_o},$$
$$R_{out,M} = r_o + R_S + (g_m + g_{mb}) r_o R_S,$$
$$A_v = -G_m (R_D \parallel R_{out,M}).$$

Ở đây $R_{out,M}$ **chưa bao gồm** R_D; R_D mắc song song khi tính trở ra cả tầng. Đặc biệt, nếu tải hở lý tưởng $R_D \to \infty$ trong mô hình này, $A_v = -g_m r_o$ do $G_m R_{out,M} = g_m r_o$, dù G_m riêng lẻ giảm.


Ví dụ: Với $g_m = 4\,\text{mS}$, $R_D = 10\,\text{k}\Omega$, $R_S = 1\,\text{k}\Omega$, bỏ r_o và g_{mb}: $g_m R_S = 4$, $G_m = 4/(1+4) = 0.8\,\text{mS}$, $A_v = -8$. Không dùng gần đúng $-R_D/R_S = -10$ vì sẽ sai 25% so với giá trị -8 tính đúng mô hình. Với $g_m = 5\,\text{mS}$, $r_o = 20\,\text{k}\Omega$, $R_S = 200\,\Omega$, $g_{mb} = 0$: $R_{out,M} = 20\text{k} + 0.2\text{k} + 5\text{mS} \times 20\text{k} \times 200 = 40.2\,\text{k}\Omega$.

3.5. Source Follower / Common-Drain (CD)

CD có đầu ra tại source; khi gate tăng, source tăng nên **không đảo pha**, gain thường nhỏ hơn 1. Với tải R_L nối source xuống AC-ground và bỏ r_o:

$$A_{v,CD} = \frac{g_m R_L}{1 + (g_m + g_{mb})R_L}, \qquad R_{out,CD} \approx \frac{1}{g_m + g_{mb}} \parallel r_o$$


trong phép đo trở ra với nguồn đầu vào triệt tiêu và chưa tính song song tải ngoài khác. Khi $g_{mb}/g_m = \eta$ không đổi, ngay cả khi g_m rất lớn thì $A_v \to 1/(1+\eta) < 1$. Nếu giữ r_o hữu hạn, thêm R_L/r_o vào mẫu số của biểu thức gain.



Ví dụ: $g_m = 5\,\text{mS}$, $R_L = 1\,\text{k}\Omega$, $g_{mb} = 0$, $r_o \to \infty$: $A_v = 5/(1+5) = 5/6 \approx 0.833$. **Bẫy:** gain không bằng đúng 1 vì $g_m R_L$ hữu hạn.

Ví dụ: Nếu $\eta = 0.2$ và yêu cầu $A_v \geqslant 0.9$, không có g_m hữu hạn thỏa với body giữ cố định vì $A_{v,\max} = 1/(1.2) = 0.833 < 0.9$.

3.6. Common-Gate (CG)



Gate nối AC-ground, tín hiệu được đưa vào source, ra drain. Nếu nguồn tín hiệu lý tưởng và r_o đủ lớn, với body nối AC-ground:

$$A_v \approx +(g_m + g_{mb})R_D, \quad R_{in} \approx \frac{1}{g_m + g_{mb}}.$$

Khi xét r_o hữu hạn, với điện trở tải R_D nối AC-ground:

$$R_{in} = \frac{r_o + R_D}{1 + (g_m + g_{mb})r_o}.$$


Ví dụ: Để $R_{in} = 50\,\Omega$ và bỏ body/CLM: $g_m = 1/50 = 20\,\text{mS}$. Với $g_m = 3\,\text{mS}$, $g_{mb} = 0.5\,\text{mS}$, $R_D = 4\,\text{k}\Omega$, $r_o \to \infty$: $A_v = (3 + 0.5) \times 4 = +14$.

3.7. Cascode và Folded Cascode

Cascode chồng transistor M1 (CS) và M2 (CG). Tầng trên giữ drain M1 ít dao động, làm **điện trở ra** tăng mạnh và giảm thành phần ghép Miller ở M1. Điện trở ra nhìn từ drain trên (khi triệt tín hiệu vào):

$$\boxed{R_{out} = r_{o1} + r_{o2} + (g_{m2} + g_{mb2})r_{o1}r_{o2}.}$$

Với hai MOS giống nhau, $g_{mb} = 0, g_m r_o \gg 1$: $R_{out} \approx g_m r_o^2$. **Đánh đổi:** cần headroom để cả hai transistor bão hòa; output swing có thể giảm. Folded cascode chuyển dòng tín hiệu sang nhánh đối diện để linh hoạt common-mode/headroom; vẫn cần kiểm tra từng transistor.



Ví dụ: Nếu $g_{m2} = 2\,\text{mS}$, $r_{o1} = r_{o2} = 40\,\text{k}\Omega$, $g_{mb2} = 0$:

$$R_{out} = 40\text{k} + 40\text{k} + 2\text{mS}(40\text{k})^2 = 3.28\,\text{M}\Omega.$$

Kết quả lớn hơn điện trở đơn rất nhiều; **không được** chỉ cộng $r_{o1} + r_{o2} = 80\,\text{k}\Omega$.

Điểm phải nhớ: Khi thấy câu đề về gain, phải kiểm tra thứ tự: hình mạch nào, dấu gain, nối tiếp/song song R_D, r_o, có g_{mb} không, source có R_S không, đầu ra đặt ở drain hay source, các transistor đã bão hòa chưa.

CHƯƠNG 4 — DIFFERENTIAL AMPLIFIERS

4.1. Single-ended, differential và common-mode

Single-ended được đo so với một mốc chung. Với hai ngõ vào vi sai, đặt:

$$V_{id} = V_{in1} - V_{in2}, \qquad V_{icm} = \frac{V_{in1} + V_{in2}}{2},$$

$$V_{in1} = V_{icm} + \frac{V_{id}}{2}, \qquad V_{in2} = V_{icm} - \frac{V_{id}}{2}.$$


Nếu cả hai dây nhận cùng nhiễu v_n, khi lấy hiệu hai ngõ vào, nhiễu lý tưởng bị triệt: $(v_{in1} + v_n) - (v_{in2} + v_n) = v_{id}$. Trong silicon thực, mismatch và đường dây không đối xứng khiến CM có thể chuyển thành DM. V_{icm} **là giá trị trung bình đầu vào, không đồng nghĩa với nhiễu**. Khi $V_{in1} = V_{in2}$ thì $V_{id} = 0$ nhưng V_{icm} có thể khác 0.

4.2. Cặp vi sai cơ bản và steering current

Hai transistor M1/M2 đối xứng dùng nguồn dòng đuôi I_{SS}; tại cân bằng DC:

$$I_{D1} = I_{D2} = \frac{I_{SS}}{2}, \quad I_{D1} + I_{D2} \approx I_{SS}.$$

Khi V_{in1} tăng so với V_{in2}, dòng M1 tăng và dòng M2 giảm. Với tải R_D, $V_{out1} = V_{DD} - I_{D1}R_D$ giảm; V_{out2} tăng. Sự chuyển dòng này gọi là *current steering*.



4.3. Half-circuit dưới kích thích vi sai; phân biệt gain

Đối với hai nhánh đối xứng, kích thích thuần DM $v_{in1} = +v_{id}/2$, $v_{in2} = -v_{id}/2$. Nút đuôi chung P có $v_p = 0$ theo AC, gọi là **virtual ground**; không phải được nối xuống GND vật


lý. Nếu tải điện trở đối xứng, bỏ r_o:

$$\frac{v_{out1}}{v_{id}} = -\frac{g_m R_D}{2}, \quad \frac{v_{out2}}{v_{id}} = +\frac{g_m R_D}{2},$$

$$\boxed{A_{DM,DD} = \frac{v_{out1} - v_{out2}}{v_{in1} - v_{in2}} = -g_m R_D.}$$

4.2.2 quantitative analysis

Half-Mode Circuit



$$\left|\frac{V_{out1}}{V_{in1}}\right| = g_{m1}R_{D1}, \left|\frac{V_{out2}}{V_{in2}}\right| = g_{m2}R_{D2} \Rightarrow \left|\frac{V_{out1} - V_{out2}}{V_{in1} - V_{in2}}\right| = g_m R_D$$


Đảo thứ tự hiệu đầu ra thành $v_{out2} - v_{out1}$ thì dấu gain đổi thành $+g_m R_D$. **Nhầm hệ số 2** giữa single-ended output và differential output là lỗi phổ biến .

Ví dụ: Với $g_m = 2\,\text{mS}$, $R_D = 5\,\text{k}\Omega$: độ lớn gain vi sai **hai đầu ra**=10; gain tại một đầu ra tính theo v_{id} là -5 (tại drain M1). R_{SS} không xuất hiện trực tiếp trong gain DM của *mạch đối xứng* vì nút P là virtual ground dưới kích thích này.

4.4. Common-mode: điều gì thay đổi khi hai đầu vào cùng tăng?

Khi cả hai ngõ vào có cùng biến thiên v_{icm}, nút P **không còn là virtual ground**; nguồn dòng đuôi có điện trở nhỏ-signal R_{SS} hữu hạn và có thể bị biến thiên điện áp. Với hai nhánh giống nhau, bỏ r_o, g_{mb}:

$$\boxed{A_{CM,SE} = \frac{v_{out1}}{v_{icm}} = -\frac{g_m R_D}{1 + 2g_m R_{SS}}.}$$



$$A_v = \frac{V_{out}}{V_{in,CM}} = -\frac{R_D/2}{1/(2g_m) + R_{SS}}$$

Đây là gain CM *mỗi ngõ ra*; trong mạch hoàn toàn đối xứng lý tưởng, $v_{out1} = v_{out2}$ do CM nên *đầu ra hiệu* bằng 0. Khi $R_{SS} \to \infty$, $A_{CM,SE} \to 0$ trong mô hình lý tưởng.

Ví dụ: $g_m = 2\,\text{mS}$, $R_D = 5\,\text{k}\Omega$, $R_{SS} = 10\,\text{k}\Omega$: $A_{CM,SE} = -10/(1 + 40) \approx -0.244$.

4.5. CMRR, mismatch và CM-to-DM conversion

CMRR có thể được định nghĩa theo đầu ra cụ thể. Khi khảo sát đầu ra hiệu và nhiễu CM gây thành phần vi sai:

$$CMRR = \left|\frac{A_{DM,DD}}{A_{CM\to DM}}\right|, \qquad CMRR_{dB} = 20\log_{10}(CMRR).$$

Khi một nhánh có $g_{m1} \neq g_{m2}$ còn R_D hai bên bằng nhau, một xấp xỉ cho CM-to-DM là:

$$A_{CM\to DM} \approx -\frac{(g_{m1} - g_{m2})R_D}{1 + (g_{m1} + g_{m2})R_{SS}}.$$

Nếu mismatch chủ yếu ở điện trở tải $\Delta R_D/R_D = \delta_R$, hai g_m gần bằng nhau và xét các giả thiết tương ứng, thường dùng:

$$CMRR \approx \frac{1 + 2g_m R_{SS}}{|\delta_R|}.$$

Ví dụ: $g_m = 1\,\text{mS}$, $R_{SS} = 50\,\text{k}\Omega$, mismatch tải 2%: $CMRR \approx (1+100)/0.02 = 5050$, $CMRR_{dB} = 20\log_{10}(5050) \approx 74.1\,\text{dB}$. Đây là công thức theo nguồn sai lệch và định nghĩa gain đang dùng, không áp dụng vô điều kiện cho mọi mismatch. Ở tần số cao, tụ ký sinh tại nút đuôi làm trở kháng đuôi giảm; nếu có mismatch, CM-to-DM tăng và CMRR có thể giảm.

4.6. Input Common-Mode Range (ICMR) và swing

ICMR là dải V_{icm} mà cặp MOS đầu vào và transistor nguồn dòng đuôi vẫn làm việc đúng vùng mong muốn. Với cặp NMOS tải điện trở, nguồn dòng đuôi NMOS, hai nhánh cân bằng, source M3 nối mốc thấp:

$$\boxed{V_{CM,\min} \approx V_{GS1} + V_{OV,tail}}, \qquad \boxed{V_{CM,\max} \approx V_D + V_{TH1}},$$

trong đó $V_D = V_{DD} - (I_{SS}/2)R_D$. Cận dưới từ yêu cầu nguồn đuôi bão hòa, cận trên từ điều kiện transistor đầu vào bão hòa. Với nguồn dòng/active-load khác, phải viết lại các bất đẳng thức từ sơ đồ thực tế.


Ví dụ: $V_{DD} = 1.8\,\text{V}$, $R_D = 5\,\text{k}\Omega$, $I_{SS} = 200\,\mu\text{A}$: $I_{D1} = I_{D2} = 100\,\mu\text{A}$, $V_D = 1.3\,\text{V}$. Nếu $V_{GS1} = 0.9\,\text{V}$, $V_{TH1} = 0.4\,\text{V}$, $V_{OV,tail} = 0.2\,\text{V}$, thì $V_{CM,\min} = 1.1\,\text{V}$, $V_{CM,\max} = 1.7\,\text{V}$.

4.7. Diode MOS loads, active current-mirror load và Gilbert Cell

Tải diode-connected có điện trở cỡ $1/g_m$ nên gain thường hạn chế. Tải PMOS current mirror chuyển dòng vi sai thành biến thiên dòng một ngõ ra, cho gain xấp xỉ:

$$|A_{DM\to SE}| \approx g_{mn}(r_{on} \parallel r_{op})$$

trong mô hình đối xứng, ghép gương lý tưởng và bỏ hiệu ứng không lý tưởng. **Không chia thêm 2** như công thức cặp vi sai tải điện trở một ngõ ra.



$$A_v = -g_{mN}(g_{mP}^{-1} \parallel r_{oN} \parallel r_{oP}) \approx -\frac{g_{mN}}{g_{mP}}$$

$$A_v = -g_{mN}(r_{oN} \parallel r_{oP})$$

Ví dụ: Với $g_{mn} = 1.5\,\text{mS}$ và $r_{on} = r_{op} = 20\,\text{k}\Omega$, $R_{out} = 10\,\text{k}\Omega$ nên $|A_v| \approx 15$. Gilbert Cell

dùng các cặp vi sai điều hướng dòng theo hai tín hiệu, làm phép nhân tương tự/mixing trong miền hoạt động phù hợp. Điện áp ra không phải tích hoàn hảo trong toàn miền lớn do tính phi tuyến, swing và headroom.

Điểm phải nhớ: Với đề vi sai hãy viết rõ *đầu vào là v_{id} hay v_{icm}, đầu ra là một drain hay hiệu hai drain*. Nếu đề có ICMR phải giải phân cực DC trước, không được suy từ $g_m R_D$ đơn thuần.

CHƯƠNG 5 — CURRENT MIRRORS AND BIASING


5.1. Vì sao MOSFET bão hòa được dùng làm nguồn dòng?

Trong saturation, nếu bỏ CLM, I_D gần độc lập với V_{DS}, nên transistor có thể đóng vai trò nguồn dòng. Trên silicon, các dòng bias chuẩn được nhân tỉ lệ từ một nguồn tham chiếu qua **current mirror**; phương pháp này thuận tiện để tạo nhiều mức dòng trên các nhánh. Nguồn dòng thực vẫn có r_o hữu hạn và yêu cầu $V_{DS} \geqslant V_{OV}$.

5.2. Basic NMOS current mirror và tỷ lệ hình học

Trong mạch gương NMOS cơ bản, M1 diode-connected $(G_1 = D_1)$, các gate nối chung, source nối cùng mức; hai MOS tương đồng, cùng V_{GS}, đều saturation, bỏ CLM thì:

$$\boxed{\frac{I_{out}}{I_{ref}} \approx \frac{(W/L)_2}{(W/L)_1}.}$$



$$I_{REF} = \frac{u_n C_{ox}}{2}\left(\frac{W}{L}\right)_1 (V_{GS} - V_{TH})^2, I_{OUT} = \frac{u_n C_{ox}}{2}\left(\frac{W}{L}\right)_2 (V_{GS} - V_{TH})^2$$

➢**Neglecting CLM, I_{OUT} is identical to I_{REF}.**

Điều kiện phù hợp: hai transistor cùng công nghệ, V_{TH} và đặc tính được ghép cặp; M2 phải còn saturation $(V_{out} = V_{DS2} \geqslant V_{OV2}$ đối với NMOS). Nếu L khác nhau, so sánh theo (W/L); nếu có CLM hoặc mismatch, công thức chỉ còn gần đúng.

Ví dụ: Gương NMOS tỷ lệ 1 : 3 nhận 20 μA, cho 60 μA; tiếp theo gương PMOS tỷ lệ 1 : 2 cho 120 μA. Trong mạch lý tưởng, tỷ số nhân dòng là tích các tỷ số gương.

5.3. Sai lệch do CLM và đầu ra không lý tưởng

Hai MOS có cùng V_{GS} nhưng $V_{DS1} \neq V_{DS2}$. Khi tính CLM, giả sử cùng λ và các tham số khác đối xứng:

$$\frac{I_{out}}{I_{ref}} \approx \frac{(W/L)_2}{(W/L)_1}\frac{1+\lambda V_{DS2}}{1+\lambda V_{DS1}}.$$

Điện trở tín hiệu nhỏ của một MOS nguồn dòng đơn trong saturation: $r_o \approx 1/(\lambda I_D)$. Vì vậy việc giữ V_{DS} transistor sao chép gần với transistor tham chiếu hoặc tăng r_o sẽ cải thiện độ chính xác.

Ví dụ: Hai transistor cùng W/L, $\lambda = 0.1\,\mathrm{V}^{-1}$, $V_{DS1} = 0.8\,\mathrm{V}$, $V_{DS2} = 1.8\,\mathrm{V}$:

$$\frac{I_{out}}{I_{ref}} = \frac{1+0.1(1.8)}{1+0.1(0.8)} = \frac{1.18}{1.08} = 1.0926.$$


Sai số dòng khoảng 9.26%. **Không** tính bằng cách chỉ lấy $\lambda V_{DS2} = 18\%$ mà bỏ yếu tố tham chiếu.

5.4. Cascode current mirror: tăng R_{out} và giới hạn swing

Cascode mirror chồng thêm transistor để hạn chế thay đổi V_{DS} bên trong khi V_{out} dao động. Tương tự cascode khuếch đại:

$$R_{out} \approx r_{o1} + r_{o2} + (g_{m2} + g_{mb2})r_{o1}r_{o2} \approx g_{m2}r_{o1}r_{o2},$$

trong đó công thức chỉ thích hợp với cách ghép cascode và transistor phân cực bão hòa. Với hai MOS tương tự, có thể nhớ $R_{out} \sim g_m r_o^2$ khi $g_m r_o \gg 1$.





Điểm đánh đổi: R_{out} tăng nhưng điện áp **compliance** tối thiểu để tất cả transistor bão hòa cũng tăng. Nếu V_{out} không đủ lớn (NMOS current sink) hoặc không đủ thấp tương ứng với PMOS current source, gương không còn phản ánh đúng tỷ số thiết kế.


5.5. Active Current Mirror và OTA năm transistor


Trong OTA 5T cơ bản: M1–M2 là NMOS input differential pair; M3–M4 là PMOS active current-mirror load; M5 là transistor nguồn dòng đuôi. Mạch biến điện áp vi sai thành dòng vi sai rồi thành một điện áp ngõ ra duy nhất.

5.3.1 Large-Signal Analysis









$$\Delta I_{D1} = \Delta I_{D3} = \Delta I_{D4} = g_{m1,2} V_{in} / 2,\ \Delta I_{D2} = -g_{m1,2} V_{in} / 2$$

$$I_{out} = \Delta I_{D2} - \Delta I_{D4} = -g_{m1,2} V_{in}, \Rightarrow G_m = -g_{m1,2}$$

Với tải gương dòng đối xứng và bỏ những sai lệch bậc hai, hỗ dẫn từ tín hiệu vi sai

sang dòng ra là xấp xỉ $G_m \approx g_{m1}$, không phải $g_{m1}/2$. Do đó:

$$A_v \approx -G_m(r_{o2} \parallel r_{o4}), \qquad |A_v| \approx g_{m1}(r_{o2} \parallel r_{o4}).$$

Dấu gain phụ thuộc quy ước v_{id} và vị trí output; nếu chỉ hỏi độ lớn thì lấy trị tuyệt đối. Tải active mirror có thể cho gain cao hơn diode-connected load nhưng tăng phức tạp bias/mismatch.

Ví dụ: Với $g_{m1} = 1\,\text{mS}$, $r_{o2} = r_{o4} = 40\,\text{k}\Omega$: $R_{out} \approx 20\,\text{k}\Omega$, nên $|A_v| \approx 20$. Nếu lấy 40 là đã quên điện trở r_o của NMOS và PMOS mắc song song tại output.

5.6. Tự phân tích điều kiện bias và giới hạn công thức

Với mọi mirror và OTA, trước tiên phải kiểm tra **từng transistor bão hòa**. Dòng bias, V_{GS} và V_{OV} quyết định khoảng điện áp khả dụng. CLM, mismatch V_{TH}, sai lệch W/L, sai số thiết lập nguồn tham chiếu và điện dung ký sinh đều làm dòng thật khác lý tưởng. r_o hữu hạn giảm độ chính xác nguồn dòng lẫn gain OTA.

Điểm phải nhớ: Ba công thức bắt buộc khi làm bài: tỷ số (W/L), tỷ số $(1+\lambda V_{DS2})/(1+\lambda V_{DS1})$, và $|A_{v,OTA}| \approx g_{m1}(r_{o2} \parallel r_{o4})$. Nhớ kiểm tra compliance.

CHƯƠNG 6 — FREQUENCY RESPONSE OF AMPLIFIERS

6.1. Tụ ký sinh của MOSFET làm xuất hiện cực

Các tụ C_{GS}, C_{GD}, C_{GB}, C_{DB}, C_{SB} trở nên quan trọng khi tần số cao. Kết hợp với điện trở nhìn vào nút, tụ tạo hằng số thời gian, làm độ lợi giảm và pha thay đổi. Không được dùng cùng giá trị C_{GS}, C_{GD} cho mọi vùng hoạt động: xem phần điện dung ở Chương 2.


6.2. Hàm truyền RC bậc nhất, pole và biểu đồ Bode

Với mạch RC thông thấp nhận điện áp trên tụ:

$$H(s) = \frac{V_o(s)}{V_i(s)} = \frac{1}{1 + sRC} = \frac{1}{1 + s/\omega_p}, \qquad \boxed{\omega_p = \frac{1}{RC}, \quad f_p = \frac{1}{2\pi RC}.}$$

$$vo/vi = \frac{1/sC}{R + 1/sC}$$

$$vo/vi = \frac{1}{sRC + 1}$$

vi  vo

$$\frac{vo}{vi}(f) = \frac{1}{1 + j2\pi fRC}$$

$$\frac{vo}{vi}(f) = \frac{1}{1 + j\,f/fp}, \quad fp = 1/2\pi RC$$

Tại $f = f_p$: $|H| = 1/\sqrt{2}$ so với giá trị DC, mức $20\log_{10}(1/\sqrt{2}) \approx -3.01$ dB và pha -45°. Ở tần số lớn hơn pole, một cực thực tạo độ dốc Bode tiệm cận -20 dB/decade và pha tiến tới -90°.

Ví dụ: Với $R_{out} = 20\,\text{k}\Omega$, $C_L = 1$ pF: $f_p = 1/(2\pi \times 20\text{k} \times 1\text{p}) \approx 7.96$ MHz. Nếu cần xác định pha tại f_p của RC một cực, chọn -45°, không phải -90°.


6.3. Định lý Miller và tụ nối hai nút

Một trở kháng Z nối giữa nút X và Y có $A_v = v_y/v_x$ được thay bằng hai trở kháng nối xuống ground trong phép biến đổi Miller khi các điều kiện áp dụng được thỏa:

$$Z_X = \frac{Z}{1 - A_v}, \qquad Z_Y = \frac{Z}{1 - 1/A_v}.$$

Nếu $Z = 1/(sC_F)$, điện dung phía input là:

$$\boxed{C_{in,M} = C_F(1 - A_v)}, \qquad C_{out,M} = C_F(1 - 1/A_v).$$



$$\frac{V_X - V_Y}{Z} = \frac{V_X - A_v V_X}{Z} = \frac{1 - A_v}{Z} V_X$$

$$\frac{Z}{(1 - A_v)}$$

$$I_Y = \frac{V_Y - V_X}{Z} = \frac{V_Y - \frac{V_Y}{A_v}}{Z} = \frac{V_Y}{Z/(1 - 1/A_V)}$$

$$\therefore Z_2 = \frac{Z}{(1 - A^{-1}{}_v)}$$

Với tầng đảo $A_v = -A$ $(A > 0)$, $C_{in,M} = C_F(1 + A)$ tăng mạnh; đây là **Miller effect**. Với tầng không đảo gain gần 1, hiệu ứng Miller của tụ nối input/output thường không lớn tương tự.

Ví dụ: Nếu $C_{GD} = 10\,\text{fF}$, $A_v = -9$ thì $C_{in,M} = 10(1 + 9) = 100\,\text{fF}$. Với $C_{GS} = 100\,\text{fF}$, điện dung nhìn vào xấp xỉ $C_{in} = 200\,\text{fF}$. Nếu $R_{sig} = 10\,\text{k}\Omega$: $f_{p,in} \approx 1/(2\pi \times 10\text{k} \times 200\text{f}) \approx 79.6\,\text{MHz}$.

6.4. Cực gắn với nút và gain-bandwidth

Với các nút đủ tách biệt về tương tác hồi tiếp, ước lượng pole tại nút i qua $\omega_{p,i} \approx 1/(R_i C_i)$; nút có hằng số thời gian $R_i C_i$ lớn thường tạo cực thấp/*dominant pole*. Khi có tụ hồi tiếp nối hai nút, các cực có thể tương tác và không được mặc định mỗi nút độc lập tuyệt đối. Với mạch một cực:

$$|H(j\omega)| = \frac{|A_0|}{\sqrt{1 + (\omega/\omega_p)^2}}, \qquad GBW \approx |A_0| f_p$$

trong điều kiện mạch một cực có vùng xấp xỉ unity-gain phù hợp. Thay đổi điện trở/điện dung có thể tạo trade-off giữa DC gain và bandwidth; đa cực còn đòi hỏi xét pha và zero.


6.5. Common-Source: RHP zero do đường truyền tiến qua C_{GD}

Tụ C_{GD} không chỉ tạo Miller capacitance mà còn truyền tín hiệu trực tiếp từ input sang output (feedforward). Trong mô hình CS cơ bản, zero có thể nằm phía phải trục phức

(**right-half-plane zero, RHP**):

$$\boxed{\omega_{z,\mathrm{RHP}} \approx \frac{g_m}{C_{GD}}}, \qquad f_{z,\mathrm{RHP}} \approx \frac{g_m}{2\pi C_{GD}}.$$

Zero caused by feedforward path through CGD



Zero RHP làm biên độ có thể tăng cục bộ như zero thông thường nhưng thêm *phase lag*, nên bất lợi cho ổn định vòng hồi tiếp; các cấu hình CG/cascode có thể làm giảm hiệu ứng Miller đầu vào.

Ví dụ: $g_m = 1\,\mathrm{mS}$, $C_{GD} = 10\,\mathrm{fF}$:

$$f_z = \frac{10^{-3}}{2\pi(10 \times 10^{-15})} \approx 15.9\,\mathrm{GHz}.$$

Điểm phải nhớ: Phần quan trọng nhất của Chương 6: $f_p = 1/(2\pi RC)$, $-3\,\mathrm{dB}/-45^\circ$ tại cực một tầng RC, $C_{in,M} = C_F(1 - A_v)$, zero RHP $f_z \approx g_m/(2\pi C_{GD})$.

CH1 — Analog Design

Analog: trade-off gain/speed/power/swing/noise/linearity, PVT, mismatch, layout. Không có quy luật "Analog luôn tốn điện hơn Digital".

RF: Anten → LNA → Mixer → Filter → ADC → DSP.

Spec → Arch → Circuit → Simulation → Layout → DRC/LVS → Post-layout → Fab/Test. Không đạt: lặp lại.

Octagon: Gain, Speed, Power, Supply, Swing, Linearity, Noise, I/O impedance. $P \simeq V_{DD} I_{DD}$.

DRC: rule hình học; LVS: so netlist.

Ký hiệu: $V_{OV} = V_{GS} - V_{TH}$, $A_v = v_o/v_i$; g_m: MOS đơn; G_m: toàn tầng.

CH2 — MOSFET (I–V; small-signal)

NMOS: cutoff $V_{GS} < V_{TH}$; triode $0 \leqslant V_{DS} < V_{OV}$; sat $V_{DS} \geqslant V_{OV}$, khi $V_{GS} > V_{TH}$.

Triode:

$$I_D = \mu_n C_{ox} \frac{W}{L} \left(V_{OV} V_{DS} - \frac{V_{DS}^2}{2} \right).$$

Saturation lý tưởng:

$$I_{D0} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} V_{OV}^2.$$

$g_m = \mu_n C_{ox}(W/L) V_{OV} = 2I_D/V_{OV} = \sqrt{2\mu_n C_{ox}(W/L) I_D}$ (square-law).

Phân vùng: tính V_{OV} rồi so sánh V_{DS}. PMOS: $V_{OV,p} = V_{SG} - |V_{TH,p}|$, sat nếu $V_{SD} \geqslant V_{OV,p}$.

Body effect:

$$V_{TH} = V_{TH0} + \gamma \left(\sqrt{2\Phi_F + V_{SB}} - \sqrt{2\Phi_F} \right).$$

$\gamma = \sqrt{2q\epsilon_{si} N_{sub}}/C_{ox}$; $V_{SB} \uparrow \Rightarrow V_{TH} \uparrow$.

$|A_{\text{intrinsic}}| = g_m r_o$.

CLM: $I_D = I_{D0}(1 + \lambda V_{DS})$; $r_o \simeq 1/(\lambda I_D)$, $V_A \simeq 1/\lambda$; $L \uparrow \Rightarrow r_o \uparrow$.

Subthreshold: $I_D \propto \exp[V_{GS}/(nU_T)]$, $g_m/I_D \simeq 1/(nU_T)$, $U_T = kT/q$.

Deep triode: $R_{ON} \simeq 1/[\mu_n C_{ox}(W/L) V_{OV}]$. $\beta_n = \mu_n C_{ox}(W/L)$, $V_{OV} = \sqrt{2I_D/\beta_n}$.

$g_{mb} = \eta g_m$, $\eta = \gamma/[2\sqrt{2\Phi_F + V_{SB}}]$.

$i_d = g_m v_{gs} + g_{mb} v_{bs} + v_{ds}/r_o$.

Sat: $C_{GS} \simeq \frac{2}{3} C_{ox} WL + C_{OL}$; $C_{GD} \simeq C_{OL}$; $C_{GB} \simeq 0$.

Triode: $C_{GS} \simeq C_{GD} \simeq \frac{1}{2} C_{ox} WL + C_{OL}$; $C_{OL} \simeq C_{ox} W L_{ov}$ (một phía).

$C_{DB} \simeq C_j A_D + C_{jsw} P_D$ (gần zero-bias); C_{SB} tương tự, phụ thuộc phân cực. Nguồn áp DC → short; nguồn dòng DC → open (AC).

CH3 — CS, CG, CD, Cascode

CS: $A_v = -g_m(R_D \parallel r_o)$; nếu $r_o \to \infty$, $A_v = -g_m R_D$. Đảo pha. $|A_{v0}| = g_m r_o$.

Diode load: $R_L \simeq 1/(g_{m2} + g_{mb2})$ (bỏ r_o); $A_v \simeq -g_{m1}/g_{m2}$ hoặc $-g_{m1}/(g_{m2} + g_{mb2})$. Cùng I_D: $g_m \propto \sqrt{\mu C_{ox} W/L}$.

Current-source load: $A_v \simeq -g_{m1}(r_{o1} \parallel r_{o2})$; diode load cỡ $1/g_{m2}$.

$V_D = V_{DD} - I_D R_D$; kiểm tra $V_{DS} \geqslant V_{OV}$ khi tăng R_D.

CS + R_S (bỏ r_o, g_{mb}):

$$G_m = \frac{g_m}{1 + g_m R_S}, \quad A_v = -\frac{g_m R_D}{1 + g_m R_S}.$$

Nếu $g_m R_S \gg 1$, $A_v \simeq -R_D/R_S$; $G_m < g_m$.

Đầy đủ:

$$G_m = \frac{g_m}{1 + (g_m + g_{mb}) R_S + R_S/r_o},$$
$$R_{out,M} = r_o + R_S + (g_m + g_{mb}) r_o R_S,$$
$$A_v = -G_m(R_D \parallel R_{out,M}).$$

CD: $A_v \simeq g_m R_L/[1 + (g_m + g_{mb}) R_L]$ (bỏ r_o); $R_{out} \simeq [1/(g_m + g_{mb})] \parallel r_o$, không đảo; $A_v < 1$.

CG: $A_v \simeq +(g_m + g_{mb}) R_D$; $R_{in} \simeq 1/(g_m + g_{mb})$; không đảo.

CG có r_o: $R_{in} = (r_o + R_D)/[1 + (g_m + g_{mb}) r_o]$.

Cascode:

$$R_{out} = r_{o1} + r_{o2} + (g_{m2} + g_{mb2}) r_{o1} r_{o2} \simeq g_m r_o^2.$$

Cascode: $|A_v| \approx g_{m1} R_{out,eq}$, R_{out} lớn, swing/headroom giảm; folded-cascode: dòng gập nhánh.

CH4 — Khuếch đại vi sai

$V_{id} = V_{in1} - V_{in2}$; $V_{icm} = (V_{in1} + V_{in2})/2$.
$V_{in1} = V_{icm} + V_{id}/2$, $V_{in2} = V_{icm} - V_{id}/2$. Nhiễu như nhau trên hai đường bị triệt khi lấy hiệu.
Mạch vi sai đối xứng, kích $\pm v_{id}/2$: nút đuôi P là *virtual ground*; dòng DC mỗi nhánh $I_{SS}/2$.
Hai gain phải phân biệt:

$$A_{DM,SE} = -\frac{g_m R_D}{2}, \qquad A_{DM,DD} = -g_m R_D.$$

Dấu: $v_{id} = v_{in1} - v_{in2}$, $v_{od} = v_{out1} - v_{out2}$. Hai v_{out} ngược pha khi kích DM.
Common-mode tại *một* đầu ra:

$$A_{CM,SE} = -\frac{g_m R_D}{1 + 2 g_m R_{SS}}.$$

ICMR:

$$V_{CM,\min} \simeq V_{GS1} + V_{OV,tail},$$
$$V_{CM,\max} \simeq V_D + V_{TH1},$$
$$V_D = V_{DD} - (I_{SS}/2) R_D.$$

$CMRR = |A_{DM,DD}/A_{CM\to DM}|$; $CMRR_{dB} = 20\log_{10}(CMRR)$. CMRR cao: khử CM tốt.
Chênh g_m hai nhánh:

$$A_{CM\to DM} \simeq -\frac{\Delta g_m R_D}{1 + (g_{m1} + g_{m2}) R_{SS}}.$$

Chênh tải $\delta_R = \Delta R_D/R_D$: $CMRR \simeq (1 + 2 g_m R_{SS})/|\delta_R|$ khi mismatch nhỏ theo mô hình.
Mirror active load: $|A_v| \simeq g_{mn}(r_{on} \parallel r_{op})$. **Không chia 2** như tải điện trở một ngõ ra.
Gilbert cell: nhân/mixer bằng steering current; cascode diff pair: $R_{out} \uparrow$ nhưng headroom $\downarrow$.

CH5 — Gương dòng; OTA

Mirror chuẩn, bỏ CLM:

$$\frac{I_{out}}{I_{ref}} = \frac{(W/L)_{out}}{(W/L)_{ref}}.$$

Nhiều tầng: $I_{end} = I_{ref} k_1 k_2 \ldots$; $k_i = (W/L)_{out,i}/(W/L)_{ref,i}$ khi mirror lý tưởng.
Với CLM, cùng λ:

$$\frac{I_{out}}{I_{ref}} \simeq \frac{(W/L)_{out}}{(W/L)_{ref}} \frac{1 + \lambda V_{DS,out}}{1 + \lambda V_{DS,ref}}.$$

Cascode mirror: $R_{out} \sim g_m r_o^2$ khi $g_m r_o \gg 1$; output compliance yêu cầu đủ V_{DS} để tất cả MOS saturation.
OTA 5T: diff pair M1/M2 + mirror load M3/M4 + tail M5.

$$|A_{v,OTA}| \simeq g_{m1}(r_{o2} \parallel r_{o4}).$$

$G_{m,OTA} \simeq g_{m1}$ (mirror 1:1, đối xứng); $I_D = \frac{1}{2}\mu C_{ox}(W/L)V_{OV}^2$ để tìm kích thước/bias.
Mirror sai do ΔV_{TH}, $\Delta(W/L)$, ΔV_{DS}, CLM; matching layout, L dài, cascode giúp giảm sai số trong điều kiện phù hợp.

CH6 — Đáp ứng tần số

Một cực RC:

$$H(s) = \frac{1}{1 + sRC}, \quad f_p = \frac{1}{2\pi RC}.$$

Tại $f = f_p$: $|H| = 1/\sqrt{2}$, −3.01 dB, pha −45°; $|A|_{dB} = 20\log_{10}|A|$.
Miller với $A_v = v_y/v_x$:

$$Z_x = \frac{Z}{1 - A_v}, \quad C_{in,M} = C_{GD}(1 - A_v).$$

Nếu $A_v = -A$, $C_{in,M} = C_{GD}(1 + A)$; $C_{in} \simeq C_{GS} + C_{in,M}$; $f_{p,in} \simeq 1/(2\pi R_{sig} C_{in})$.
CS feedforward qua C_{GD}:

$$\boxed{f_{z,RHP} \simeq \frac{g_m}{2\pi C_{GD}}.}$$

Pole nút $\omega_{p,i} \simeq 1/(R_i C_i)$ nếu gần độc lập; dominant pole là cực thấp chi phối đáp ứng; $GBW \simeq |A_0| f_p$ khi gần một cực.
Đa cực: xét tương tác nút; RHP zero thêm phase lag; ở tần số trên pole: −20 dB/dec/cực, zero LHP: +20 dB/dec.