

WEEKLY REPORT – DIGITAL SYSTEM DESIGN USING VERILOG & FPGA

1. General Information


Project Title: Bộ đếm 8bit có SPEED.

Students:

Students ID:

Date:

2. Block Diagram



3. State Transition Diagram

Describe Truth table or Design requirements or the FSM state diagram, etc

reset	SS	UD	Trạng thái hoạt động
1	X	X	reset
0	0	X	Dừng đếm
0	1	1	Đếm lên
0	1	0	Đếm xuống

Bảng hoạt động của tín hiệu SPEED

SPEED	Số xung (nửa chu kỳ)	Tần số
0	5 xung	5MHz
1	25 xung	1MHz

4. Test Cases Overview

2 đ

TC ID	Purpose	Input	Expected Output	Result (Pass/Fail)
TC1	Kiểm tra reset	SPEED=0	Out=8'b00000000	PASS
		Reset=1		
		UD=1		
		SS=0		
TC2	Kiểm tra đếm lên	SPEED=0	out tăng 1 sau mỗi cạnh lên của clk	PASS
		Reset=0		
		UD=1		
		SS=1		
TC3	Kiểm tra dừng đếm	SPEED=0	out giữ nguyên giá trị hiện tại	PASS
		Reset=0		
		SS=0		
TC4	Kiểm tra đếm xuống	SPEED=0	out giảm 1 sau mỗi cạnh lên của clk	PASS
		Reset=0		
		UD=0		
		SS=1		
TC5	Kiểm tra thay đổi tốc độ đếm	speed=1	Bộ đếm tiếp tục đếm xuống với tốc độ chậm hơn do clk = 1 MHz	PASS
		reset=0		
		UD=0		
		SS=1		
TC6	Kiểm tra reset sau khi hệ thống hoạt động	reset=1	out được đưa về 8'b00000000 tại cạnh lên tiếp theo của clk	PASS

5. Testcase Details

2đ


Testcase 1: Kiểm tra reset

Purpose: Kiểm tra reset

Input/Stimulus: SPEED=0;Reset=1;UD=1;SS=0

Expected Output: out = 8'b00000000

Waveform Simulation (attach/insert image):



Analysis: Khi reset = 1, tín hiệu reset có mức ưu tiên cao nhất trong bộ đếm. Do reset được thiết kế theo kiểu đồng bộ, tại cạnh lên của clk_div, giá trị ngõ ra out được đưa về 8'b00000000. Trong trường hợp này, các tín hiệu UD và SS không ảnh hưởng đến kết quả. Kết quả mô phỏng phù hợp với kết quả mong đợi, do đó Testcase 1 đạt yêu cầu (Pass).

Testcase 2: Kiểm tra chức năng đếm lên


Purpose:

Kiểm tra chức năng đếm tăng của bộ đếm 8 bit.

Input/Stimulus: speed = 0; reset = 0; UD = 1; SS = 1;

Expected Output: Sau mỗi cạnh lên của clk_div, giá trị out tăng thêm 1: 00000000 → 00000001 → 00000010

Waveform Simulation (attach/insert image):



Analysis: Khi reset = 0, bộ đếm hoạt động bình thường. Tín hiệu SS = 1 cho phép bộ đếm thực hiện quá trình đếm, đồng thời UD = 1 lựa chọn chế độ đếm lên. Vì speed = 0, module CK_DIVP tạo clock clk_div có tần số 5 MHz. Tại mỗi cạnh lên của clk_div, giá trị out tăng thêm 1. Kết quả mô phỏng phù hợp với chức năng thiết kế, do đó Testcase 2 đạt yêu cầu (**Pass**).

Testcase 3: Kiểm tra chức năng dừng đếm

Purpose:

Kiểm tra khả năng dừng hoạt động của bộ đếm khi tín hiệu SS bằng 0.


Input/Stimulus: speed = 0; reset = 0; SS = 0

Expected Output:

Giá trị out được giữ nguyên và không thay đổi mặc dù clk_div vẫn tiếp tục hoạt động.

out = giá trị trước đó

Waveform Simulation (attach/insert image):



Analysis: Khi SS = 0, điều kiện cho phép đếm không được kích hoạt. Do đó, bộ đếm không thực hiện phép tăng hoặc giảm giá trị và out giữ nguyên giá trị tại thời điểm SS chuyển về 0. Kết quả mô phỏng cho thấy ngõ ra không thay đổi trong khoảng thời gian này, chứng tỏ chức năng dừng đếm hoạt động đúng. Testcase 3 đạt yêu cầu (**Pass**).

Testcase 4: Kiểm tra chức năng đếm xuống


Purpose:

Kiểm tra chức năng đếm giảm của bộ đếm 8 bit.

Input/Stimulus: speed = 0; reset = 0; UD = 0; SS = 1

Expected Output: Sau mỗi cạnh lên của clk_div, giá trị out giảm đi 1: → 11111101 → 11111100 → 11111011..

Waveform Simulation (attach/insert image):



Analysis: Khi SS = 1, bộ đếm được cho phép hoạt động. Tín hiệu UD = 0 lựa chọn chế độ đếm xuống. Do speed = 0, bộ đếm vẫn sử dụng clock clk_div có tần số 5 MHz. Tại mỗi cạnh lên của clk_div, giá trị out giảm đi 1. Kết quả mô phỏng phù hợp với yêu cầu thiết kế, do đó Testcase 4 đạt yêu cầu (**Pass**).

Testcase 5: Kiểm tra thay đổi tốc độ đếm

Purpose: Kiểm tra hoạt động của hệ thống khi thay đổi tín hiệu speed từ 0 sang 1.


Input/Stimulus: speed = 1; reset = 0; UD = 0; SS = 1

Expected Output: Bộ đếm tiếp tục đếm xuống, tuy nhiên tốc độ thay đổi của out chậm hơn.

speed = 0 → clk_div = 5 MHz

speed = 1 → clk_div = 1 MHz

Waveform Simulation (attach/insert image):



Analysis: Khi speed thay đổi từ 0 sang 1, module CK_DIVP thay đổi hệ số chia clock. Clock đầu ra giảm từ 5 MHz xuống 1 MHz. Vì bộ đếm sử dụng clk_div làm clock hoạt động nên khoảng thời gian giữa các lần thay đổi của out tăng lên. Bộ đếm vẫn tiếp tục đếm xuống do UD = 0 và SS = 1. Testcase 5 đạt yêu cầu (**Pass**).

Testcase 6: Kiểm tra chức năng reset sau khi hệ thống hoạt động

Purpose:

Kiểm tra khả năng reset bộ đếm về 0 sau khi hệ thống đã hoạt động.

Input/Stimulus: reset = 1

Expected Output: Tại cạnh lên tiếp theo của clk_div: out = 8'b00000000

Waveform Simulation (attach/insert image):



Chú thích:do mạch sử dụng Reset đồng bộ (Synchronous Reset), nên khi tín hiệu reset chuyển từ 0 lên 1, mạch không về 0 ngay lập tức mà phải chờ đến cạnh lên tiếp theo của xung Clock thì ngõ ra mới chính thức được xóa về 00000000."

Analysis: Sau khi bộ đếm đã thực hiện các chức năng đếm lên, dừng, đếm xuống và thay đổi tốc độ, tín hiệu reset được kích hoạt trở lại. Vì reset có mức ưu tiên cao nhất, giá trị out được đưa về 8'b00000000 tại cạnh lên tiếp theo của clk_div. Điều này chứng minh chức năng reset vẫn hoạt động chính xác trong quá trình vận hành hệ thống. Testcase 6 đạt yêu cầu (**Pass**).

7. Summary

Bài tập đã hoàn thành việc thiết kế và mô phỏng bộ đếm 8 bit có khả năng đếm lên/xuống và điều chỉnh tốc độ đếm. Hệ thống được thiết kế theo phương pháp phân cấp, gồm hai module chính là module chia tần số clock (CK_DIVP) và module bộ đếm 8 bit (dem8bit), sau đó được kết nối thông qua module Top (dem8bitud).

Module CK_DIVP nhận xung clock đầu vào 50 MHz và tạo ra xung clock có tần số 5 MHz khi speed = 0 hoặc 1 MHz khi speed = 1. Clock sau khi chia được sử dụng làm xung clock cho module dem8bit.

Bộ đếm 8 bit thực hiện các chức năng: reset bộ đếm về 0, đếm lên khi UD = 1, đếm xuống khi UD = 0, cho phép đếm khi SS = 1 và giữ nguyên giá trị khi SS = 0.

Kết quả mô phỏng cho thấy hệ thống hoạt động phù hợp với yêu cầu thiết kế. Các trường hợp kiểm thử bao gồm reset, đếm lên, dừng đếm, đếm xuống, thay đổi tốc độ và reset lại đều cho kết quả đúng như mong đợi. Qua bài tập, có thể thấy phương pháp thiết kế phân chia thành các module nhỏ và kết nối bằng module Top giúp hệ thống có cấu trúc rõ ràng, dễ kiểm tra, mô phỏng và mở rộng.

2d present