



De1 - zzz

Integrated Circuits and Systems Design (Trường Đại học Sư phạm Kỹ Thuật Thành phố Hồ Chí Minh)



messages.pdf_cover_qr_code_label

TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM KHOA ĐIỆN - ĐIỆN TỬ BỘ MÔN KT MÁY TÍNH - VIỄN THÔNG		ĐỀ THI CUỐI HỌC KỲ 2 NĂM HỌC 2023-2024 Môn: Thiết kế HT và VMTH Mã môn học: ICSD336764 Đề số/Mã đề: 1 Đề thi có 6 trang. Thời gian: 60 phút SV không được phép sử dụng tài liệu.	
Chữ ký giám thị 1	Chữ ký giám thị 2		
CB chấm thi thứ nhất	CB chấm thi thứ hai		
Số câu đúng:	Số câu đúng:		
Điểm và chữ ký	Điểm và chữ ký	Họ và tên: Mã số SV: Số TT: Phòng thi:	

PHIẾU TRẢ LỜI

Lưu ý: Sinh viên **không** tách rời phiếu trả lời và phiếu câu hỏi. Sinh viên nộp lại đầy đủ bài thi gồm phiếu trả lời và phiếu câu hỏi. Các bài thi thiếu phiếu câu hỏi xem như không hợp lệ.

Hướng dẫn trả lời câu hỏi:

Sinh viên làm bài trên phiếu trả lời

Chọn câu trả lời đúng: ☐

Bỏ chọn: ☐

Chọn lại: ☐

STT	a	b	c	d	e	STT	a	b	c	d	e
1						17					
2						18					
3						19					
4						20					
5						21					
6						22					
7						23					
8						24					
9						25					
10						26					
11						27					
12						28					
13						29					
14						30					
15						31					
16						32					

CÂU HỎI

(Đề thi có 32 câu hỏi)

Câu 1: Một hậu quả tiềm tàng của việc khả năng chống nhiễu không đủ trong các mạch kỹ thuật số là gì?

- a. Giảm mức tiêu thụ điện năng
- b. Tăng độ tin cậy
- c. Lỗi truyền hoặc lỗi xử lý dữ liệu
- d. Cải thiện hiệu suất
- e. Cả 2 ý a và c đều đúng

Câu 2: Phát biểu nào sau đây đúng

- a. Phát biểu if hoặc case chỉ có thể đặt bên trong các procedure
- b. Phát biểu if hoặc case có thể đặt bên trong hoặc bên ngoài procedure
- c. Phát biểu if đặt bên ngoài procedure thì các phép gán tín hiệu phải dùng assign
- d. Trong phát biểu if hoặc case có thể dùng phép gán assign
- e. Cả 4 đều đúng

Câu 3: Đặc điểm chung của FPGA so với ASIC về tốc độ là gì?

- a. FPGA thường nhanh hơn ASIC
- b. FPGA chậm hơn 2-3 lần so với ASIC
- c. FPGA và ASIC có hiệu suất tốc độ tương tự
- d. FPGA chậm hơn 5-7 lần so với ASIC
- e. Các phát biểu trên đều sai

Câu 4: Cho đoạn mô tả Verilog sau: wire [1:0] A, B, C; assign C = A^B ; giả sử A và B có giá trị A = 2'b10; B = 2'b11; cho biết giá trị của {A,B,C} }

- a. 101111
- b. 101100
- c. 101101
- d. 011000
- e. 110011

Câu 5: Thành phần “#20” biểu diễn gì trong mô phỏng

- a. xác định thời gian bắt đầu mô phỏng là 10
- b. xác định thời gian trễ là 10ns
- c. xác định thời gian trễ là 20 đơn vị thời gian (time unit)
- d. xác định chu kỳ xung clock là 10ns
- e. xác độ rộng xung clock là 10ns

Câu 6: Trong ngôn ngữ Verilog, giá trị 8'b10 có thể được biểu diễn

- a. 8'b00000010
- b. 8'bxxxxxx10
- c. 8'bxxxx_xx10
- d. 2'b10
- e. tất cả đều đúng

Câu 7: Trong ngôn ngữ Verilog, giá trị thập phân 6 được biểu diễn dưới dạng nhị phân

- a. 4'b0110
- b. 0b0110
- c. 0110b
- d. 110b
- e. Tất cả đều đúng

Câu 8: Cho đoạn code mô tả sau

wire A, B

A = 1;

B=A ;

A=0 ;

Giá trị của B sau tại thời kết thúc đoạn code là

- a. 1
- b. 0
- c. x
- d. z

e. Mô tả không hợp lệ

Câu 9: Mô tả: $(4'b1z0x = 4'b1z0x)$ trả về kết quả

- a. true
- b. false
- c. 1
- d. 0
- e. x**

Câu 10: Mô tả bộ nhớ dung lượng 1024 byte có thể được thực hiện như sau

- a. Byte [1024] mem
- b. Byte mem [1024]
- c. Reg [1024] mem
- d. reg [7: 0] mem [1023:0]**
- e. reg [1023: 0] mem [7:0]

Câu 11: Trong câu lệnh mô tả mạch `always @(posedge clk) r_reg = r_next;` tín hiệu `r_reg` phải có kiểu

- a. wire
- b. net
- c. reg**
- d. reg hoặc wire đều được
- e. kiểu bộ nhớ

Câu 12: Trong ngôn ngữ Verilog, mô tả nào sau đây không hợp lệ (wire [3:0] a; wire [3:0] b;)

- a. Assign a = b
- b. Assign a = b[0:3]**
- c. Assign a[0:3] = b[3:0]
- d. Assign a[3:0] = b[0:3]
- e. Cả 4 đều hợp lệ

Câu 13: Mô tả tiếp theo nào sau đây đúng cho mạch đa hợp 2 sang 1 (module Mux(input wire [1:0] i, input wire s, output wire o))

- a. assign if (s==1) o = i[0]; else o = i[1];
- b. assign o = i[0]^s + i[1]&s;
- c. o = i[0]^s + i[1]&s;

- d. assign o = s?i[0]:i[1];**
- e. o = s?i[0]:i[1];

Câu 14: Cho đoạn code mô tả Verilog sau:

```
initial
begin
a <= 1; b <= a;
end
```

Giả sử giá trị khởi tạo của a và b là a = 0, b = 1; cho biết giá trị của a và b sau khi thực thi đoạn code trên

- a. a= 0, b = 0
- b. a= 1, b = 0**
- c. a= 1, b = 1
- d. a= 0, b = 1
- e. Mô tả không hợp lệ

(Câu 15-18) Chương trình code sau được dùng cho các câu hỏi từ 15 tới 18

```
always @(posedge clk or negedge reset)
begin
if(reset)
Q <= 1'b0;
else
Q <= D;
end
assign D = ~Q;
assign Qout = Q;
```

Câu 15: Chương trình trên thực hiện mạch gì

- a. Mạch dịch trái 1 bit
- b. Mạch chia 2 xung clk**
- c. Mạch chia 4 xung clk
- d. Mạch chia 3 xung clk
- e. Tất cả đều sai

Câu 16: Cách nào có thể thay đổi code để bắt đầu Q=1 thay vì bằng 0 khi reset tích cực

- a. Thay đổi `Q <= 1'b0;` thành `Q <= 1'b1` trong khối `always`
- b. Thay đổi `assign Qout = Q;` thành `assign Qout = ~Q;`.
- c. Thay đổi `assign D = ~Q;` thành `assign D = Q;`.
- d. Thêm `Q = 1'b1;` trong khối `initial`
- e. Tất cả đều đúng

Câu 17: Mô tả nào sau đây đúng cho chương trình code trên

- a. D Flip-flop với reset bất đồng bộ
- b. D Flip-flop với reset đồng bộ
- c. T flipflop với reset bất đồng bộ
- d. T flip flop với reset đồng bộ
- e. Tất cả đều sai

Câu 18: Để viết verilog mà Qout đạt mức cao chỉ khi cả Q0 và Q1 cao, phép gán Qout nên thực hiện

- a. `assign Qout = Q1 & Q0;`
- b. `assign Qout = Q1 ^ Q0;`
- c. `assign Qout = Q1 ~| Q0`
- d. `assign Qout = Q1 + Q0;`
- e. Tất cả đều sai

Câu 19: Tại sao FPGA có xu hướng sử dụng nhiều transistor hơn cho mỗi hàm logic so với ASIC?

- a. FPGA hiệu quả hơn trong việc sử dụng số transistor
- b. ASIC được tối ưu hóa để giảm số lượng transistor
- c. FPGA yêu cầu dự phòng để cấu hình lại
- d. ASIC có mật độ bóng bán dẫn cao hơn
- e. Câu a và c đều đúng

Câu 20: Trong thiết kế vi mạch, task nào sau đây không thuộc nhóm Front-end của quy trình thiết kế

- a. Static timing analysis
- b. RTL coding
- c. Gate level simulation
- d. Power estimation
- e. Tapeout

Câu 21: Thiết kế nào dưới đây hợp lệ

- a. `wire a,b ; assign a=1; assign b=1; assign a=b;`
- b. `reg a,b ; always* begin a<=1; b<=1;end`
- c. `reg a,b ; a=1; b=1; a=b;`
- d. `wire a,b ; a=1; b=1; assign a=b;`
- e. Tất cả đều sai

Câu 22: Cấu trúc cơ bản của một CPLD là

- a. Các SPLD được kết nối với nhau cố định
- b. Mảng cổng AND lập trình được và mảng cổng OR lập trình được
- c. Mảng cổng OR cố định theo sau là mảng cổng AND lập trình được
- d. Các SPLD được kết nối với nhau thông qua các kết nối bên trong lập trình được
- e. Mảng cổng OR lập trình được theo sau là mảng cổng AND lập trình được

Câu 23: Câu lệnh nào tiếp theo sau đây cho phép dữ liệu trong thanh ghi dịch sang phải 2 bit (`reg [7:0] A;`)

- a. `A = {A[5:0], 2'b00};`
- b. `A = (A[1:0],A[7:2]);`
- c. `A=A>>2;`
- d. `A = {2'b00,A[5:0]};`
- e. Câu c và d đều đúng

Câu 24: Mô tả nào sau đây đúng cho Flip-Flop D (module FFD (input wire D, clk;output reg Q))

- a. `if (posedge clk) Q=D;`
- b. `always @(posedge clk) Q=D;`
- c. `always @(clk) Q=D;`
- d. `always @(clk) Q<=D;`
- e. Tất cả các ý trên đều đúng

Câu 25: Trong Verilog, cách đặt tên tín hiệu nào sau đây là SAI

- a. `myidentifier`
- b. `_myidentifier$`
- c. `m$_y_identifier`
- d. `4my_identifier`

e. My_Identifier\$

Câu 26: Quá trình thiết kế vi mạch số gồm 5 bước, theo trình tự là

- a. HDL coding, simulation, synthesis, timing analysis and verification, placement and routing
- b. HDL coding, simulation, synthesis, placement and routing, timing analysis and verification
- c. HDL coding, synthesis, simulation, timing analysis and verification, placement and routing
- d. HDL coding, synthesis, timing analysis and verification, simulation, placement and routing
- e. Simulation, HDL coding, synthesis, timing analysis and verification, placement and routing


Câu 27: Nếu $A = 8'b100$ và $B = 4'b11$, kết quả của phép toán $A**B$ sẽ là

- a. 12
- b. 25
- c. 20
- d. 64
- e. Tất cả đều sai

Câu 28: Biểu diễn bus tín hiệu trong ngôn ngữ Verilog nào sau đây là đúng

- a. wire BusC [3:0];
- b. wire [4] BusC;
- c. wire BusC [4];
- d. wire [3:0] BusC;
- e. Tất cả đều đúng

(Câu 29-30) Thiết kế mạch ghi dịch vào nối tiếp ra nối tiếp. Các tín hiệu được đặt tên như ghi chú trong hình vẽ.



Câu 29: Thiết kế khối cập nhật trạng thái tiếp theo (Next State Logic)

- a. assign state_next = (Inputs, state_reg[6:0])
- b. assign state_next = {Inputs, state_reg[7:1]}
- c. always (posedge Clk) state_next = {Inputs, state_reg[7:1]}
- d. always (posedge Clk) state_next = (Inputs, state_reg[7:1])
- e. always (posedge Clk) state_next = (Inputs >>1)

Câu 30: Thiết kế khối đồng bộ

- a. assign state_reg=state_next
- b. always (posedge Clk) state_reg=state_next
- c. always @(posedge Clk) state_reg=state_next
- d. always @(posedge Clk) if (reset) state_reg=state_next
- e. always (posedge Clk, reset) if (reset) state_reg=state_next

Câu 31: Mô tả Verilog nào tiếp theo sau đây đúng cho cổng AND 3 ngõ vào (module or_gate (input wire x,y,z ; output wire F))

- a. assign and (F,x,y,z);
- b. always @(x,y,z) F = x and y and z;
- c. and (F, x,y,z);
- d. F = x and y and z;
- e. Tất cả 4 câu đều đúng

Câu 32: Thiết kế mạch đếm lên 4 bit với tín hiệu ngõ vào reset đồng bộ (module upcounter (input wire reset, clk, output [3:0] reg y));

- a. always @ (posedge clk, posedge
reset) if (reset) y<=0; else y<=y+1;
- b. always @ (posedge clk, reset) if
(reset) y<=0; else y<=y+1;
- c. always @ (clk, reset) if (reset) y<=0;
else y<=y+1;
- d. always @ (posedge clk) if (reset)
y<=0; else y<=y+1;
- e. always @ (clk) y=y+1;

Ghi chú: Cán bộ coi thi không được giải thích đề thi.

Chuẩn đầu ra của học phần (về kiến thức)	Nội dung kiểm tra
[G 1.1]: Trình bày được quy trình thiết kế một vi mạch ứng dụng (ASIC)	1-32
[G 2.2]: Có khả năng sử dụng được ngôn ngữ mô tả phần cứng Verilog	1-32
[G 3.1]: Có khả năng thiết kế mạch số bằng ngôn ngữ Verilog	1-32

Ngày 24 tháng 5 năm 2024
Trưởng bộ môn
(ký và ghi rõ họ tên)

PGS.TS. Phan Văn Ca