

TỔNG HỢP 413 CÂU ICSD

Đáp án đã rà soát - nếu đáp án gốc sai/không chuẩn thì sửa lại và kèm lời giải chi tiết

Phạm vi xử lý

Bản này tổng hợp từ các file đề/quiz bạn gửi. Riêng file TỔNG HỢP CÂU HỎI TRẮC NGHIỆM.pdf chỉ lấy phần ngân hàng từ Chương 1 đến Chương 6; các chương sau không đưa vào để đúng yêu cầu.

Nguồn	Số câu
Đề cuối học kỳ 2 2023-2024	32
Đề thi cuối kỳ 32 câu/60 phút	31
Kiểm tra online lần 1	22
Kiểm tra online lần 2 / Quiz Chapter 3	25
Ngân hàng tổng hợp - chỉ Chương 1 đến Chương 6	303
Tổng cộng	413

Rà soát riêng ngân hàng Chương 1-6

Chương trong ngân hàng	Số câu
CHƯƠNG 1: GIỚI THIỆU	28
CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC	49
CHƯƠNG 3: NGÔN NGỮ VERILOG	155
CHƯƠNG 4: MẠCH TỔ HỢP	22
CHƯƠNG 5: MẠCH TUẦN TỰ	19
CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ	30

1. Đề cuối học kỳ 2 năm học 2023-2024

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 1

Câu 1. Một hậu quả tiềm tàng của khả năng chống nhiễu không đủ trong mạch kỹ thuật số là gì?

- A. Giảm mức tiêu thụ điện năng
- B. Tăng độ tin cậy
- [Đúng] C. Lỗi truyền hoặc lỗi xử lý dữ liệu
- D. Cải thiện hiệu suất
- E. Cả 2 ý A và C đều đúng

Đáp án đúng: C - Lỗi truyền hoặc lỗi xử lý dữ liệu

Phân tích đáp án đúng: Đáp án C - Lỗi truyền hoặc lỗi xử lý dữ liệu phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Giảm mức tiêu thụ điện năng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Lỗi truyền hoặc lỗi xử lý dữ liệu. B. Tăng độ tin cậy: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Lỗi truyền hoặc lỗi xử lý dữ liệu. D. Cải thiện hiệu suất: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Lỗi truyền hoặc lỗi xử lý dữ liệu. E. Cả 2 ý A và C đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Lỗi truyền hoặc lỗi xử lý dữ liệu.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 2

Câu 2. Phát biểu nào sau đây đúng về if/case trong Verilog?

- [Đúng] A. if hoặc case chỉ có thể đặt bên trong procedure
- B. if/case có thể đặt bên trong hoặc bên ngoài procedure
- C. if đặt bên ngoài procedure thì phép gán phải dùng assign
- D. Trong if/case có thể dùng assign
- E. Cả 4 đều đúng

Đáp án đúng: A - if hoặc case chỉ có thể đặt bên trong procedure

Phân tích đáp án đúng: Đáp án A - if hoặc case chỉ có thể đặt bên trong procedure phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. if/case có thể đặt bên trong hoặc bên ngoài procedure: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - if hoặc case chỉ có thể đặt bên trong procedure. C. if đặt bên ngoài procedure thì phép gán phải dùng assign: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - if hoặc case chỉ có thể đặt bên trong procedure. D. Trong if/case có thể dùng assign: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - if hoặc case chỉ có thể đặt bên trong procedure. E. Cả 4 đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - if hoặc case chỉ có thể đặt bên trong procedure.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 3

Câu 3. Đặc điểm chung của FPGA so với ASIC về tốc độ là gì?

- A. FPGA thường nhanh hơn ASIC
- B. FPGA chậm hơn 2-3 lần so với ASIC
- C. FPGA và ASIC có tốc độ tương tự
- [Đúng] D. FPGA chậm hơn 5-7 lần so với ASIC
- E. Các phát biểu trên đều sai

Đáp án đúng: D - FPGA chậm hơn 5-7 lần so với ASIC

Phân tích đáp án đúng: Đáp án D - FPGA chậm hơn 5-7 lần so với ASIC phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. FPGA thường nhanh hơn ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - FPGA chậm hơn 5-7 lần so với ASIC. B. FPGA chậm hơn 2-3 lần so với ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - FPGA chậm hơn 5-7 lần so với ASIC. C. FPGA và ASIC có tốc độ tương tự: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - FPGA chậm hơn 5-7 lần so với ASIC. E. Các phát biểu trên đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối

chiếu với đáp án đúng D - FPGA chậm hơn 5-7 lần so với ASIC.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 4

Câu 4. Cho wire [1:0] A, B, C; assign C = A ^ B; A=2'b10, B=2'b11. Giá trị của {A,B,C} là gì?

A. 101111

B. 101100

[Đúng] C. 101101

D. 011000

E. 110011

Đáp án đúng: C - 101101

Phân tích đáp án đúng: Đáp án C - 101101 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 101111: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 101101. B. 101100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 101101. D. 011000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 101101. E. 110011: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 101101.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 5

Câu 5. Thành phần #20 biểu diễn gì trong mô phỏng?

A. Xác định thời gian bắt đầu mô phỏng là 10

B. Xác định thời gian trễ là 10 ns

[Đúng] C. Xác định thời gian trễ là 20 đơn vị thời gian

D. Xác định chu kỳ clock là 10 ns

E. Xác định độ rộng xung clock là 10 ns

Đáp án đúng: C - Xác định thời gian trễ là 20 đơn vị thời gian

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. Xác định thời gian bắt đầu mô phỏng là 10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Xác định thời gian trễ là 20 đơn vị thời gian. B. Xác định thời gian trễ là 10 ns: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Xác định thời gian trễ là 20 đơn vị thời gian. D. Xác định chu kỳ clock là 10 ns: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Xác định thời gian trễ là 20 đơn vị thời gian. E. Xác định độ rộng xung clock là 10 ns: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Xác định thời gian trễ là 20 đơn vị thời gian.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 6

Câu 6. Trong Verilog, giá trị 8'b10 có thể được biểu diễn như thế nào?

[Đúng] A. 8'b00000010

B. 8'bxxxxxx10

C. 8'bxxxx_xx10

D. 2'b10

E. Tất cả đều đúng

Đáp án đúng: A - 8'b00000010

Phân tích đáp án đúng: Đáp án A - 8'b00000010 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 8'bxxxxxx10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 8'b00000010. C. 8'bxxxx_xx10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 8'b00000010. D. 2'b10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 8'b00000010. E. Tất cả đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 8'b00000010.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 7

Câu 7. Giá trị thập phân 6 được biểu diễn dưới dạng nhị phân trong Verilog như thế nào?

[Đúng] A. 4'b0110

B. 0b0110

C. 0110b

D. 110b

E. Tất cả đều đúng

Đáp án đúng: A - 4'b0110

Phân tích đáp án đúng: Đáp án A - 4'b0110 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 0b0110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 4'b0110. C. 0110b: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 4'b0110. D. 110b: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 4'b0110. E. Tất cả đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 4'b0110.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 8

Câu 8. Cho wire A,B; A=1; B=A; A=0; giá trị B cuối đoạn code là gì?

```
wire A, B;  
A = 1;  
B = A;  
A = 0;
```

A. 1

B. 0

C. x

D. z

[Đúng] E. Mô tả không hợp lệ

Đáp án đúng: E - Mô tả không hợp lệ

Phân tích đáp án đúng: wire là net, không được gán trực tiếp bằng câu lệnh thủ tục rời rạc. Muốn lái wire phải dùng assign hoặc kết nối module; nếu gán trong always/initial thì dùng reg/logic.

Phân tích các đáp án sai: A. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Mô tả không hợp lệ. B. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Mô tả không hợp lệ. C. x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Mô tả không hợp lệ. D. z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Mô tả không hợp lệ.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 9

Câu 9. Mô tả (4'b1z0x == 4'b1z0x) trả về kết quả gì?

A. true

B. false

C. 1

D. 0

[Đúng] E. x

Đáp án đúng: E - x

Ghi chú/sửa đáp án: Với toán tử ==, nếu toán hạng chứa x/z ở vị trí cần so sánh, kết quả có thể là x. Nếu dùng case equality === thì mới so sánh chính xác cả x/z.

Phân tích đáp án đúng: Với toán tử ==, nếu toán hạng chứa x/z ở vị trí cần so sánh, kết quả có thể là x. Nếu dùng case equality === thì mới so sánh chính xác cả x/z.

Phân tích các đáp án sai: A. true: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - x. B. false: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - x. C. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - x. D. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - x.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 10

Câu 10. Mô tả bộ nhớ 1024 byte có thể viết như thế nào?

A. Byte [1024] mem

B. Byte mem [1024]

C. Reg [1024] mem

[Đúng] D. reg [7:0] mem [1023:0]

E. reg [1023:0] mem [7:0]

Đáp án đúng: D - reg [7:0] mem [1023:0]

Phân tích đáp án đúng: Một byte rộng 8 bit, nên mỗi ô nhớ là [7:0]. Bộ nhớ 1024 byte cần 1024 phần tử, đánh chỉ số từ 0 đến 1023.

Phân tích các đáp án sai: A. Byte [1024] mem: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - reg [7:0] mem [1023:0]. B. Byte mem [1024]: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - reg [7:0] mem [1023:0]. C. Reg [1024] mem: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - reg [7:0] mem [1023:0]. E. reg [1023:0] mem [7:0]: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - reg [7:0] mem [1023:0].

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 11

Câu 11. Trong `always @(posedge clk) r_reg = r_next; r_reg` phải có kiểu gì?

A. wire

B. net

[Đúng] C. reg

D. reg hoặc wire đều được

E. kiểu bộ nhớ

Đáp án đúng: C - reg

Phân tích đáp án đúng: Biến được cập nhật trong `always/initial` là biến thủ tục, trong Verilog truyền thống thường khai báo kiểu reg.

Phân tích các đáp án sai: A. wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - reg. B. net: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - reg. D. reg hoặc wire đều được: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - reg. E. kiểu bộ nhớ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - reg.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 12

Câu 12. Với `wire [3:0] a; wire [3:0] b`; mô tả nào không hợp lệ?

A. `assign a = b`

[Đúng] B. `assign a = b[0:3]`

[Đúng] C. `assign a[0:3] = b[3:0]`

[Đúng] D. `assign a[3:0] = b[0:3]`

E. Cả 4 đều hợp lệ

Đáp án đúng: B - `assign a = b[0:3]`; C - `assign a[0:3] = b[3:0]`; D - `assign a[3:0] = b[0:3]`

Ghi chú/sửa đáp án: Sửa đáp án: nếu xét đúng cú pháp part-select theo khai báo [3:0], các cách chọn [0:3] đều ngược chiều và không hợp lệ; để gốc thiếu lựa chọn gom nhóm B,C,D.

Phân tích đáp án đúng: Sửa đáp án: nếu xét đúng cú pháp part-select theo khai báo [3:0], các cách chọn [0:3] đều ngược chiều và không hợp lệ; để gốc thiếu lựa chọn gom nhóm B,C,D.

Phân tích các đáp án sai: A. `assign a = b`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `assign a = b[0:3]`; C - `assign a[0:3] = b[3:0]`; D - `assign a[3:0] = b[0:3]`. E. Cả 4 đều hợp lệ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `assign a = b[0:3]`; C - `assign a[0:3] = b[3:0]`; D - `assign a[3:0] = b[0:3]`.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 13

Câu 13. Mô tả nào đúng cho mux 2:1 module `Mux(input wire [1:0] i, input wire s, output wire o)`?

A. `assign if(s==1) o=i[0]; else o=i[1];`

B. `assign o=i[0]^s + i[1]&s;`

C. `o=i[0]^s + i[1]&s;`

[Đúng] D. `assign o=s?i[0]:i[1];`

E. `o=s?i[0]:i[1];`

Đáp án đúng: D - `assign o=s?i[0]:i[1];`

Phân tích đáp án đúng: Mux 2:1 chọn một trong hai ngõ vào theo tín hiệu chọn. Trong Verilog có thể mô tả bằng toán tử điều kiện s ? input1 : input0 hoặc bằng always tổ hợp đầy đủ.

Phân tích các đáp án sai: A. assign if(s==1) o=i[0]; else o=i[1];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - assign o=s?i[0]:i[1];. B. assign o=i[0]^s + i[1]&s;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - assign o=s?i[0]:i[1];. C. o=i[0]^s + i[1]&s;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - assign o=s?i[0]:i[1];. E. o=s?i[0]:i[1];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - assign o=s?i[0]:i[1];.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 14

Câu 14. Với $a \leq 1$; $b \leq a$; a, b khởi tạo 0, sau khối initial a, b bằng gì?

```
initial begin
a <= 1;
b <= a;
end
```

A. $a=0, b=0$

[Đúng] B. $a=1, b=0$

C. $a=1, b=1$

D. $a=0, b=1$

E. Mô tả không hợp lệ

Đáp án đúng: B - $a=1, b=0$

Phân tích đáp án đúng: $\leq$ là non-blocking assignment. Các vế phải được lấy mẫu trước, sau đó các vế trái cập nhật đồng thời ở cuối bước thời gian mô phỏng.

Phân tích các đáp án sai: A. $a=0, b=0$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - $a=1, b=0$. C. $a=1, b=1$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - $a=1, b=0$. D. $a=0, b=1$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - $a=1, b=0$. E. Mô tả không hợp lệ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - $a=1, b=0$.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 15

Câu 15. Chương trình code đã cho thực hiện mạch gì?

```
always @(posedge clk or negedge reset)
begin
if(reset) Q <= 1'b0;
else Q <= D;
end
assign D = ~Q;
assign Qout = Q;
```

A. Mạch dịch trái 1 bit

[Đúng] B. Mạch chia 2 xung clk

C. Mạch chia 4 xung clk

D. Mạch chia 3 xung clk

E. Tất cả đều sai

Đáp án đúng: B - Mạch chia 2 xung clk

Phân tích đáp án đúng: Đáp án B - Mạch chia 2 xung clk phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch dịch trái 1 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chia 2 xung clk. C. Mạch chia 4 xung clk: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chia 2 xung clk. D. Mạch chia 3 xung clk: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chia 2 xung clk. E. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chia 2 xung clk.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 16

Câu 16. Làm sao để bắt đầu $Q=1$ thay vì 0 khi reset tích cực?

[Đúng] A. Đổi $Q <= 1'b0$ thành $Q <= 1'b1$ trong khối always

B. Đổi assign $Qout = Q$ thành assign $Qout = \sim Q$

C. Đổi assign $D = \sim Q$ thành assign $D = Q$

D. Thêm $Q = 1'b1$ trong initial

E. Tất cả đều sai

Đáp án đúng: A - Đối $Q \leq 1'b0$ thành $Q \leq 1'b1$ trong khối always

Phân tích đáp án đúng: Đáp án A - Đối $Q \leq 1'b0$ thành $Q \leq 1'b1$ trong khối always phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Đối assign $Qout = Q$ thành assign $Qout = \sim Q$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đối $Q \leq 1'b0$ thành $Q \leq 1'b1$ trong khối always. C. Đối assign $D = \sim Q$ thành assign $D = Q$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đối $Q \leq 1'b0$ thành $Q \leq 1'b1$ trong khối always. D. Thêm $Q = 1'b1$ trong initial: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đối $Q \leq 1'b0$ thành $Q \leq 1'b1$ trong khối always. E. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đối $Q \leq 1'b0$ thành $Q \leq 1'b1$ trong khối always.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 17

Câu 17. Mô tả đúng cho code $Q \leq D$, $D = \sim Q$ là gì?

A. D flip-flop với reset bất đồng bộ

B. D flip-flop với reset đồng bộ

[Đúng] C. T flip-flop với reset bất đồng bộ

D. T flip-flop với reset đồng bộ

E. Tất cả đều sai

Đáp án đúng: C - T flip-flop với reset bất đồng bộ

Ghi chú/sửa đáp án: Sửa đáp án theo chức năng: vì $D = \sim Q$ nên mỗi cạnh clock Q bị đảo như TFF với $T=1$. Ngoài ra code gốc ghi `negedge reset` nhưng lại `if(reset)`, nên đúng chuẩn active-low phải viết `if(!reset)`.

Phân tích đáp án đúng: $\leq$ là non-blocking assignment. Các vế phải được lấy mẫu trước, sau đó các vế trái cập nhật đồng thời ở cuối bước thời gian mô phỏng.

Phân tích các đáp án sai: A. D flip-flop với reset bất đồng bộ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - T flip-flop với reset bất đồng bộ. B. D flip-flop với reset đồng bộ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - T flip-flop với reset bất đồng bộ. D. T flip-flop với reset đồng bộ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - T flip-flop với reset bất đồng bộ. E. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - T flip-flop với reset bất đồng bộ.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 18

Câu 18. Qout đạt mức cao chỉ khi cả Q0 và Q1 cao, phép gán nào đúng?

[Đúng] A. assign $Qout = Q1 \& Q0$;

B. assign $Qout = Q1 \wedge Q0$;

C. assign $Qout = Q1 \sim | Q0$;

D. assign $Qout = Q1 + Q0$;

E. Tất cả đều sai

Đáp án đúng: A - assign $Qout = Q1 \& Q0$;

Phân tích đáp án đúng: Đáp án A - assign $Qout = Q1 \& Q0$; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. assign $Qout = Q1 \wedge Q0$;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - assign $Qout = Q1 \& Q0$;;. C. assign $Qout = Q1 \sim | Q0$;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - assign $Qout = Q1 \& Q0$;;. D. assign $Qout = Q1 + Q0$;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - assign $Qout = Q1 \& Q0$;;. E. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - assign $Qout = Q1 \& Q0$;;.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 19

Câu 19. Tại sao FPGA dùng nhiều transistor hơn cho mỗi hàm logic so với ASIC?

A. FPGA hiệu quả hơn trong sử dụng transistor

B. ASIC được tối ưu để giảm số transistor

[Đúng] C. FPGA yêu cầu phần cứng dự phòng/cấu hình lại

D. ASIC có mật độ transistor cao hơn

E. Câu A và C đều đúng

Đáp án đúng: C - FPGA yêu cầu phần cứng dự phòng/cấu hình lại

Phân tích đáp án đúng: Đáp án C - FPGA yêu cầu phần cứng dự phòng/cấu hình lại phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. FPGA hiệu quả hơn trong sử dụng transistor: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA yêu cầu phần cứng dự phòng/cấu hình lại. B. ASIC được tối ưu để giảm số transistor: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA yêu cầu phần cứng dự phòng/cấu hình lại. D. ASIC có mật độ transistor cao hơn: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA yêu cầu phần cứng dự phòng/cấu hình lại. E. Câu A và C đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA yêu cầu phần cứng dự phòng/cấu hình lại.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 20

Câu 20. Trong thiết kế vi mạch, task nào không thuộc nhóm Front-end?

A. Static timing analysis

B. RTL coding

C. Gate level simulation

D. Power estimation

[Đúng] E. Tapeout

Đáp án đúng: E - Tapeout

Phân tích đáp án đúng: Đáp án E - Tapeout phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Static timing analysis: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Tapeout. B. RTL coding: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Tapeout. C. Gate level simulation: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Tapeout. D. Power estimation: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Tapeout.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 21

Câu 21. Thiết kế nào dưới đây hợp lệ?

[Đúng] A. wire a,b; assign a=1; assign b=1; assign a=b;

B. reg a,b; always* begin a<=1; b<=1; end

C. reg a,b; a=1; b=1; a=b;

D. wire a,b; a=1; b=1; assign a=b;

E. Tất cả đều đúng

Đáp án đúng: A - wire a,b; assign a=1; assign b=1; assign a=b;

Phân tích đáp án đúng: Đáp án A - wire a,b; assign a=1; assign b=1; assign a=b; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. reg a,b; always* begin a<=1; b<=1; end: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire a,b; assign a=1; assign b=1; assign a=b;. C. reg a,b; a=1; b=1; a=b;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire a,b; assign a=1; assign b=1; assign a=b;. D. wire a,b; a=1; b=1; assign a=b;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire a,b; assign a=1; assign b=1; assign a=b;. E. Tất cả đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire a,b; assign a=1; assign b=1; assign a=b;.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 22

Câu 22. Cấu trúc cơ bản của CPLD là gì?

A. Các SPLD được nối cố định

B. Mạng AND và OR đều lập trình được

C. OR cố định sau AND lập trình được

[Đúng] D. Các SPLD được nối với nhau qua kết nối lập trình được

E. OR lập trình sau AND lập trình

Đáp án đúng: D - Các SPLD được nối với nhau qua kết nối lập trình được

Phân tích đáp án đúng: Đáp án D - Các SPLD được nối với nhau qua kết nối lập trình được phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Các SPLD được nối cố định: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Các SPLD được nối với nhau qua kết nối lập trình được. B. Mảng AND và OR đều lập trình được: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Các SPLD được nối với nhau qua kết nối lập trình được. C. OR cố định sau AND lập trình được: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Các SPLD được nối với nhau qua kết nối lập trình được. E. OR lập trình sau AND lập trình: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Các SPLD được nối với nhau qua kết nối lập trình được.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 23

Câu 23. Lệnh nào cho phép dữ liệu trong thanh ghi dịch phải 2 bit với reg [7:0] A?

A. `A = {A[5:0], 2'b00};`

B. `A = {A[1:0], A[7:2]};`

C. `A = A >> 2;`

D. `A = {2'b00, A[5:0]};`

[Đúng] E. Câu C và D đều đúng

Đáp án đúng: E - Câu C và D đều đúng

Phân tích đáp án đúng: Đáp án E - Câu C và D đều đúng phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. `A = {A[5:0], 2'b00};`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Câu C và D đều đúng. B. `A = {A[1:0], A[7:2]};`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Câu C và D đều đúng. C. `A = A >> 2;`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Câu C và D đều đúng. D. `A = {2'b00, A[5:0]};`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Câu C và D đều đúng.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 24

Câu 24. Mô tả nào đúng cho D flip-flop?

A. `if(posedge clk) Q=D;`

[Đúng] B. `always @(posedge clk) Q=D;`

C. `always @(clk) Q=D;`

D. `always @(clk) Q<=D;`

E. Tất cả đều đúng

Đáp án đúng: B - `always @(posedge clk) Q=D;`

Ghi chú/sửa đáp án: Trong thiết kế chuẩn nên dùng `<=` cho mạch tuần tự, nhưng trong các lựa chọn chỉ B mô tả đúng kích cạnh `posedge clk`.

Phân tích đáp án đúng: Trong thiết kế chuẩn nên dùng `<=` cho mạch tuần tự, nhưng trong các lựa chọn chỉ B mô tả đúng kích cạnh `posedge clk`.

Phân tích các đáp án sai: A. `if(posedge clk) Q=D;`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `always @(posedge clk) Q=D;`. C. `always @(clk) Q=D;`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `always @(posedge clk) Q=D;`. D. `always @(clk) Q<=D;`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `always @(posedge clk) Q=D;`. E. Tất cả đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `always @(posedge clk) Q=D;`.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 25

Câu 25. Trong Verilog, cách đặt tên tín hiệu nào sai?

A. `myidentifier`

B. `_myidentifier$`

C. `m$_y_identifier`

[Đúng] D. `4my_identifier`

E. `My_Identifier$`

Đáp án đúng: D - `4my_identifier`

Phân tích đáp án đúng: Đáp án D - 4my_identifier phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. myidentifier: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4my_identifier. B. _myidentifier\$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4my_identifier. C. m\$ _y_identifier: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4my_identifier. E. My_Identifier\$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4my_identifier.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 26

Câu 26. Quy trình thiết kế vi mạch số 5 bước đúng là gì?

A. HDL coding, simulation, synthesis, timing analysis, placement/routing

[Đúng] B. HDL coding, simulation, synthesis, placement/routing, timing analysis/verification

C. HDL coding, synthesis, simulation, timing analysis, placement/routing

D. HDL coding, synthesis, timing analysis, simulation, placement/routing

E. Simulation, HDL coding, synthesis, timing analysis, placement/routing

Đáp án đúng: B - HDL coding, simulation, synthesis, placement/routing, timing analysis/verification

Phân tích đáp án đúng: Đáp án B - HDL coding, simulation, synthesis, placement/routing, timing analysis/verification phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. HDL coding, simulation, synthesis, timing analysis, placement/routing: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - HDL coding, simulation, synthesis, placement/routing, timing analysis/verification. C. HDL coding, synthesis, simulation, timing analysis, placement/routing: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - HDL coding, simulation, synthesis, placement/routing, timing analysis/verification. D. HDL coding, synthesis, timing analysis, simulation, placement/routing: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - HDL coding, simulation, synthesis, placement/routing, timing analysis/verification. E. Simulation, HDL coding, synthesis, timing analysis, placement/routing: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - HDL coding, simulation, synthesis, placement/routing, timing analysis/verification.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 27

Câu 27. Nếu $A=8'b100$ và $B=4'b11$, $A**B$ bằng bao nhiêu?

A. 12

B. 25

C. 20

[Đúng] D. 64

E. Tất cả đều sai

Đáp án đúng: D - 64

Phân tích đáp án đúng: Toán tử $**$ trong Verilog là lũy thừa. Cần đổi literal nhị phân sang giá trị thập phân rồi tính cơ sở mũ số mũ.

Phân tích các đáp án sai: A. 12: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 64. B. 25: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 64. C. 20: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 64. E. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 64.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 28

Câu 28. Biểu diễn bus tín hiệu trong Verilog nào đúng?

A. wire BusC [3:0];

B. wire [4] BusC;

C. wire BusC [4];

[Đúng] D. wire [3:0] BusC;

E. Tất cả đều đúng

Đáp án đúng: D - wire [3:0] BusC;

Phân tích đáp án đúng: Bus/vector trong Verilog đặt range trước tên tín hiệu, ví dụ wire [3:0] BusC. Nếu đặt range sau tên thì đó thường là mảng unpacked, không phải bus packed.

Phân tích các đáp án sai: A. wire BusC [3:0];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - wire [3:0] BusC;. B. wire [4] BusC;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - wire [3:0] BusC;. C. wire BusC [4];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - wire [3:0] BusC;. E. Tất cả đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - wire [3:0] BusC;.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 29

Câu 29. Next-state logic cho mạch ghi dịch vào nối tiếp ra nối tiếp là gì?

A. assign state_next = {Inputs, state_reg[6:0]};

[Đúng] B. assign state_next = {Inputs, state_reg[7:1]};

C. always @(posedge Clk) state_next = {Inputs, state_reg[7:1]};

D. always @(posedge Clk) state_next = (Inputs, state_reg[7:1]);

E. always @(posedge Clk) state_next = (Inputs >> 1);

Đáp án đúng: B - assign state_next = {Inputs, state_reg[7:1]};

Phân tích đáp án đúng: Đáp án B - assign state_next = {Inputs, state_reg[7:1]}; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. assign state_next = {Inputs, state_reg[6:0]};: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - assign state_next = {Inputs, state_reg[7:1]};. C. always @(posedge Clk) state_next = {Inputs, state_reg[7:1]};: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - assign state_next = {Inputs, state_reg[7:1]};. D. always @(posedge Clk) state_next = (Inputs, state_reg[7:1]);: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - assign state_next = {Inputs, state_reg[7:1]};. E. always @(posedge Clk) state_next = (Inputs >> 1);: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - assign state_next = {Inputs, state_reg[7:1]};.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 30

Câu 30. Khối đồng bộ cho mạch ghi dịch vào nối tiếp ra nối tiếp viết thế nào?

A. assign state_reg = state_next

B. always (posedge Clk) state_reg = state_next

[Đúng] C. always @(posedge Clk) state_reg = state_next

D. always @(posedge Clk) if(reset) state_reg = state_next

E. always @(posedge Clk, reset) if(reset) state_reg = state_next

Đáp án đúng: C - always @(posedge Clk) state_reg = state_next

Ghi chú/sửa đáp án: Ghi chú: nếu viết code chuẩn cho thanh ghi nên dùng state_reg <= state_next.

Phân tích đáp án đúng: Ghi chú: nếu viết code chuẩn cho thanh ghi nên dùng state_reg <= state_next.

Phân tích các đáp án sai: A. assign state_reg = state_next: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @(posedge Clk) state_reg = state_next. B. always (posedge Clk) state_reg = state_next: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @(posedge Clk) state_reg = state_next. D. always @(posedge Clk) if(reset) state_reg = state_next: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @(posedge Clk) state_reg = state_next. E. always @(posedge Clk, reset) if(reset) state_reg = state_next: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @(posedge Clk) state_reg = state_next.

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 31

Câu 31. Mô tả Verilog đúng cho cổng AND 3 ngõ vào là gì?

A. assign and(F,x,y,z);

B. always @(x,y,z) F = x and y and z;

[Đúng] C. and(F, x, y, z);

D. F = x and y and z;

E. Tất cả 4 câu đều đúng

Đáp án đúng: C - and(F, x, y, z);

Phân tích đáp án đúng: Cổng AND chỉ cho đầu ra bằng 1 khi tất cả ngõ vào đều bằng 1. Primitive Verilog có dạng and(output, input1, input2, ...).

Phân tích các đáp án sai: A. assign and(F,x,y,z);: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - and(F, x, y, z);. B. always @(x,y,z) F = x and y and z;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái

niệm/cú pháp khác; đối chiếu với đáp án đúng C - $\text{and}(F, x, y, z)$; D. $F = x \text{ and } y \text{ and } z$; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $\text{and}(F, x, y, z)$; E. Tất cả 4 câu đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $\text{and}(F, x, y, z)$;

Nguồn: Đề cuối học kỳ 2 năm học 2023-2024 | Đề số 1 - 32 câu | Câu gốc 32

Câu 32. Mạch đếm lên 4 bit với reset đồng bộ nên mô tả thế nào?

A. `always @(posedge clk, posedge reset) if(reset) y<=0; else y<=y+1;`

B. `always @(posedge clk, reset) if(reset) y<=0; else y<=y+1;`

C. `always @(clk, reset) if(reset) y<=0; else y<=y+1;`

[Đúng] D. `always @(posedge clk) if(reset) y<=0; else y<=y+1;`

E. `always @(clk) y=y+1;`

Đáp án đúng: D - `always @(posedge clk) if(reset) y<=0; else y<=y+1;`

Phân tích đáp án đúng: Reset đồng bộ chỉ được kiểm tra tại cạnh clock, vì vậy sensitivity list chuẩn chỉ chứa `posedge/negedge clock`; reset không đứng độc lập trong sensitivity list.

Phân tích các đáp án sai: A. `always @(posedge clk, posedge reset) if(reset) y<=0; else y<=y+1;`; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - `always @(posedge clk) if(reset) y<=0; else y<=y+1;`; B. `always @(posedge clk, reset) if(reset) y<=0; else y<=y+1;`; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - `always @(posedge clk) if(reset) y<=0; else y<=y+1;`; C. `always @(clk, reset) if(reset) y<=0; else y<=y+1;`; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - `always @(posedge clk) if(reset) y<=0; else y<=y+1;`; E. `always @(clk) y=y+1;`; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - `always @(posedge clk) if(reset) y<=0; else y<=y+1;`;

2. Đề thi cuối kỳ 32 câu/60 phút

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 1 | Trang 2

Câu 33. Các mô đun logic trong FPGA sử dụng :

- A. Mạng cổng AND
- B. Mạng cổng OR
- C. Mạng cổng AND theo sau là mạng cổng OR

[Đúng] D. Mạng Look – Up

Đáp án đúng: D - Mạng Look – Up

Phân tích đáp án đúng: FPGA hiện thực hàm logic bằng LUT. LUT lưu bảng chân trị, nên có thể cấu hình để tạo nhiều hàm logic khác nhau thay vì dùng một mạng AND/OR cố định.

Phân tích các đáp án sai: A. Mạng cổng AND: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạng Look – Up. B. Mạng cổng OR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạng Look – Up. C. Mạng cổng AND theo sau là mạng cổng OR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạng Look – Up.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 2 | Trang 2

Câu 34. FPGA cho phép cấu hình các hàm chức năng sử dụng các mô hình sau.

- A. CPLD SPLD
- C. LUT

[Đúng] D. Cả 3 đáp án

Đáp án đúng: D - Cả 3 đáp án

Phân tích đáp án đúng: Đáp án D - Cả 3 đáp án phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. CPLD SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 đáp án. C. LUT: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 đáp án.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 3 | Trang 2

Câu 35. Trong ngôn ngữ Verilog, Z đại diện cho giá trị

- [Đúng] A. Tổng trở cao
- B. Giá trị chưa biết
- C. Giá trị chưa khởi tạo
- D. Cả 3 đều đúng

Đáp án đúng: A - Tổng trở cao

Phân tích đáp án đúng: Trong Verilog, z/Z biểu diễn trạng thái tổng trở cao hoặc net không được driver lái. Giá trị chưa biết là x/X.

Phân tích các đáp án sai: B. Giá trị chưa biết: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tổng trở cao. C. Giá trị chưa khởi tạo: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tổng trở cao. D. Cả 3 đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tổng trở cao.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 4 | Trang 2

Câu 36. Biểu diễn giá trị thập phân trong ngôn ngữ Verilog.

- A. 8'd15
- B. 15
- C. 4'd15

[Đúng] D. Cả 3 đều đúng

Đáp án đúng: D - Cả 3 đều đúng

Phân tích đáp án đúng: Đáp án D - Cả 3 đều đúng phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 8'd15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 đều đúng. B. 15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 đều đúng. C. 4'd15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 đều đúng.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 5 | Trang 2

Câu 37. Trong ngôn ngữ Verilog giá trị 4'bzzz1 có thể được biểu diễn:

A. 4'bxxz1

[Đúng] B. 4'bzzz1

C. 2'bz1

D. 1'b1

Đáp án đúng: B - 4'bzzz1

Phân tích đáp án đúng: Trong Verilog, z/Z biểu diễn trạng thái tổng trở cao hoặc net không được driver lái. Giá trị chưa biết là x/X.

Phân tích các đáp án sai: A. 4'bxxz1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 4'bzzz1. C. 2'bz1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 4'bzzz1. D. 1'b1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 4'bzzz1.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 6 | Trang 2

Câu 38. Trong ngôn ngữ Verilog giá trị 8'b11 có thể được biểu diễn

[Đúng] A. 8'b00000011

B. 8'bxxxx_xx11

C. 8b'xxxxxx11

D. 2;b11

Đáp án đúng: A - 8'b00000011

Phân tích đáp án đúng: Đáp án A - 8'b00000011 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 8'bxxxx_xx11: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 8'b00000011. C. 8b'xxxxxx11: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 8'b00000011. D. 2;b11: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 8'b00000011.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 7 | Trang 2

Câu 39. Cho đoạn code mô tả sau wire A, B A=1; B=A; A=0; Giá trị của B sau tại thời điểm kết thúc đoạn code là:

A. 1

B. 0

C. X

[Đúng] D. Mô tả không hợp lệ

Đáp án đúng: D - Mô tả không hợp lệ

Phân tích đáp án đúng: wire là net, không được gán trực tiếp bằng câu lệnh thủ tục rời rạc. Muốn lái wire phải dùng assign hoặc kết nối module; nếu gán trong always/initial thì dùng reg/logic.

Phân tích các đáp án sai: A. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mô tả không hợp lệ. B. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mô tả không hợp lệ. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mô tả không hợp lệ.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 8 | Trang 2

Câu 40. Biểu diễn bus tín hiệu trong ngôn ngữ verilog

[Đúng] A. wire [7:0] signal_a;

B. wire signal_a [7:0];

C. reg [7:0] signal_a;

D. reg signal_a [7:0]; 1

Đáp án đúng: A - wire [7:0] signal _a;

Phân tích đáp án đúng: Bus/vector trong Verilog đặt range trước tên tín hiệu, ví dụ wire [3:0] BusC. Nếu đặt range sau tên thì đó thường là mảng unpacked, không phải bus packed.

Phân tích các đáp án sai: B. wire signal_a [7:0];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire [7:0] signal _a; C. reg [7:0] signal_a;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire [7:0] signal _a; D. reg signal_a [7:0]; 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire [7:0] signal _a;.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 9 | Trang 3

Câu 41. Trong ngôn ngữ Verilog , khai báo mang 4 phần tử được thực hiện như sau :

A. reg [3:0] a;

B. wire a [3:0];

[Đúng] C. reg a [3:0];

D. Cả 3 đều đúng

Đáp án đúng: C - reg a [3:0];

Ghi chú/sửa đáp án: Sửa đáp án: câu hỏi hỏi mảng 4 phần tử; reg [3:0] a là vector 4 bit, còn reg a [3:0] mới là mảng 4 phần tử 1 bit.

Phân tích đáp án đúng: Sửa đáp án: câu hỏi hỏi mảng 4 phần tử; reg [3:0] a là vector 4 bit, còn reg a [3:0] mới là mảng 4 phần tử 1 bit.

Phân tích các đáp án sai: A. reg [3:0] a;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - reg a [3:0]; B. wire a [3:0];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - reg a [3:0]; D. Cả 3 đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - reg a [3:0];.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 10 | Trang 3

Câu 42. Mô tả bộ nhớ 1024 byte có thể được thực hiện như sau

A. byte [1024] mem

B. reg [1024] mem

C. reg [1023:0] mem [7:0]

[Đúng] D. reg [7:0] mem [1023:0]

Đáp án đúng: D - reg [7:0] mem [1023:0]

Phân tích đáp án đúng: Một byte rộng 8 bit, nên mỗi ô nhớ là [7:0]. Bộ nhớ 1024 byte cần 1024 phần tử, đánh chỉ số từ 0 đến 1023.

Phân tích các đáp án sai: A. byte [1024] mem: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - reg [7:0] mem [1023:0]. B. reg [1024] mem: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - reg [7:0] mem [1023:0]. C. reg [1023:0] mem [7:0]: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - reg [7:0] mem [1023:0].

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 11 | Trang 3

Câu 43. Thiết kế nào dưới đây hợp lệ

[Đúng] A. wire a,b ; assign a=1; assign b=1; assign a=b;

B. reg a,b ; assign a=1; assign b=1 ; assign a=b ;

C. reg a,b ; a=1 ;b=1; a=b;

D. wire a,b ; a=1; b=1 ; assign a=1;

Đáp án đúng: A - wire a,b ; assign a=1; assign b=1; assign a=b;

Phân tích đáp án đúng: Đáp án A - wire a,b ; assign a=1; assign b=1; assign a=b; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. reg a,b ; assign a=1; assign b=1 ; assign a=b ;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire a,b ; assign a=1; assign b=1; assign a=b;. C. reg a,b ; a=1 ;b=1; a=b;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire a,b ; assign a=1; assign b=1; assign a=b;. D. wire a,b ; a=1; b=1 ; assign a=1;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - wire a,b ; assign a=1; assign b=1; assign a=b;.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 12 | Trang 3

Câu 44. Trong ngôn ngữ verilog mô tả nào sau đây không hợp lệ (wire [3:0] a; wire [3:0] b;)

A. assign a=b

B. assign a= b[3:0]

[Đúng] C. assign a[0:3] = b[3:0]

D. Cả 3 đều hợp lệ

Đáp án đúng: C - assign a[0:3] = b[3:0]

Ghi chú/sửa đáp án: Sửa đáp án: a khai báo [3:0] nên part-select a[0:3] ngược chiều khai báo, không hợp lệ trong Verilog truyền thống.

Phân tích đáp án đúng: Sửa đáp án: a khai báo [3:0] nên part-select a[0:3] ngược chiều khai báo, không hợp lệ trong Verilog truyền thống.

Phân tích các đáp án sai: A. assign a=b: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign a[0:3] = b[3:0]. B. assign a= b[3:0]: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign a[0:3] = b[3:0]. D. Cả 3 đều hợp lệ: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign a[0:3] = b[3:0].

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 13 | Trang 3

Câu 45. Phát biểu nào sau đây đúng nhất

A. Các khối always được thực thi tuần tự

B. Bên trong các khối always , các phát biểu được xử lý đồng thời

[Đúng] C. Bên trong khối always các phát biểu được xử lý tuần tự

D. Tín hiệu (wire) có thể được cập nhật bên trong khối always

Đáp án đúng: C - Bên trong khối always các phát biểu được xử lý tuần tự

Phân tích đáp án đúng: Đáp án C - Bên trong khối always các phát biểu được xử lý tuần tự phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Các khối always được thực thi tuần tự: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Bên trong khối always các phát biểu được xử lý tuần tự. B. Bên trong các khối always , các phát biểu được xử lý đồng thời: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Bên trong khối always các phát biểu được xử lý tuần tự. D. Tín hiệu (wire) có thể được cập nhật bên trong khối always: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Bên trong khối always các phát biểu được xử lý tuần tự.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 14 | Trang 3

Câu 46. Phát biểu nào sau đây đúng

[Đúng] A. Phát biểu if hoặc case chỉ có thể đặt bên trong các procedure

B. Phát biểu if hoặc case có thể đặt bên trong hoặc bên ngoài procedure

C. Phát biểu if đặt bên ngoài procedure thì các phép gán tín hiệu phải dùng assign

D. Cả 3 đều đúng

Đáp án đúng: A - Phát biểu if hoặc case chỉ có thể đặt bên trong các procedure

Ghi chú/sửa đáp án: Sửa đáp án: if/case là procedural statement, phải đặt trong always/initial hoặc generate theo cú pháp riêng.

Phân tích đáp án đúng: Sửa đáp án: if/case là procedural statement, phải đặt trong always/initial hoặc generate theo cú pháp riêng.

Phân tích các đáp án sai: B. Phát biểu if hoặc case có thể đặt bên trong hoặc bên ngoài procedure: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Phát biểu if hoặc case chỉ có thể đặt bên trong các procedure. C. Phát biểu if đặt bên ngoài procedure thì các phép gán tín hiệu phải dùng assign: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Phát biểu if hoặc case chỉ có thể đặt bên trong các procedure. D. Cả 3 đều đúng: sai vì không thỏa điều kiện của để hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Phát biểu if hoặc case chỉ có thể đặt bên trong các procedure.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 15 | Trang 3

Câu 47. Mô tả nào dưới đây cho biết các lệnh trong khối always thực thi khi có xung cạnh lên clk

A. always (posedge clk) begin ..end

B. always (negedge clk) begin ...end

[Đúng] C. always @ (posedge clk) begin ...end

D. always @ (negedge clk) begin ...end

Đáp án đúng: C - always @ (posedge clk) begin ...end

Phân tích đáp án đúng: Đáp án C - always @ (posedge clk) begin ...end phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. always (posedge clk) begin ..end: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @ (posedge clk) begin ...end. B. always (negedge clk) begin ...end: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @ (posedge clk) begin ...end. D. always @ (negedge clk) begin ...end: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @ (posedge clk) begin ...end.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 16 | Trang 3

Câu 48. Trong ngôn ngữ verilog #20 tương ứng với tg deley là

A. 20 ms

B. 20 ns

C. 20 us

[Đúng] D. Chưa đủ cơ sở xác định 2

Đáp án đúng: D - Chưa đủ cơ sở xác định 2

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. 20 ms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa đủ cơ sở xác định 2. B. 20 ns: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa đủ cơ sở xác định 2. C. 20 us: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa đủ cơ sở xác định 2.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 17 | Trang 4

Câu 49. Trong ngôn ngữ verilog 2 câu lệnh (a<=1 ; b<=0) dùng để mô tả

A. Trả về giá trị so sánh của a nhỏ hơn bằng 1 hoặc b nhỏ hơn bằng 0

B. Dùng để gán tuần tự a có giá trị 1 và b có giá trị 0

[Đúng] C. Dùng để gán đồng thời a có giá trị 1 và b có giá trị 0

D. Cả 3 để đúng

Đáp án đúng: C - Dùng để gán đồng thời a có giá trị 1 và b có giá trị 0

Phân tích đáp án đúng: <= là non-blocking assignment. Các vế phải được lấy mẫu trước, sau đó các vế trái cập nhật đồng thời ở cuối bước thời gian mô phỏng.

Phân tích các đáp án sai: A. Trả về giá trị so sánh của a nhỏ hơn bằng 1 hoặc b nhỏ hơn bằng 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Dùng để gán đồng thời a có giá trị 1 và b có giá trị 0. B. Dùng để gán tuần tự a có giá trị 1 và b có giá trị 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Dùng để gán đồng thời a có giá trị 1 và b có giá trị 0. D. Cả 3 để đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Dùng để gán đồng thời a có giá trị 1 và b có giá trị 0.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 18 | Trang 4

Câu 50. Trong câu lệnh cập nhật giá trị đếm assign r_reg = 4'b0101, r_reg phải có kiểu dữ liệu

A. reg

[Đúng] B. wire

C. có thể reg hoặc wire

D. real

Đáp án đúng: B - wire

Phân tích đáp án đúng: assign là phép gán liên tục, vế trái phải là net như wire. reg/logic thường được gán trong khối always hoặc initial.

Phân tích các đáp án sai: A. reg: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - wire. C. có thể reg hoặc wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - wire. D. real: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - wire.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 19 | Trang 4

Câu 51. Trong câu lệnh cập nhật giá trị đếm always @ (rs, clk) a= a+1; ,a phải có kiểu dữ liệu

[Đúng] A. reg

- B. wire
C. có thể reg hoặc wire
D. real

Đáp án đúng: A - reg

Phân tích đáp án đúng: Đáp án A - reg phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - reg. C. có thể reg hoặc wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - reg. D. real: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - reg.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 20 | Trang 4

Câu 52. Trong thiết kế mạch tuần tự đồng bộ, sử dụng flip flop nào để đồng bộ dữ liệu

- A. FF JK
B. FF RS
[Đúng] C. FF D
D. FF T

Đáp án đúng: C - FF D

Phân tích đáp án đúng: Đáp án C - FF D phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. FF JK: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FF D. B. FF RS: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FF D. D. FF T: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FF D.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 21 | Trang 4

Câu 53. Câu lệnh nào tiếp theo sau đây cho phép dữ liệu trong thanh ghi dịch sang phải 2 bit (reg [7:0] a;)

- [Đúng] A. a = { 2'b00, a[7:2] };
B. a = { 2'b00, a[5:0] };
C. a = (2'b00, a [7:2]);
D. a>>2;

Đáp án đúng: A - a = { 2'b00, a[7:2] };

Ghi chú/sửa đáp án: Sửa đáp án: dịch phải 2 bit chuẩn có thể viết a = {2'b00, a[7:2]}; biểu thức a >> 2 chỉ là biểu thức nếu không gán lại.

Phân tích đáp án đúng: Sửa đáp án: dịch phải 2 bit chuẩn có thể viết a = {2'b00, a[7:2]}; biểu thức a >> 2 chỉ là biểu thức nếu không gán lại.

Phân tích các đáp án sai: B. a = { 2'b00, a[5:0] };: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - a = { 2'b00, a[7:2] };. C. a = (2'b00, a [7:2]);: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - a = { 2'b00, a[7:2] };. D. a>>2;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - a = { 2'b00, a[7:2] };.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 22 | Trang 4

Câu 54. Trong mô tả tiếp theo dưới đây thì tín hiệu c phải có độ rộng bus là reg [3:0] a, b, c= { a, a, b, a }

- A. 4 bit
B. 8 bit
[Đúng] C. 16 bit

D. Phép gán không hợp lệ đối với kiểu reg

Đáp án đúng: C - 16 bit

Ghi chú/sửa đáp án: Sửa đáp án: phép ghép {a,a,b,b} gồm bốn vector 4 bit, nên c cần rộng 16 bit.

Phân tích đáp án đúng: Bus/vector trong Verilog đặt range trước tên tín hiệu, ví dụ wire [3:0] BusC. Nếu đặt range sau tên thì đó thường là mảng unpacked, không phải bus packed.

Phân tích các đáp án sai: A. 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 16 bit. B. 8 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 16 bit. D.

Phép gán không hợp lệ đối với kiểu reg: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 16 bit.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 23 | Trang 4

Câu 55. Mô tả tiếp theo nào sau đây đúng cho mạch đa hợp 2 sang 1 module Mux(input wire [1:0] i, input wire s, output wire o);

A. if (s==1) o=i[0]; else o=i[1];

B. assign o = i[0]^s + i[1]&s;

[Đúng] C. assign o = s?i [0]: i[1];

D. o= s?i[0]:i[1];

Đáp án đúng: C - assign o = s?i [0]: i[1];

Phân tích đáp án đúng: Mux 2:1 chọn một trong hai ngõ vào theo tín hiệu chọn. Trong Verilog có thể mô tả bằng toán tử điều kiện s ? input1 : input0 hoặc bằng always tổ hợp đầy đủ.

Phân tích các đáp án sai: A. if (s==1) o=i[0]; else o=i[1];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o = s?i [0]: i[1];. B. assign o = i[0]^s + i[1]&s;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o = s?i [0]: i[1];. D. o= s?i[0]:i[1];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o = s?i [0]: i[1];.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 24 | Trang 4

Câu 56. Mô tả nào tiếp theo sau đây đúng cho mạch đa hợp 2 sang 1 (module Mux(input wire [1:0] i, input wire s, output reg o);

A. always @(i, s) if (s==1) o = i[1] ; else o= i[1];

B. assign o = i[0]&s + i[1]&(~ s);

[Đúng] C. assign o= s?i[0]:i[1];

D. o= s?i[0]:i[1]; 3

Đáp án đúng: C - assign o= s?i[0]:i[1];

Ghi chú/sửa đáp án: Sửa đáp án: mô tả mux 2:1 bằng assign o = s ? i[0] : i[1]; là hợp lệ; các lựa chọn có always/assign hoặc gán sai đều không chuẩn.

Phân tích đáp án đúng: Mux 2:1 chọn một trong hai ngõ vào theo tín hiệu chọn. Trong Verilog có thể mô tả bằng toán tử điều kiện s ? input1 : input0 hoặc bằng always tổ hợp đầy đủ.

Phân tích các đáp án sai: A. always @(i, s) if (s==1) o = i[1] ; else o= i[1];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o= s?i[0]:i[1];. B. assign o = i[0]&s + i[1]&(~ s);: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o= s?i[0]:i[1];. D. o= s?i[0]:i[1]; 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o= s?i[0]:i[1];.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 25 | Trang 5

Câu 57. Mô tả nào tiếp theo sau đây đúng cho mạch giải đa hợp 1 sang 2 (module deMux(input wire i, input wire s, output reg [1:0] o);)

A. always @ (i,s) o= (i[0]&s) | (i[1]&(~s));

[Đúng] B. always @ (i,s) if (s) o[0]=i ; else o[1] = i ;

C. assign o[0] = i&s ; assign o[0] = i; else o[1] = i;

D. Cả 3 đều đúng

Đáp án đúng: B - always @ (i,s) if (s) o[0]=i ; else o[1] = i ;

Phân tích đáp án đúng: Mux 2:1 chọn một trong hai ngõ vào theo tín hiệu chọn. Trong Verilog có thể mô tả bằng toán tử điều kiện s ? input1 : input0 hoặc bằng always tổ hợp đầy đủ.

Phân tích các đáp án sai: A. always @ (i,s) o= (i[0]&s) | (i[1]&(~s));: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (i,s) if (s) o[0]=i ; else o[1] = i ;. C. assign o[0] = i&s ; assign o[0] = i; else o[1] = i;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (i,s) if (s) o[0]=i ; else o[1] = i ;. D. Cả 3 đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (i,s) if (s) o[0]=i ; else o[1] = i ;.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 26 | Trang 5

Câu 58. Mô tả nào tiếp theo sau đây đúng cho mạch giải đa hợp 1 sang 2 module Mux(input wire i, input wire s, output wire [1:0] o);

A. always @ (i,s) o= (i[0]&s) / (i[1]&(~s));

B. always @ (i,s) if (s) o[0]=i ; else o[1] = i ;

[Đúng] C. assign o[0] = i&s ; assign o[1] = i&(~s) ;

D. Cả 3 đều đúng

Đáp án đúng: C - assign o[0] = i&s ; assign o[1] = i&(~s) ;

Phân tích đáp án đúng: Mux 2:1 chọn một trong hai ngõ vào theo tín hiệu chọn. Trong Verilog có thể mô tả bằng toán tử điều kiện s ? input1 : input0 hoặc bằng always tổ hợp đầy đủ.

Phân tích các đáp án sai: A. always @ (i,s) o= (i[0]&s) / (i[1]&(~s)); sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o[0] = i&s ; assign o[1] = i&(~s) ;. B. always @ (i,s) if (s) o[0]=i ; else o[1] = i ;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o[0] = i&s ; assign o[1] = i&(~s) ;. D. Cả 3 đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - assign o[0] = i&s ; assign o[1] = i&(~s) ;.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 27 | Trang 5

Câu 59. Mô tả nào sau đây đúng cho cổng AND 3 ngõ vào module and _gate (input wire A, B, C; output wire D;

A. D=A and B and C;

B. always @(A,B,C) D = A and B and C ;

C. assign and (D, A, B,C) ;

[Đúng] D. and (D, A,B,C) ;

Đáp án đúng: D - and (D, A,B,C) ;

Phân tích đáp án đúng: wire là net, không được gán trực tiếp bằng câu lệnh thủ tục rời rạc. Muốn lái wire phải dùng assign hoặc kết nối module; nếu gán trong always/initial thì dùng reg/logic.

Phân tích các đáp án sai: A. D=A and B and C:: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - and (D, A,B,C) ;. B. always @(A,B,C) D = A and B and C ;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - and (D, A,B,C) ;. C. assign and (D, A, B,C) ;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - and (D, A,B,C) ;.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 28 | Trang 5

Câu 60. Mô tả nào sau đây đúng cho flip flop D module FFD (input wire D, clk; output reg Q) ;

A. if (posedge ,clk) Q = D;

[Đúng] B. always @ (posedge clk) Q = D ;

C. always @ (clk) Q = D;

D. always @ (clk) Q<= D;

Đáp án đúng: B - always @ (posedge clk) Q = D ;

Phân tích đáp án đúng: D flip-flop là phần tử nhớ kích cạnh, nên event control phải dùng posedge hoặc negedge clock. Trong thiết kế tuần tự nên ưu tiên non-blocking assignment.

Phân tích các đáp án sai: A. if (posedge ,clk) Q = D:: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (posedge clk) Q = D ;. C. always @ (clk) Q = D:: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (posedge clk) Q = D ;. D. always @ (clk) Q<= D:: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (posedge clk) Q = D ;.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 29 | Trang 5

Câu 61. Cài đặt module flip flop T (TFF) trong ngôn ngữ verilog có thể thực hiện như sau

A. TFF tf0 (.Clk(clk), .rs(rs), .q(q) , .qbar(qbar))

B. TFF tf0 Port map (.clk (clk) , .rs (rs) , .q(q) , .qbar(qbar))

[Đúng] C. TFF tf0 (.clk (clk), .rs (rs) , .q(q) , .qbar(qbar))

D. tf0 TFF (.clk(clk) , .rs(rs) , .q(q) , .qbar(qbar)) 4

Đáp án đúng: C - TFF tf0 (.clk (clk), .rs (rs) , .q(q) , .qbar(qbar))

Phân tích đáp án đúng: Đáp án C - TFF tf0 (.clk (clk), .rs (rs) , .q(q) , .qbar(qbar)) phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. TFF tf0 (.Clk(clk), .rs(rs), .q(q) , .qbar(qbar)): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - TFF tf0 (.clk (clk), .rs (rs) , .q(q) , .qbar(qbar))). B. TFF tf0 Port map (.clk (clk) , .rs (rs) , .q(q) , .qbar(qbar)): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - TFF

tf0 (.clk (clk), .rs (rs) , .q(q) , .qbar(qbar)). D. tf0 TFF (.clk(clk) , .rs(rs) , .q(q) , .qbar(qbar)) 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - TFF tf0 (.clk (clk), .rs (rs) , .q(q) , .qbar(qbar)).

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 30 | Trang 6

Câu 62. Thiết kế mạch ghi dịch vào nối tiếp ra nối tiếp trạng thái tiếp theo (r_next) được cập nhật từ trạng thái hiện tại (r_reg) sử dụng mô tả nào dưới đây , giả sử Di Là ngõ vào nối tiếp (wire [7:0] r_next ; reg r_reg;)

A. r_next = (r_reg >>1) | Di ;

B. r_next = (r_reg >>1) + Di ;

[Đúng] C. r_next = { Di ,r_reg [7:1]} ;

D. r_next = (Di, r_reg[6:0]) ;

Đáp án đúng: C - r_next = { Di ,r_reg [7:1]} ;

Phân tích đáp án đúng: Đáp án C - r_next = { Di ,r_reg [7:1]} ; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. r_next = (r_reg >>1) | Di ;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - r_next = { Di ,r_reg [7:1]} ;; B. r_next = (r_reg >>1) + Di ;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - r_next = { Di ,r_reg [7:1]} ;; D. r_next = (Di, r_reg[6:0]) ;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - r_next = { Di ,r_reg [7:1]} ;.

Nguồn: Đề thi cuối kỳ 32 câu/60 phút | Đề bổ sung | Câu gốc 31 | Trang 6

Câu 63. Thiết kế mạch đếm lên 2 với tín hiệu ngõ vào reset đồng bộ module upcounter (input wire reset, clk ,output [1:0] reg);

A. always @ (posedge clk , posedge reset) if (reset) q< =0 ; else q< = q+1 ;

[Đúng] B. always @ (posedge clk , reset) if (reset) q< =0 ; else q< = q+1 ;

C. always (posedge clk , posedge reset) if (reset) q< =0 ; else q< = q+1 ;

D. always (posedge clk , reset) if (reset) q< =0 ; else q< = q+1 ; 5

Đáp án đúng: B - always @ (posedge clk , reset) if (reset) q< =0 ; else q< = q+1 ;

Ghi chú/sửa đáp án: Ghi chú: trong các lựa chọn, B là phương án gần nhất theo đề gốc; cách viết reset đồng bộ chuẩn nên là always @(posedge clk) if (reset) ... else ...

Phân tích đáp án đúng: Reset đồng bộ chỉ được kiểm tra tại cạnh clock, vì vậy sensitivity list chuẩn chỉ chứa posedge/negedge clock; reset không đứng độc lập trong sensitivity list.

Phân tích các đáp án sai: A. always @ (posedge clk , posedge reset) if (reset) q< =0 ; else q< = q+1 ;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (posedge clk , reset) if (reset) q< =0 ; else q< = q+1 ;; C. always (posedge clk , posedge reset) if (reset) q< =0 ; else q< = q+1 ;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (posedge clk , reset) if (reset) q< =0 ; else q< = q+1 ;; D. always (posedge clk , reset) if (reset) q< =0 ; else q< = q+1 ; 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - always @ (posedge clk , reset) if (reset) q< =0 ; else q< = q+1 ;.

3. Kiểm tra online lần 1

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 1

Câu 64. Smallest negative number in 8-bit 2's complement?

- A. -255
- B. -256
- [Đúng] C. -128
- D. -127

Đáp án đúng: C - -128

Phân tích đáp án đúng: Với số bù 2 n bit, miền giá trị là từ $-2^{(n-1)}$ đến $2^{(n-1)}-1$. Vì vậy 8 bit biểu diễn từ -128 đến 127.

Phân tích các đáp án sai: A. -255: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - -128. B. -256: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - -128. D. -127: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - -128.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 2

Câu 65. The task \$stop is provided to?

- A. End simulation
- [Đúng] B. Suspend simulation
- C. Exit simulator
- D. None of the above

Đáp án đúng: B - Suspend simulation

Phân tích đáp án đúng: \$stop dùng để tạm dừng mô phỏng để quan sát/debug; \$finish mới dùng để kết thúc mô phỏng.

Phân tích các đáp án sai: A. End simulation: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Suspend simulation. C. Exit simulator: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Suspend simulation. D. None of the above: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Suspend simulation.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 3

Câu 66. Pure combinational circuit có cần liệt kê tất cả input trong sensitivity list không?

- A. It depends on coding style
- B. No
- [Đúng] C. Yes
- D. None of these

Đáp án đúng: C - Yes

Phân tích đáp án đúng: Đáp án C - Yes phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. It depends on coding style: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Yes. B. No: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Yes. D. None of these: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Yes.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 4

Câu 67. Maximum number represented in 8-bit unsigned binary?

- A. 128
- [Đúng] B. 255
- C. 127
- D. 256

Đáp án đúng: B - 255

Phân tích đáp án đúng: Số không dấu 8 bit có miền từ 0 đến $2^8 - 1$, nên giá trị lớn nhất là 255.

Phân tích các đáp án sai: A. 128: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 255. C. 127: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 255. D. 256: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 255.

Câu 68. Advantages of FPGA-based design over ASIC design?

A. None of these

[Đúng] B. Lower design cost

[Đúng] C. More flexible

D. Faster

Đáp án đúng: B - Lower design cost; C - More flexible

Phân tích đáp án đúng: Đáp án B - Lower design cost; C - More flexible phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. None of these: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Lower design cost; C - More flexible. D. Faster: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Lower design cost; C - More flexible.

Câu 69. 4-input NOR gate output is 1 if?

[Đúng] A. All inputs are 0

B. At least one input is 0

C. At least one input is 1

D. All inputs are 1

Đáp án đúng: A - All inputs are 0

Phân tích đáp án đúng: NOR là phủ định của OR, nên đầu ra chỉ bằng 1 khi tất cả ngõ vào đều bằng 0.

Phân tích các đáp án sai: B. At least one input is 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - All inputs are 0. C. At least one input is 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - All inputs are 0. D. All inputs are 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - All inputs are 0.

Câu 70. assign f=(a|b)&(c|d) signify?

A. Structural description

[Đúng] B. Behavioral/dataflow description

C. Gate-level netlist with OR/AND gates

D. None of these

Đáp án đúng: B - Behavioral/dataflow description

Ghi chú/sửa đáp án: Ghi chú: continuous assign chính xác hơn thường được xếp là dataflow; đáp án quiz gọi là behavioral/dataflow.

Phân tích đáp án đúng: Ghi chú: continuous assign chính xác hơn thường được xếp là dataflow; đáp án quiz gọi là behavioral/dataflow.

Phân tích các đáp án sai: A. Structural description: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Behavioral/dataflow description. C. Gate-level netlist with OR/AND gates: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Behavioral/dataflow description. D. None of these: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Behavioral/dataflow description.

Câu 71. 4-input AND gate output is 1 if?

A. At least one input is 1

B. At least one input is 0

C. All inputs are 0

[Đúng] D. All inputs are 1

Đáp án đúng: D - All inputs are 1

Phân tích đáp án đúng: Cổng AND chỉ cho đầu ra bằng 1 khi tất cả ngõ vào đều bằng 1. Primitive Verilog có dạng and(output, input1, input2, ...).

Phân tích các đáp án sai: A. At least one input is 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - All inputs are 1. B. At least one input is 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - All inputs are 1. C. All inputs are 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - All inputs are 1.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 9

Câu 72. A=4'b001x, B=4'b1011, A+B = ?

[Đúng] A. xxxx

B. 1100

C. 1110

D. None

Đáp án đúng: A - xxxx

Phân tích đáp án đúng: Đáp án A - xxxx phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 1100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - xxxx. C. 1110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - xxxx. D. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - xxxx.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 10

Câu 73. Logic level not supported by Verilog?

A. 0

B. 1

C. Z

[Đúng] D. U

Đáp án đúng: D - U

Phân tích đáp án đúng: Đáp án D - U phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - U. B. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - U. C. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - U.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 11

Câu 74. A=4'b011, B=4'b0011, AB = ?**

A. 9

B. Invalid expression

C. 6

[Đúng] D. 27

Đáp án đúng: D - 27

Phân tích đáp án đúng: Toán tử ** trong Verilog là lũy thừa. Cần đổi literal nhị phân sang giá trị thập phân rồi tính cơ số mũ số mũ.

Phân tích các đáp án sai: A. 9: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 27. B. Invalid expression: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 27. C. 6: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 27.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 12

Câu 75. #5 statement1; #15 statement2 executes at?

A. 5

[Đúng] B. 20

C. 15

D. Current simulation time

Đáp án đúng: B - 20

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20. C. 15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20. D. Current simulation time: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 13

Câu 76. Shortest design turnaround time?

- A. Full-custom ASIC
- B. Standard-cell ASIC
- [Đúng] C. FPGA based design
- D. Gate-array ASIC

Đáp án đúng: C - FPGA based design

Phân tích đáp án đúng: Đáp án C - FPGA based design phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Full-custom ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA based design. B. Standard-cell ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA based design. D. Gate-array ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA based design.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 14

Câu 77. Default value of reg?

- A. Z
- B. U
- [Đúng] C. X
- D. 0

Đáp án đúng: C - X

Phân tích đáp án đúng: Đáp án C - X phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. B. U: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. D. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 15

Câu 78. In Verilog, 'h1234 is a?

- A. 16-bit hexadecimal number
- [Đúng] B. 32-bit hexadecimal number
- C. Invalid notation
- D. 4-bit hexadecimal number

Đáp án đúng: B - 32-bit hexadecimal number

Phân tích đáp án đúng: Đáp án B - 32-bit hexadecimal number phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 16-bit hexadecimal number: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 32-bit hexadecimal number. C. Invalid notation: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 32-bit hexadecimal number. D. 4-bit hexadecimal number: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 32-bit hexadecimal number.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 16

Câu 79. If a net has no driver, it gets the value?

- A. 0
- [Đúng] B. Z
- C. U
- D. X

Đáp án đúng: B - Z

Phân tích đáp án đúng: Đáp án B - Z phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Z. C. U: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Z. D. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Z.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 17

Câu 80. Incorrect method of specifying timescale?

[Đúng] A. 100ns/110ps

B. 10ns/1ps

C. 100ns/100ps

D. 1ns/1ps

Đáp án đúng: A - 100ns/110ps

Phân tích đáp án đúng: Trong timescale, độ chính xác thời gian không được nhỏ hơn đơn vị thời gian; vì vậy dạng 100ns/110ps không hợp lệ do 110ps không phải mốc chuẩn nhỏ hơn/quan hệ hợp lệ như 1ps, 10ps, 100ps.

Phân tích các đáp án sai: B. 10ns/1ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps. C. 100ns/100ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps. D. 1ns/1ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 18

Câu 81. A=8'b00111001, B=~|A, value of {A[5:3],3{B}}?

[Đúng] A. 6'b111000

B. 6'b111111

C. 6'b001000

D. None

Đáp án đúng: A - 6'b111000

Phân tích đáp án đúng: Đáp án A - 6'b111000 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 6'b111111: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 6'b111000. C. 6'b001000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 6'b111000. D. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 6'b111000.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 19

Câu 82. In a tri-state buffer, output in high-impedance state means?

[Đúng] A. Output line electrically isolated

B. Output forced 0

C. Output forced 1

D. Short circuit

Đáp án đúng: A - Output line electrically isolated

Phân tích đáp án đúng: Đáp án A - Output line electrically isolated phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Output forced 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Output line electrically isolated. C. Output forced 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Output line electrically isolated. D. Short circuit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Output line electrically isolated.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 20

Câu 83. What is meant by synthesis?

A. Verify specification

[Đúng] B. Generate a circuit from specification

C. None of these

D. Verify operation of a circuit

Đáp án đúng: B - Generate a circuit from specification

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. Verify specification: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Generate a circuit from specification. C. None of these: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Generate a circuit from specification. D. Verify operation of a circuit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Generate a circuit from specification.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 21

Câu 84. A=5'b10011, B=5'b01110, C=|A. Value of {A[3:1],2{C},B[2:0]}?

[Đúng] A. 00111110

B. 00100110

C. None

D. 01111110

Đáp án đúng: A - 00111110

Phân tích đáp án đúng: Đáp án A - 00111110 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 00100110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 00111110. C. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 00111110. D. 01111110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 00111110.

Nguồn: Kiểm tra online lần 1 | Online LMS - Verilog/FPGA | Câu gốc 22

Câu 85. A=4'b1xxz, B=4'b1xxx, A==B?

A. 1

[Đúng] B. 0

C. x

D. z

Đáp án đúng: B - 0

Phân tích đáp án đúng: Đáp án B - 0 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0. C. x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0. D. z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0.

4. Kiểm tra online lần 2 / Quiz Chapter 3

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 1

Câu 86. If A=4'b011 and B=4'b0011, result of AB?**

- A. 9
- B. Invalid expression
- C. 6
- [Đúng] D. 27

Đáp án đúng: D - 27

Phân tích đáp án đúng: Toán tử ** trong Verilog là lũy thừa. Cần đổi literal nhị phân sang giá trị thập phân rồi tính cơ số mũ số mũ.

Phân tích các đáp án sai: A. 9: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 27. B. Invalid expression: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 27. C. 6: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 27.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 2

Câu 87. Initial a=1, b=2; two always @(posedge clock) blocks a=b and b=a. Final value?

- [Đúng] A. None of the above / không xác định do race
- B. a=2,b=1
- C. a=1,b=2
- D. Both same value

Đáp án đúng: A - None of the above / không xác định do race

Ghi chú/sửa đáp án: Sửa theo bản chất mô phỏng: hai always block chạy song song và dùng blocking assignment nên xảy ra race condition; thứ tự thực thi không được đảm bảo.

Phân tích đáp án đúng: Khối initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: B. a=2,b=1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - None of the above / không xác định do race. C. a=1,b=2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - None of the above / không xác định do race. D. Both same value: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - None of the above / không xác định do race.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 3

Câu 88. In Verilog, 'h1234 is a?

- A. 16-bit hexadecimal number
- [Đúng] B. 32-bit hexadecimal number
- C. Invalid notation
- D. 4-bit hexadecimal number

Đáp án đúng: B - 32-bit hexadecimal number

Phân tích đáp án đúng: Đáp án B - 32-bit hexadecimal number phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 16-bit hexadecimal number: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 32-bit hexadecimal number. C. Invalid notation: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 32-bit hexadecimal number. D. 4-bit hexadecimal number: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 32-bit hexadecimal number.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 4

Câu 89. Code trong always @(posedge clock) với data3=din; data2=data3; data1=data2; data0=data1; tổng hợp thành gì?

- A. 4-bit parallel-in parallel-out register
- B. 4-bit shift register
- [Đúng] C. Four D flip-flops all fed with din
- D. None

Đáp án đúng: C - Four D flip-flops all fed with din

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. 4-bit parallel-in parallel-out register: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Four D flip-flops all fed with din. B. 4-bit shift register: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Four D flip-flops all fed with din. D. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Four D flip-flops all fed with din.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 5

Câu 90. A=5'b10011, B=5'b01110, C=~A. Value of {A[3:1],2{C},B[2:0]}?

[Đúng] A. 00111110

B. 00100110

C. None

D. 01111110

Đáp án đúng: A - 00111110

Phân tích đáp án đúng: Đáp án A - 00111110 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 00100110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 00111110. C. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 00111110. D. 01111110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 00111110.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 6

Câu 91. In #5 statement1; #15 statement2, statement2 executes at?

A. 5

[Đúng] B. 20

C. 15

D. Current simulation time

Đáp án đúng: B - 20

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20. C. 15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20. D. Current simulation time: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 7

Câu 92. repeat(x) display và while(y<12) cùng chạy; số lần in x?

A. Always displays 15 as x

B. Cannot be determined exactly

C. 13 times

[Đúng] D. 15 times

Đáp án đúng: D - 15 times

Phân tích đáp án đúng: Đáp án D - 15 times phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Always displays 15 as x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 15 times. B. Cannot be determined exactly: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 15 times. C. 13 times: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 15 times.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 8

Câu 93. Statements true about assign and variable index?

[Đúng] A. Variable index on RHS creates mux; on LHS creates decoder

[Đúng] B. assign can model combinational and some sequential behavior

C. conditional operator always results in mux

D. All of the above

Đáp án đúng: A - Variable index on RHS creates mux; on LHS creates decoder; B - assign can model combinational and some sequential behavior

Phân tích đáp án đúng: Đáp án A - Variable index on RHS creates mux; on LHS creates decoder; B - assign can model combinational and some sequential behavior phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: C. conditional operator always results in mux: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Variable index on RHS creates mux; on LHS creates decoder; B - assign can model combinational and some sequential behavior. D. All of the above: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Variable index on RHS creates mux; on LHS creates decoder; B - assign can model combinational and some sequential behavior.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 9

Câu 94. assign d=~(c|b); assign c=~(a|d); implements what?

A. 2-bit comparator

B. 4-bit shift register

[Đúng] C. 1-bit latch

D. Two NOR gates connected in cascade only

Đáp án đúng: C - 1-bit latch

Phân tích đáp án đúng: Đáp án C - 1-bit latch phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2-bit comparator: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1-bit latch. B. 4-bit shift register: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1-bit latch. D. Two NOR gates connected in cascade only: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1-bit latch.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 10

Câu 95. Purpose of initial procedural block in Verilog testbenches?

A. Multiple initial blocks execute one by one

[Đúng] B. Procedural block executed only once

C. Procedural block for synthesis

D. Always block initializes variables

Đáp án đúng: B - Procedural block executed only once

Phân tích đáp án đúng: Khối initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: A. Multiple initial blocks execute one by one: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Procedural block executed only once. C. Procedural block for synthesis: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Procedural block executed only once. D. Always block initializes variables: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Procedural block executed only once.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 11

Câu 96. Which is not a correct timescale method?

[Đúng] A. 100ns/110ps

B. 10ns/1ps

C. 100ns/100ps

D. 1ns/1ps

Đáp án đúng: A - 100ns/110ps

Phân tích đáp án đúng: Trong timescale, độ chính xác thời gian không được nhỏ hơn đơn vị thời gian; vì vậy dạng 100ns/110ps không hợp lệ do 110ps không phải mốc chuẩn nhỏ hơn/quan hệ hợp lệ như 1ps, 10ps, 100ps.

Phân tích các đáp án sai: B. 10ns/1ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps. C. 100ns/100ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps. D. 1ns/1ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 12

Câu 97. What is meant by synthesis?

A. Verify specification

[Đúng] B. Generate a circuit from specification

C. None

D. Verify operation

Đáp án đúng: B - Generate a circuit from specification

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. Verify specification: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Generate a circuit from specification. C. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Generate a circuit from specification. D. Verify operation: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Generate a circuit from specification.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 13

Câu 98. A,B,C,D are reg, reg, integer, wire [7:0]. Which assignments are allowed inside procedural block?

A. D=C+1

B. D=A+B

[Đúng] C. B[3:0]=D[4:1]+1

[Đúng] D. C=A+D

Đáp án đúng: C - B[3:0]=D[4:1]+1; D - C=A+D

Phân tích đáp án đúng: assign là phép gán liên tục, về trái phải là net như wire. reg/logic thường được gán trong khối always hoặc initial.

Phân tích các đáp án sai: A. D=C+1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - B[3:0]=D[4:1]+1; D - C=A+D. B. D=A+B: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - B[3:0]=D[4:1]+1; D - C=A+D.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 14

Câu 99. What does #5 indicate in simulation?

A. Schedule next statement at absolute time 5

[Đúng] B. Delay 5 time units before next statement

C. Pause following statements after time 5

D. Delay unit is 5 ns

Đáp án đúng: B - Delay 5 time units before next statement

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. Schedule next statement at absolute time 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Delay 5 time units before next statement. C. Pause following statements after time 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Delay 5 time units before next statement. D. Delay unit is 5 ns: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Delay 5 time units before next statement.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 15

Câu 100. Asynchronous active-low clear, posedge clk counter, one always block: event expression?

A. always @(posedge clk)

B. None of these

C. always @(negedge clear)

[Đúng] D. always @(posedge clk or negedge clear)

Đáp án đúng: D - always @(posedge clk or negedge clear)

Phân tích đáp án đúng: Reset bất đồng bộ xuất hiện trực tiếp trong sensitivity list cùng clock, ví dụ posedge clk or negedge reset, nên có thể tác động không cần chờ cạnh clock tiếp theo.

Phân tích các đáp án sai: A. always @(posedge clk): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - always @(posedge clk or negedge clear). B. None of these: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - always @(posedge clk or negedge clear). C. always @(negedge clear): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - always @(posedge clk or negedge clear).

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 16

Câu 101. Which is true for repeat loop?

- A. Iterate indefinitely
- B. Repeat exactly two times
- C. Iterate until condition true

[Đúng] D. None of these

Đáp án đúng: D - None of these

Phân tích đáp án đúng: Đáp án D - None of these phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Iterate indefinitely: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - None of these. B. Repeat exactly two times: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - None of these. C. Iterate until condition true: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - None of these.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 17

Câu 102. Pure combinational circuit cần liệt kê tất cả inputs trong sensitivity list?

- A. None
- [Đúng] B. Yes
- C. No
- D. Depends on coding style

Đáp án đúng: B - Yes

Phân tích đáp án đúng: Đáp án B - Yes phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Yes. C. No: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Yes. D. Depends on coding style: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Yes.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 18

Câu 103. integer a,b,c,d; a=25;b=12;c=5;d=17;a=b+c;b=a-15;c=a+d;d=c+d. Final d?

- A. 53
- B. 49
- [Đúng] C. 51
- D. 58

Đáp án đúng: C - 51

Phân tích đáp án đúng: Đáp án C - 51 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 53: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 51. B. 49: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 51. D. 58: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 51.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 19

Câu 104. Module output a=0 khi b=00 hoặc 11, a=1 khi b=01 hoặc 10. Synthesis tạo mạch gì?

- A. Error

B. AND

[Đúng] C. XOR

D. Latch

Đáp án đúng: C - XOR

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. Error: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - XOR. B. AND: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - XOR. D. Latch: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - XOR.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 20

Câu 105. If a net has no driver, it gets value?

A. 0

[Đúng] B. Z

C. U

D. X

Đáp án đúng: B - Z

Phân tích đáp án đúng: Đáp án B - Z phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Z. C. U: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Z. D. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Z.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 21

Câu 106. False statements for Verilog modules?

A. 4 instantiations create 4 hardware copies

[Đúng] B. Calling module multiple times creates only one copy after synthesis

C. Module cannot contain definitions of other modules

[Đúng] D. More than one module cannot be instantiated inside another module

Đáp án đúng: B - Calling module multiple times creates only one copy after synthesis; D - More than one module cannot be instantiated inside another module

Phân tích đáp án đúng: Đáp án B - Calling module multiple times creates only one copy after synthesis; D - More than one module cannot be instantiated inside another module phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 4 instantiations create 4 hardware copies: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Calling module multiple times creates only one copy after synthesis; D - More than one module cannot be instantiated inside another module. C. Module cannot contain definitions of other modules: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Calling module multiple times creates only one copy after synthesis; D - More than one module cannot be instantiated inside another module.

Nguồn: Kiểm tra online lần 2 / Quiz Chapter 3 | Quiz Chapter 3 - Verilog HDL | Câu gốc 22

Câu 107. Default value of reg is?

A. Z

[Đúng] B. X

C. 0

D. U

Đáp án đúng: B - X

Phân tích đáp án đúng: Đáp án B - X phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - X. C. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - X. D. U: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - X.

Câu 108. Module guess: always @(data) uses cond but cond absent from sensitivity list. What is true after synthesis?

A. Sequential circuit/storage element for result

B. None

[Đúng] C. Wire for result

[Đúng] D. Combinational circuit will be generated

Đáp án đúng: C - Wire for result; D - Combinational circuit will be generated

Ghi chú/sửa đáp án: Ghi chú: always mô tả tổ hợp thiếu cond trong sensitivity list có thể gây sai mô phỏng, nhưng tổng hợp vẫn suy ra logic tổ hợp theo các nhánh gán đầy đủ.

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. Sequential circuit/storage element for result: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Wire for result; D - Combinational circuit will be generated. B. None: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Wire for result; D - Combinational circuit will be generated.

Câu 109. Code có forever clk1=!clk1; repeat(5) #5 clk2=~clk2; #75 \$finish; điều gì đúng?

A. clk2 never changes

B. clk1 changes indefinitely until time 75

[Đúng] C. The block will never terminate

D. clk2 changes 50 times

Đáp án đúng: C - The block will never terminate

Ghi chú/sửa đáp án: Sửa theo bản chất: forever không có delay tạo vòng lặp zero-delay vô hạn, nên các lệnh phía sau không chạy được.

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. clk2 never changes: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - The block will never terminate. B. clk1 changes indefinitely until time 75: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - The block will never terminate. D. clk2 changes 50 times: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - The block will never terminate.

Câu 110. Which statement about assign is/are true?

A. None of these

[Đúng] B. assign implements continuous assignment to a net on LHS

[Đúng] C. assign can model a latch/sequential behavior in some forms

D. assign continuous assignment to a reg on LHS

Đáp án đúng: B - assign implements continuous assignment to a net on LHS; C - assign can model a latch/sequential behavior in some forms

Phân tích đáp án đúng: Đáp án B - assign implements continuous assignment to a net on LHS; C - assign can model a latch/sequential behavior in some forms phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. None of these: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - assign implements continuous assignment to a net on LHS; C - assign can model a latch/sequential behavior in some forms. D. assign continuous assignment to a reg on LHS: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - assign implements continuous assignment to a net on LHS; C - assign can model a latch/sequential behavior in some forms.

5. Ngân hàng tổng hợp - chỉ Chương 1 đến Chương 6

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 1 | Trang 3

Câu 111. Quá trình thiết kế vi mạch hiện nay trên cơ sở ASIS, FGPA gồm bao nhiêu tầng?

- A. 3
- B. 5
- [Đúng] C. 7
- D. 8

Đáp án đúng: C - 7

Phân tích đáp án đúng: Đáp án C - 7 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 7. B. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 7. D. 8: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 7.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 2 | Trang 3

Câu 112. Nhiệm vụ của người thiết kế (Front - End) chiếm bao nhiêu tầng trong tổng số?

- A. 2
- [Đúng] B. 3
- C. 5
- D. 4

Đáp án đúng: B - 3

Phân tích đáp án đúng: Đáp án B - 3 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. C. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. D. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 3 | Trang 3

Câu 113. Nhiệm vụ của nhà sản xuất (Back - End) chiếm bao nhiêu tầng trong tổng số?

- A. 2
- B. 3
- C. 5
- [Đúng] D. 4

Đáp án đúng: D - 4

Phân tích đáp án đúng: Đáp án D - 4 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4. B. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4. C. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 4 | Trang 3

Câu 114. Tầng thứ nhất có nhiệm vụ?

- [Đúng] A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.
- B. Thực hiện mô phỏng và đánh giá
- C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.
- D. Đi dây tự động cho hệ thống.

Đáp án đúng: A - Viết chương trình hệ thống, chương trình mô phỏng và các thông số.

Phân tích đáp án đúng: Đáp án A - Viết chương trình hệ thống, chương trình mô phỏng và các thông số. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Thực hiện mô phỏng và đánh giá: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Viết chương trình hệ thống, chương trình mô phỏng và các thông số.. C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Viết chương trình hệ thống, chương trình mô phỏng và các thông số.. D. Đi dây tự động cho hệ thống.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Viết chương trình hệ thống, chương trình mô phỏng và các thông số..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 5 | Trang 3

Câu 115. Tầng thứ hai có nhiệm vụ?

A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.

[Đúng] B. Thực hiện mô phỏng và đánh giá

C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

D. Đi dây tự động cho hệ thống.

Đáp án đúng: B - Thực hiện mô phỏng và đánh giá

Phân tích đáp án đúng: Đáp án B - Thực hiện mô phỏng và đánh giá phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thực hiện mô phỏng và đánh giá. C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thực hiện mô phỏng và đánh giá. D. Đi dây tự động cho hệ thống.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thực hiện mô phỏng và đánh giá.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 6 | Trang 3

Câu 116. Tầng thứ ba có nhiệm vụ?

A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.

B. Thực hiện mô phỏng và đánh giá

[Đúng] C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

D. Đi dây tự động cho hệ thống.

Đáp án đúng: C - Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

Phân tích đáp án đúng: Đáp án C - Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.. B. Thực hiện mô phỏng và đánh giá: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.. D. Đi dây tự động cho hệ thống.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 7 | Trang 3

Câu 117. Tầng thứ tư có nhiệm vụ?

[Đúng] A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

B. Đi dây tự động cho hệ thống.

C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Đáp án đúng: A - Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

Phân tích đáp án đúng: Đáp án A - Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Đì dây tự động cho hệ thống.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.. C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.. D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 8 | Trang 4

Câu 118. Tầng thứ năm có nhiệm vụ?

A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

[Đúng] B. Đì dây tự động cho hệ thống.

C. Kiểm tra các hoạt động logic và kết quả cuối cùng.

D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Đáp án đúng: B - Đì dây tự động cho hệ thống.

Phân tích đáp án đúng: Đáp án B - Đì dây tự động cho hệ thống. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đì dây tự động cho hệ thống.. C. Kiểm tra các hoạt động logic và kết quả cuối cùng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đì dây tự động cho hệ thống.. D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đì dây tự động cho hệ thống..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 9 | Trang 4

Câu 119. Tầng thứ sáu có nhiệm vụ?

A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

B. Đì dây tự động cho hệ thống.

C. Kiểm tra các hoạt động logic và kết quả cuối cùng.

[Đúng] D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Đáp án đúng: D - Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Phân tích đáp án đúng: Đáp án D - Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.. B. Đì dây tự động cho hệ thống.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.. C. Kiểm tra các hoạt động logic và kết quả cuối cùng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 10 | Trang 4

Câu 120. Tầng thứ bảy có nhiệm vụ?

A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

B. Đì dây tự động cho hệ thống.

[Đúng] C. Kiểm tra các hoạt động logic và kết quả cuối cùng.

D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Đáp án đúng: C - Kiểm tra các hoạt động logic và kết quả cuối cùng.

Phân tích đáp án đúng: Đáp án C - Kiểm tra các hoạt động logic và kết quả cuối cùng. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Kiểm tra các hoạt động logic và kết quả cuối cùng.. B. Đì dây tự động cho hệ thống.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Kiểm tra các hoạt động logic và kết quả cuối cùng.. D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Kiểm tra các hoạt động logic và kết quả cuối cùng..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 11 | Trang 4

Câu 121. Tầng thứ nhất gồm mấy công đoạn:

- A. 2
- [Đúng] B. 3
- C. 4
- D. 1

Đáp án đúng: B - 3

Phân tích đáp án đúng: Đáp án B - 3 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 12 | Trang 4

Câu 122. Tầng thứ ba gồm mấy công đoạn:

- A. 2
- [Đúng] B. 3
- C. 4
- D. 1

Đáp án đúng: B - 3

Phân tích đáp án đúng: Đáp án B - 3 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 13 | Trang 4

Câu 123. Tầng thứ sáu gồm mấy công đoạn:

- [Đúng] A. 2
- B. 3
- C. 4
- D. 1

Đáp án đúng: A - 2

Phân tích đáp án đúng: Đáp án A - 2 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 14 | Trang 4

Câu 124. Tầng thứ sáu gồm mấy công đoạn:

- [Đúng] A. 2
- B. 3
- C. 4
- D. 1

Đáp án đúng: A - 2

Phân tích đáp án đúng: Đáp án A - 2 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 15 | Trang 4

Câu 125. Ở tầng thứ bảy, sau khi kiểm tra tính logic của hệ thống, đến bước cuối cùng tổng hợp file tapeout. Định nghĩa nào sau đây là đúng với file tapeout?

A. Là file chứa đựng các quy tắc thiết kế được quy ước trước giữa hai bên.

[Đúng] B. Là kết quả cuối cùng của quá trình thiết kế hoặc dưới dạng PCB trước khi sản xuất.

C. Là kết quả thu được thì các hoạt động đánh giá logic và chú thích.

D. Cả ba phương án trên.

Đáp án đúng: B - Là kết quả cuối cùng của quá trình thiết kế hoặc dưới dạng PCB trước khi sản xuất.

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. Là file chứa đựng các quy tắc thiết kế được quy ước trước giữa hai bên.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Là kết quả cuối cùng của quá trình thiết kế hoặc dưới dạng PCB trước khi sản xuất.. C. Là kết quả thu được thì các hoạt động đánh giá logic và chú thích.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Là kết quả cuối cùng của quá trình thiết kế hoặc dưới dạng PCB trước khi sản xuất.. D. Cả ba phương án trên.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Là kết quả cuối cùng của quá trình thiết kế hoặc dưới dạng PCB trước khi sản xuất..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 16 | Trang 5

Câu 126. Các công việc được thực hiện ở bước Front - End là?

A. Chương trình mô tả phần cứng

B. Mô phỏng

C. Tổng hợp

[Đúng] D. Cả ba phương án đều đúng.

Đáp án đúng: D - Cả ba phương án đều đúng.

Phân tích đáp án đúng: Đáp án D - Cả ba phương án đều đúng. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Chương trình mô tả phần cứng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án đều đúng.. B. Mô phỏng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án đều đúng.. C. Tổng hợp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án đều đúng..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 17 | Trang 5

Câu 127. Các công việc được thực hiện ở bước Back - End là?

A. Sắp xếp bố cục và đi dây.

B. Phân tích thời gian và kiểm tra hoạt động.

C. Cả A, B đều sai.

[Đúng] D. Phương án C sai.

Đáp án đúng: D - Phương án C sai.

Phân tích đáp án đúng: Đáp án D - Phương án C sai. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Sắp xếp bố cục và đi dây.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phương án C sai.. B. Phân tích thời gian và kiểm tra hoạt động.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phương án C sai.. C. Cả A, B đều sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phương án C sai..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 18 | Trang 5

Câu 128. Những đặc điểm nào là hạn chế của mạch rời rạc so với mạch tích hợp?

A. Tiêu tốn điện năng, giới hạn các ứng dụng.

B. Diện tích lớn, tốc độ vừa phải.

C. Cả A, B đều sai.

[Đúng] D. Phương án C sai.

Đáp án đúng: D - Phương án C sai.

Phân tích đáp án đúng: Đáp án D - Phương án C sai. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tiêu tốn điện năng, giới hạn các ứng dụng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phương án C sai.. B. Diện tích lớn, tốc độ vừa phải.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phương án C sai.. C. Cả A, B đều sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phương án C sai..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 19 | Trang 5

Câu 129. Những đặc điểm nào là ưu điểm của mạch tích hợp so với mạch rời rạc.

A. Khả năng ứng dụng cao, tiêu thụ nguồn thấp.

B. Diện tích nhỏ, tốc độ xử lý cao.

[Đúng] C. Cả A, B đều đúng.

D. Phương án C sai.

Đáp án đúng: C - Cả A, B đều đúng.

Phân tích đáp án đúng: Đáp án C - Cả A, B đều đúng. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Khả năng ứng dụng cao, tiêu thụ nguồn thấp.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A, B đều đúng.. B. Diện tích nhỏ, tốc độ xử lý cao.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A, B đều đúng.. D. Phương án C sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A, B đều đúng..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 20 | Trang 5

Câu 130. Bóng bán dẫn đầu tiên khởi đầu kỷ nguyên transistor ra đời vào năm nào?

A. 1940

B. 1945

[Đúng] C. 1947

D. 2003

Đáp án đúng: C - 1947

Phân tích đáp án đúng: Đáp án C - 1947 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1940: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1947. B. 1945: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1947. D. 2003: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1947.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 21 | Trang 5

Câu 131. Bóng bán dẫn tiếp giáp đầu tiên được sản xuất hàng loạt vào năm nào?

A. 1940

B. 1945

C. 1947

[Đúng] D. 1951

Đáp án đúng: D - 1951

Phân tích đáp án đúng: Đáp án D - 1951 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1940: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1951. B. 1945: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1951. C. 1947: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1951.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 22 | Trang 5

Câu 132. Phát biểu định luật Moore về sự phát triển mật độ tích hợp của transistor.

A. Số lượng transistor được tăng lên gấp đôi mỗi 18 tháng.

B. Kích thước của mỗi mạch tích hợp được giảm đi phân nửa sau mỗi 18 tháng.

C. Số lượng transistor được tăng lên gấp đôi mỗi 2 năm.

[Đúng] D. Cả A và B đều đúng.

Đáp án đúng: D - Cả A và B đều đúng.

Phân tích đáp án đúng: Đáp án D - Cả A và B đều đúng. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Số lượng transistor được tăng lên gấp đôi mỗi 18 tháng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B đều đúng.. B. Kích thước của mỗi mạch tích hợp được giảm đi phân nửa sau mỗi 18 tháng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B đều đúng.. C. Số lượng transistor được tăng lên gấp đôi mỗi 2 năm.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B đều đúng..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 23 | Trang 6

Câu 133. Vi xử lý Intel 4004 ra đời đầu tiên vào năm 1971 với số lượng transistor và tốc độ xử lý đạt được là bao nhiêu?

A. 2300 transistor – 1GHz.

[Đúng] B. 2300 transistor – 1MHz. 140 triệu transistor – 1MHz.

D. 2300 triệu transistor – 1MHz.

Đáp án đúng: B - 2300 transistor – 1MHz. 140 triệu transistor – 1MHz.

Phân tích đáp án đúng: Đáp án B - 2300 transistor – 1MHz. 140 triệu transistor – 1MHz. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2300 transistor – 1GHz.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 2300 transistor – 1MHz. 140 triệu transistor – 1MHz.. D. 2300 triệu transistor – 1MHz.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 2300 transistor – 1MHz. 140 triệu transistor – 1MHz..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 24 | Trang 6

Câu 134. Công nghệ SSI với số lượng transistor là?

[Đúng] A. 10

B. 100

C. 1000

D. 10.000

Đáp án đúng: A - 10

Phân tích đáp án đúng: Đáp án A - 10 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 10. C. 1000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 10. D. 10.000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 10.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 25 | Trang 6

Câu 135. Công nghệ MSI với số lượng transistor là?

A. 10

B. 100

[Đúng] C. 1000

D. 10.000

Đáp án đúng: C - 1000

Phân tích đáp án đúng: Đáp án C - 1000 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1000. B. 100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1000. D. 10.000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1000.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 26 | Trang 6

Câu 136. Công nghệ LSI với số lượng transistor là?

A. 10

- B. 100
C. 1000

[Đúng] D. 10.000

Đáp án đúng: D - 10.000

Phân tích đáp án đúng: Đáp án D - 10.000 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 10.000. B. 100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 10.000. C. 1000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 10.000.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 27 | Trang 6

Câu 137. Công nghệ VLSI với số lượng transistor là?

- A. 10
B. 100
C. 10.000

[Đúng] D. >10.000

Đáp án đúng: D - >10.000

Phân tích đáp án đúng: Đáp án D - >10.000 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - >10.000. B. 100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - >10.000. C. 10.000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - >10.000.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 1: GIỚI THIỆU | Câu gốc 28 | Trang 6

Câu 138. Quá trình sản xuất IC bao gồm?

[Đúng] A. Silic ->Silic wafer-> Patterned Silicon Wafer-> Unpackaged Die-> Packaged Die-> Test.

B. Silic-> Silic wafer-> Unpackaged Die-> Patterned Silicon Wafer-> Packaged Die-> Test.

C. Silic -> Unpackaged Die-> Silic wafer-> Packaged Die-> Patterned Silicon Wafer-> Test.

D. Silic -> Unpackaged Die-> Silic wafer-> Patterned Silicon Wafer-> Packaged Die-> Test.

Đáp án đúng: A - Silic ->Silic wafer-> Patterned Silicon Wafer-> Unpackaged Die-> Packaged Die-> Test.

Phân tích đáp án đúng: Đáp án A - Silic ->Silic wafer-> Patterned Silicon Wafer-> Unpackaged Die-> Packaged Die-> Test. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Silic-> Silic wafer-> Unpackaged Die-> Patterned Silicon Wafer-> Packaged Die-> Test.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Silic ->Silic wafer-> Patterned Silicon Wafer-> Unpackaged Die-> Packaged Die-> Test.. C. Silic -> Unpackaged Die-> Silic wafer-> Packaged Die-> Patterned Silicon Wafer-> Test.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Silic ->Silic wafer-> Patterned Silicon Wafer-> Unpackaged Die-> Packaged Die-> Test.. D. Silic -> Unpackaged Die-> Silic wafer-> Patterned Silicon Wafer-> Packaged Die-> Test.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Silic ->Silic wafer-> Patterned Silicon Wafer-> Unpackaged Die-> Packaged Die-> Test..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 1 | Trang 7

Câu 139. IC số gồm hai nền tảng lớn nào?

A. FPGA và ASIC

[Đúng] B. PLDs và ASIC

C. PLDs và FPGA

D. ASIC và SPLD

Đáp án đúng: B - PLDs và ASIC

Phân tích đáp án đúng: Đáp án B - PLDs và ASIC phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự

thiết kế.

Phân tích các đáp án sai: A. FGPA và ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - PLDs và ASIC. C. PLDs và FGPA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - PLDs và ASIC. D. ASIC và SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - PLDs và ASIC.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 2 | Trang 7

Câu 140. Các thiết bị FPGA thuộc nền tảng nào?

[Đúng] A. PLDs

B. ASIC

C. SPLD

D. Full Custom

Đáp án đúng: A - PLDs

Phân tích đáp án đúng: Đáp án A - PLDs phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PLDs. C. SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PLDs. D. Full Custom: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PLDs.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 3 | Trang 7

Câu 141. PLD viết tắt cho?

[Đúng] A. Programmable Logic Devices

B. Polyester floor-standing enclosure

C. Programmable Lower Devices

D. Cả 3 đều sai

Đáp án đúng: A - Programmable Logic Devices

Phân tích đáp án đúng: Đáp án A - Programmable Logic Devices phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Polyester floor-standing enclosure: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Programmable Logic Devices. C. Programmable Lower Devices: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Programmable Logic Devices. D. Cả 3 đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Programmable Logic Devices.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 4 | Trang 7

Câu 142. ASIC viết tắt cho?

[Đúng] A. Application-Specific Integrated Circuit

B. Amplification - Semiconductor Integrated Circuit

C. Access - Synthesis Intergrated Chip

D. All Synthesis Intergrated System

Đáp án đúng: A - Application-Specific Integrated Circuit

Phân tích đáp án đúng: Đáp án A - Application-Specific Integrated Circuit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Amplification - Semiconductor Integrated Circuit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Application-Specific Integrated Circuit. C. Access - Synthesis Intergrated Chip: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Application-Specific Integrated Circuit. D. All Synthesis Intergrated System: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Application-Specific Integrated Circuit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 5 | Trang 7

Câu 143. FGPA viết tắt cho?

- A. Family Group Programmable Accessor
- B. Found Gate Process Amplication
- [Đúng] C. Field Programmable Gate Array
- D. Fet Gate Process Application.

Đáp án đúng: C - Field Programmable Gate Array

Phân tích đáp án đúng: Đáp án C - Field Programmable Gate Array phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Family Group Programmable Accessor: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Field Programmable Gate Array. B. Found Gate Process Amplication: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Field Programmable Gate Array. D. Fet Gate Process Application.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Field Programmable Gate Array.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 6 | Trang 7

Câu 144. Nền tảng các thiết bị lập trình được PLD bao gồm:

- [Đúng] A. SPLD, CPLD và FGPA
- B. FGPA và ASIC
- C. SPLD và CPLD
- D. Semi - Custom và Full - Custom

Đáp án đúng: A - SPLD, CPLD và FGPA

Phân tích đáp án đúng: Đáp án A - SPLD, CPLD và FGPA phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. FGPA và ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - SPLD, CPLD và FGPA. C. SPLD và CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - SPLD, CPLD và FGPA. D. Semi - Custom và Full - Custom: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - SPLD, CPLD và FGPA.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 7 | Trang 7

Câu 145. Nền tảng các mạch tích hợp với một ứng dụng cụ thể bao gồm:

- A. SPLD, CPLD và FGPA
- B. FGPA và ASIC
- C. SPLD và CPLD
- [Đúng] D. Semi - Custom và Full - Custom

Đáp án đúng: D - Semi - Custom và Full - Custom

Phân tích đáp án đúng: Đáp án D - Semi - Custom và Full - Custom phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. SPLD, CPLD và FGPA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Semi - Custom và Full - Custom. B. FGPA và ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Semi - Custom và Full - Custom. C. SPLD và CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Semi - Custom và Full - Custom.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 8 | Trang 8

Câu 146. Ưu điểm của FGPA là?

- A. Giá thành rẻ với số lượng nhỏ.
- B. Rủi ro tài chính thấp hơn.
- [Đúng] C. Cả A và B đều đúng
- D. Phương án C sai.

Đáp án đúng: C - Cả A và B đều đúng

Phân tích đáp án đúng: Đáp án C - Cả A và B đều đúng phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Giá thành rẻ với số lượng nhỏ.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng. B. Rủi ro tài chính thấp hơn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng. D. Phương án C sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 9 | Trang 8

Câu 147. Nhược điểm của FPGA là?

- A. Tốc độ chậm hơn ASIC từ 2 đến 3 lần.
- B. Tiêu thụ điện năng lớn, sử dụng nhiều transistor trên mỗi đơn vị logic.
- C. Diện tích lớn từ 20 đến 30 lần so với ASIC.

[Đúng] D. Cả ba phương án không sai.

Đáp án đúng: D - Cả ba phương án không sai.

Phân tích đáp án đúng: Đáp án D - Cả ba phương án không sai. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tốc độ chậm hơn ASIC từ 2 đến 3 lần.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án không sai.. B. Tiêu thụ điện năng lớn, sử dụng nhiều transistor trên mỗi đơn vị logic.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án không sai.. C. Diện tích lớn từ 20 đến 30 lần so với ASIC.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án không sai..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 10 | Trang 8

Câu 148. Ưu điểm của công nghệ ASIC là?

- A. Tốc độ xử lý nhanh, tiêu thụ điện năng nhỏ.
- B. Giá thành rẻ nếu sản xuất với số lượng lớn.
- C. Sử dụng ít transistor hơn trên mỗi đơn vị logic.

[Đúng] D. Cả ba phương án trên không sai.

Đáp án đúng: D - Cả ba phương án trên không sai.

Phân tích đáp án đúng: Đáp án D - Cả ba phương án trên không sai. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tốc độ xử lý nhanh, tiêu thụ điện năng nhỏ.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án trên không sai.. B. Giá thành rẻ nếu sản xuất với số lượng lớn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án trên không sai.. C. Sử dụng ít transistor hơn trên mỗi đơn vị logic.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án trên không sai..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 11 | Trang 8

Câu 149. Nhược điểm của ASIC là?

- A. Ứng dụng cố định, không thể lập trình.
- B. Thời gian chế tạo rất lâu đến vài tháng.
- C. Chi phí kỹ thuật và các công cụ thiết kế rất đắt.

[Đúng] D. Cả ba phương án trên không thể sai.

Đáp án đúng: D - Cả ba phương án trên không thể sai.

Phân tích đáp án đúng: Đáp án D - Cả ba phương án trên không thể sai. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Ứng dụng cố định, không thể lập trình.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án trên không thể sai.. B. Thời gian chế tạo rất lâu đến vài tháng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án trên không thể sai.. C.

Chi phí kỹ thuật và các công cụ thiết kế rất đắt.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba phương án trên không thể sai..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 12 | Trang 8

Câu 150. Những đặc trưng nào là của công nghệ ASIC.

[Đúng] A. Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.

B. Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.

C. Cả A và B đều đúng.

D. Cả A và B đều sai.

Đáp án đúng: A - Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.

Phân tích đáp án đúng: Đáp án A - Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.. C. Cả A và B đều đúng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.. D. Cả A và B đều sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 13 | Trang 8

Câu 151. Những đặc trưng nào là của công nghệ FPGA

A. Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.

[Đúng] B. Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.

C. Cả A và B đều đúng.

D. Cả A và B đều sai.

Đáp án đúng: B - Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.

Phân tích đáp án đúng: Đáp án B - Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.. C. Cả A và B đều đúng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.. D. Cả A và B đều sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 14 | Trang 9

Câu 152. Công nghệ nào không có thiết kế bố trí vật lý?

[Đúng] A. FPGA

B. ASIC

C. SPLD

D. CPLD

Đáp án đúng: A - FPGA

Phân tích đáp án đúng: Đáp án A - FPGA phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FPGA. C. SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FPGA. D. CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FPGA.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 15 | Trang 10

Câu 153. Công nghệ nào sau khi thiết kế được kết thúc bởi một dòng bit được dùng để cấu hình các thiết bị?

[Đúng] A. FPGA

B. ASIC

C. SPLD

D. CPLD

Đáp án đúng: A - FPGA

Phân tích đáp án đúng: Đáp án A - FPGA phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FPGA. C. SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FPGA. D. CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FPGA.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 16 | Trang 10

Câu 154. SPLD viết tắt cho?

[Đúng] A. Simple Programmable Logic Device

B. Complex Programmable Logic Device

C. Synthesis Programmable Logic Device

D. Software Programmable Logic Device

Đáp án đúng: A - Simple Programmable Logic Device

Phân tích đáp án đúng: Đáp án A - Simple Programmable Logic Device phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Complex Programmable Logic Device: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Simple Programmable Logic Device. C. Synthesis Programmable Logic Device: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Simple Programmable Logic Device. D. Software Programmable Logic Device: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Simple Programmable Logic Device.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 17 | Trang 10

Câu 155. CPLD viết tắt cho?

A. Simple Programmable Logic Device

[Đúng] B. Complex Programmable Logic Device

C. Synthesis Programmable Logic Device

D. Software Programmable Logic Device

Đáp án đúng: B - Complex Programmable Logic Device

Phân tích đáp án đúng: Đáp án B - Complex Programmable Logic Device phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Simple Programmable Logic Device: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Complex Programmable Logic Device. C. Synthesis Programmable Logic Device: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Complex Programmable Logic Device. D. Software Programmable Logic Device: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Complex Programmable Logic Device.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 18 | Trang 10

Câu 156. Các mạch tích hợp PAL có đặc điểm?

[Đúng] A. Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.

B. Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.

C. Có khả năng lập trình và xóa để lập trình lại.

D. Phát triển vượt bậc hơn so với mạch PLD.

Đáp án đúng: A - Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.

Phân tích đáp án đúng: Đáp án A - Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.. C. Có khả năng lập trình và xóa để lập trình lại.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.. D. Phát triển vượt bậc hơn so với mạch PLD.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 19 | Trang 10

Câu 157. Các mạch tích hợp GAL có đặc điểm?

A. Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.

[Đúng] B. Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.

C. Có khả năng lập trình và xóa để lập trình lại.

D. Phát triển vượt bậc hơn so với mạch PLD.

Đáp án đúng: B - Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.

Phân tích đáp án đúng: Đáp án B - Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.. C. Có khả năng lập trình và xóa để lập trình lại.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.. D. Phát triển vượt bậc hơn so với mạch PLD.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 20 | Trang 10

Câu 158. Phương pháp thiết lập hàm logic bằng cách nhóm các số 0 ở ngõ ra là?

A. Sum of Product

[Đúng] B. Product of Sums

C. Multiply of Sums

D. Sum of Multiplication

Đáp án đúng: B - Product of Sums

Phân tích đáp án đúng: Đáp án B - Product of Sums phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Sum of Product: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Product of Sums. C. Multiply of Sums: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Product of Sums. D. Sum of Multiplication: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Product of Sums.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 21 | Trang 10

Câu 159. Phương pháp thiết lập hàm logic bằng cách nhóm các số 1 ở ngõ ra là?

[Đúng] A. Sum of Product

B. Product of Sums

C. Multiply of Sums

D. Sum of Multiplication

Đáp án đúng: A - Sum of Product

Phân tích đáp án đúng: Đáp án A - Sum of Product phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Product of Sums: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sum of Product. C. Multiply of Sums: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sum of Product. D. Sum of Multiplication: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sum of Product.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 22 | Trang 11

Câu 160. Trong phương pháp SOP, các phần tử được nhân lại với nhau để ngỏ ra bằng 1 được gọi là?

[Đúng] A. Minterms

B. Maxterms

C. Sumterms

D. Parterms

Đáp án đúng: A - Minterms

Phân tích đáp án đúng: Đáp án A - Minterms phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Maxterms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Minterms. C. Sumterms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Minterms. D. Parterms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Minterms.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 23 | Trang 11

Câu 161. Trong phương pháp POS, các phần tử được cộng lại với nhau để ngỏ ra bằng 0 được gọi là?

A. Minterms

[Đúng] B. Maxterms

C. Product-terms

D. Parterms

Đáp án đúng: B - Maxterms

Phân tích đáp án đúng: Đáp án B - Maxterms phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Minterms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Maxterms. C. Product-terms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Maxterms. D. Parterms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Maxterms.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 24 | Trang 11

Câu 162. Trong nhóm vi mạch SPLD (Simple Programmable Logic Device), bao gồm:

[Đúng] A. PAL, GAL

B. FPGA, ASIC

C. PLA, GAL

D. FPGA, GAL

Đáp án đúng: A - PAL, GAL

Phân tích đáp án đúng: Đáp án A - PAL, GAL phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. FPGA, ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PAL, GAL. C. PLA, GAL: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PAL, GAL. D. FPGA, GAL: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PAL, GAL.

Câu 163. Chọn phương án sai

- [Đúng] A. PAL có thể lập trình nhiều lần
B. GAL có thể lập trình nhiều lần
C. PAL chỉ có thể lập trình một lần
D. Chỉ có GAL mới có thể lập trình được

Đáp án đúng: A - PAL có thể lập trình nhiều lần

Phân tích đáp án đúng: Đáp án A - PAL có thể lập trình nhiều lần phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. GAL có thể lập trình nhiều lần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PAL có thể lập trình nhiều lần. C. PAL chỉ có thể lập trình một lần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PAL có thể lập trình nhiều lần. D. Chỉ có GAL mới có thể lập trình được: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - PAL có thể lập trình nhiều lần.

Câu 164. Trong cấu trúc PLA bao gồm bao nhiêu tầng?

- A. 2
[Đúng] B. 3
C. 4
D. 5

Đáp án đúng: B - 3

Phân tích đáp án đúng: Đáp án B - 3 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. D. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3.

Câu 165. Các tầng trong cấu trúc PLA bao gồm?

- A. Đầu vào đảo -> Tầng AND -> Tầng OR
B. Đầu vào không đảo -> Tầng AND -> Tầng OR
[Đúng] C. Đầu vào đảo và không đảo -> Tầng AND -> Tầng OR
D. Đầu vào đảo và không đảo -> Tầng OR-> Tầng AND

Đáp án đúng: C - Đầu vào đảo và không đảo -> Tầng AND -> Tầng OR

Phân tích đáp án đúng: Đáp án C - Đầu vào đảo và không đảo -> Tầng AND -> Tầng OR phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Đầu vào đảo -> Tầng AND -> Tầng OR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Đầu vào đảo và không đảo -> Tầng AND -> Tầng OR. B. Đầu vào không đảo -> Tầng AND -> Tầng OR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Đầu vào đảo và không đảo -> Tầng AND -> Tầng OR. D. Đầu vào đảo và không đảo -> Tầng OR-> Tầng AND: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Đầu vào đảo và không đảo -> Tầng AND -> Tầng OR.

Câu 166. Tập hợp các SPLD được kết nối với nhau theo mảng có thể lập trình được gọi là?

- A. SPLDs
[Đúng] B. CPLD
C. FGPA

D. PLA

Đáp án đúng: B - CPLD

Phân tích đáp án đúng: Đáp án B - CPLD phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. SPLDs: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD. C. FPGA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD. D. PLA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 28 | Trang 11

Câu 167. Trong cấu trúc của mảng lập trình được FPGA bao gồm các khối nào được liên kết với nhau?

A. SPLD

B. CPLD

[Đúng] C. CLB

D. LUT

Đáp án đúng: C - CLB

Phân tích đáp án đúng: Đáp án C - CLB phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - CLB. B. CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - CLB. D. LUT: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - CLB.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 29 | Trang 11

Câu 168. CLB viết tắt cho?

[Đúng] A. Configurable Logic Block

B. Câu Lạc Bộ

C. Confidential Looking Binary

D. Confuse Logic Basis

Đáp án đúng: A - Configurable Logic Block

Phân tích đáp án đúng: Đáp án A - Configurable Logic Block phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Câu Lạc Bộ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Configurable Logic Block. C. Confidential Looking Binary: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Configurable Logic Block. D. Confuse Logic Basis: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Configurable Logic Block.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 30 | Trang 12

Câu 169. LUT viết tắt cho?

A. Logic Universal Time

[Đúng] B. Look-Up Table

C. Logic Unit Taken

D. Library Universal Transmit

Đáp án đúng: B - Look-Up Table

Phân tích đáp án đúng: FPGA hiện thực hàm logic bằng LUT. LUT lưu bảng chân trị, nên có thể cấu hình để tạo nhiều hàm logic khác nhau thay vì dùng một mạng AND/OR cố định.

Phân tích các đáp án sai: A. Logic Universal Time: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Look-Up Table. C. Logic Unit Taken: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Look-Up Table. D. Library Universal Transmit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Look-Up Table.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 31 | Trang 12

Câu 170. Các bộ vi xử lý và bộ nhớ thường được thiết kế theo cấu trúc nào của ASIC?

- A. FGPA
- B. Semi – Custom
- [Đúng] C. Full – Custom
- D. CLB

Đáp án đúng: C - Full – Custom

Phân tích đáp án đúng: Đáp án C - Full – Custom phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. FGPA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Full – Custom. B. Semi – Custom: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Full – Custom. D. CLB: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Full – Custom.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 32 | Trang 12

Câu 171. Hình ảnh sau thuộc cấu trúc của nhóm vi mạch nào?

- A. SPLD
- [Đúng] B. CPLD
- C. FGPA
- D. CLB

Đáp án đúng: B - CPLD

Phân tích đáp án đúng: Đáp án B - CPLD phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD. C. FGPA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD. D. CLB: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 33 | Trang 12

Câu 172. Hình ảnh sau thuộc cấu trúc của nhóm vi mạch nào?

- A. SPLD
- B. CPLD
- [Đúng] C. FGPA
- D. CLB

Đáp án đúng: C - FGPA

Phân tích đáp án đúng: Đáp án C - FGPA phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. SPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FGPA. B. CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FGPA. D. CLB: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FGPA.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 1 | Trang 12

Câu 173. Công nghệ IC nào chỉ dùng một loại tế bào cơ bản?

- A. FGPA và CPLD
- B. Full Custom ASIC
- [Đúng] C. Gate Array ASIC
- D. Standard Cell ASIC

Đáp án đúng: C - Gate Array ASIC

Phân tích đáp án đúng: Đáp án C - Gate Array ASIC phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. FPGA và CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Gate Array ASIC. B. Full Custom ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Gate Array ASIC. D. Standard Cell ASIC: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Gate Array ASIC.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 2 | Trang 12

Câu 174. Công nghệ nào chế tạo IC lớn mất nhiều thời gian nhất

A. Gate array asic

[Đúng] B. Full custom asic

C. Fpga và cpld

D. Standard cell asic

Đáp án đúng: B - Full custom asic

Phân tích đáp án đúng: Đáp án B - Full custom asic phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Gate array asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Full custom asic. C. Fpga và cpld: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Full custom asic. D. Standard cell asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Full custom asic.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 3 | Trang 12

Câu 175. Công nghệ nào chế tạo IC có quá trình chế tạo đơn giản nhất:

A. Full custom asic

[Đúng] B. Gate array asic

C. Fpga và cpld

D. Standard cell asic

Đáp án đúng: B - Gate array asic

Phân tích đáp án đúng: Đáp án B - Gate array asic phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Full custom asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Gate array asic. C. Fpga và cpld: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Gate array asic. D. Standard cell asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Gate array asic.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 4 | Trang 13

Câu 176. Chọn phát biểu đúng

A. Mạng cổng OR lập trình và mạng cổng AND cố định dùng để tạo hàm SOP.

B. Mạng cổng OR và mạng cổng AND đều cố định dùng để tạo hàm SOP.

C. Mạng cổng AND và OR đều lập trình tạo hàm SOP.

[Đúng] D. Mạng cổng AND lập trình và mạng cổng OR cố định dùng để tạo hàm SOP.

Đáp án đúng: D - Mạng cổng AND lập trình và mạng cổng OR cố định dùng để tạo hàm SOP.

Phân tích đáp án đúng: Đáp án D - Mạng cổng AND lập trình và mạng cổng OR cố định dùng để tạo hàm SOP. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạng cổng OR lập trình và mạng cổng AND cố định dùng để tạo hàm SOP.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạng cổng AND lập trình và mạng cổng OR cố định dùng để tạo hàm SOP.. B. Mạng cổng OR và mạng cổng AND đều cố định dùng để tạo hàm SOP.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạng cổng AND lập trình và mạng cổng OR cố định dùng để tạo hàm SOP.. C. Mạng cổng AND và OR đều lập trình tạo hàm SOP.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạng cổng AND lập trình và mạng cổng OR cố định dùng để tạo hàm SOP..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 5 | Trang 13

Câu 177. Tế bào logic của thiết bị nào sử dụng cấu trúc PAL:

- A. FPGA
- [Đúng] B. CPLD
- C. PLA
- D. PROM

Đáp án đúng: B - CPLD

Phân tích đáp án đúng: Đáp án B - CPLD phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. FPGA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD. C. PLA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD. D. PROM: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - CPLD.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 6 | Trang 13

Câu 178. Để đánh giá các công nghệ chế tạo IC thì ta xem xét mối tương quan giữa các thông số:

- A. Tài nguyên của chip, số chân của chip, tốc độ của chip, giá thành của chip.
- B. Số chân của chip, tốc độ của chip, giá thành của chip, tài nguyên của chip.
- [Đúng] C. Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, giá thành của chip.
- D. Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, số chân của chip.

Đáp án đúng: C - Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, giá thành của chip.

Phân tích đáp án đúng: Đáp án C - Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, giá thành của chip. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tài nguyên của chip, số chân của chip, tốc độ của chip, giá thành của chip.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, giá thành của chip.. B. Số chân của chip, tốc độ của chip, giá thành của chip, tài nguyên của chip.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, giá thành của chip.. D. Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, số chân của chip.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, giá thành của chip..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 7 | Trang 13

Câu 179. Công nghệ nào chế tạo IC ở cấp độ cổng

- [Đúng] A. Standard cell asic
- B. Full custom asic
- C. Gate array asic
- D. Fpga và cpld

Đáp án đúng: A - Standard cell asic

Phân tích đáp án đúng: Đáp án A - Standard cell asic phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Full custom asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Standard cell asic. C. Gate array asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Standard cell asic. D. Fpga và cpld: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Standard cell asic.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 8 | Trang 13

Câu 180. Tế bào logic của thiết bị nào sử dụng cấu trúc LUT:

- A. PLA
- B. CPLD
- [Đúng] C. FPGA
- D. PAL

Đáp án đúng: C - FPGA

Phân tích đáp án đúng: Đáp án C - FPGA phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. PLA: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA. B. CPLD: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA. D. PAL: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - FPGA.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 9 | Trang 13

Câu 181. Trong CPLD thì

[Đúng] A. Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung.

B. Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng phân tán và khá linh hoạt.

C. Tế bào logic có cấu trúc đơn giản gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung.

D. Tế bào logic có cấu trúc đơn giản gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng phân tán và khá linh hoạt.

Đáp án đúng: A - Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung.

Phân tích đáp án đúng: Đáp án A - Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng phân tán và khá linh hoạt.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung.. C. Tế bào logic có cấu trúc đơn giản gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng phân tán và khá linh hoạt.. D. Tế bào logic có cấu trúc đơn giản gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng phân tán và khá linh hoạt.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 10 | Trang 13

Câu 182. Khi so sánh 2 cấu trúc LUT và PAL với 3 ngõ vào thì

A. Cấu trúc lut sử dụng bộ nhớ bằng với cấu trúc pal vì có cùng số mỗi nối.

B. Cấu trúc lut sử dụng bộ nhớ nhiều hơn so với cấu trúc pal vì có nhiều mỗi nối.

C. Cấu trúc lut sử dụng bộ nhớ ít hơn so với cấu trúc pal vì có ít mỗi nối.

[Đúng] D. Cấu trúc lut sử dụng bộ nhớ rất ít so với cấu trúc pal vì các mỗi nối cố định.

Đáp án đúng: D - Cấu trúc lut sử dụng bộ nhớ rất ít so với cấu trúc pal vì các mỗi nối cố định.

Phân tích đáp án đúng: FPGA hiện thực hàm logic bằng LUT. LUT lưu bảng chân trị, nên có thể cấu hình để tạo nhiều hàm logic khác nhau thay vì dùng một mạng AND/OR cố định.

Phân tích các đáp án sai: A. Cấu trúc lut sử dụng bộ nhớ bằng với cấu trúc pal vì có cùng số mỗi nối.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cấu trúc lut sử dụng bộ nhớ rất ít so với cấu trúc pal vì các mỗi nối cố định.. B. Cấu trúc lut sử dụng bộ nhớ nhiều hơn so với cấu trúc pal vì có nhiều mỗi nối.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cấu trúc lut sử dụng bộ nhớ rất ít so với cấu trúc pal vì các mỗi nối cố định.. C. Cấu trúc lut sử dụng bộ nhớ ít hơn so với cấu trúc pal vì có ít mỗi nối.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cấu trúc lut sử dụng bộ nhớ rất ít so với cấu trúc pal vì các mỗi nối cố định..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 11 | Trang 14

Câu 183. Một đường ngang và một đường dọc của cấu trúc nối dây bên trong có thể lập trình nối tùy ý nhờ:

A. 7 transistor chuyển mạch và 7 ô nhớ sram.

[Đúng] B. 6 transistor chuyển mạch và 6 ô nhớ sram.

C. 4 transistor chuyển mạch và 4 ô nhớ sram.

D. 5 transistor chuyển mạch và 5 ô nhớ sram.

Đáp án đúng: B - 6 transistor chuyển mạch và 6 ô nhớ sram.

Phân tích đáp án đúng: Đáp án B - 6 transistor chuyển mạch và 6 ô nhớ sram. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 7 transistor chuyển mạch và 7 ô nhớ sram.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 6 transistor chuyển mạch và 6 ô nhớ sram.. C. 4 transistor chuyển mạch và 4 ô nhớ sram.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 6 transistor chuyển mạch và 6 ô nhớ sram.. D. 5 transistor chuyển mạch và 5 ô nhớ sram.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 6 transistor chuyển mạch và 6 ô nhớ sram..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 12 | Trang 14

Câu 184. Khả năng lập trình của thiết bị CLPD là do sử dụng:

A. Các cổng nand

[Đúng] B. Các switch có điều khiển

C. Các dây dẫn nối cố định

D. Các cổng and

Đáp án đúng: B - Các switch có điều khiển

Phân tích đáp án đúng: Đáp án B - Các switch có điều khiển phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Các cổng nand: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Các switch có điều khiển. C. Các dây dẫn nối cố định: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Các switch có điều khiển. D. Các cổng and: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Các switch có điều khiển.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 13 | Trang 14

Câu 185. Công nghệ nào chế tạo IC ở cấp độ transistor:

A. Standard cell asic

[Đúng] B. Gate array asic

C. Fpga và cpld

D. Full custom asic

Đáp án đúng: B - Gate array asic

Phân tích đáp án đúng: Đáp án B - Gate array asic phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Standard cell asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Gate array asic. C. Fpga và cpld: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Gate array asic. D. Full custom asic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Gate array asic.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 14 | Trang 14

Câu 186. Transistor dùng để lập trình nối dây thì:

A. Cực d nối với ô nhớ sram.

B. Cực s nối với ô nhớ sram.

C. Cực d và d đều nối với ô nhớ sram.

[Đúng] D. Cực g nối với ô nhớ sram.

Đáp án đúng: D - Cực g nối với ô nhớ sram.

Phân tích đáp án đúng: Đáp án D - Cực g nối với ô nhớ sram. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Cực d nối với ô nhớ sram.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cực g nối với ô nhớ sram.. B. Cực s nối với ô nhớ sram.: sai vì không thỏa điều kiện của đề hoặc nhầm với

khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cục g nối với ô nhớ sram.. C. Cục d và d đều nối với ô nhớ sram.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cục g nối với ô nhớ sram..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 2: CÁC NỀN TẢNG LẬP TRÌNH ĐƯỢC | Câu gốc 15 | Trang 14

Câu 187. Mạch nào là mạch tổ hợp:

- A. Flip flop d
- B. Mạch đếm nhị phân 4 bit
- [Đúng] C. Mạch giải mã
- D. Thanh ghi dịch

Đáp án đúng: C - Mạch giải mã

Phân tích đáp án đúng: Đáp án C - Mạch giải mã phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Flip flop d: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Mạch giải mã. B. Mạch đếm nhị phân 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Mạch giải mã. D. Thanh ghi dịch: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Mạch giải mã.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 1 | Trang 15

Câu 188. HDL viết tắt cho?

- [Đúng] A. Hardware Description Language
- B. High Data Leisure
- C. Hotel Dentionation Love
- D. Hidro Detori Long

Đáp án đúng: A - Hardware Description Language

Phân tích đáp án đúng: Đáp án A - Hardware Description Language phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. High Data Leisure: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hardware Description Language. C. Hotel Dentionation Love: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hardware Description Language. D. Hidro Detori Long: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hardware Description Language.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 2 | Trang 15

Câu 189. Hai ngôn ngữ mô tả phần cứng phổ biến hiện nay là?

- A. Verilog HDL
- B. VHDL
- C. CCS
- [Đúng] D. Cả A và B

Đáp án đúng: D - Cả A và B

Phân tích đáp án đúng: Đáp án D - Cả A và B phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Verilog HDL: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B. B. VHDL: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B. C. CCS: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 3 | Trang 15

Câu 190. Verilog HDL và VHDL phát triển vào năm nào?

- [Đúng] A. 1983
- B. 1938
- C. 1893

D. 1839

Đáp án đúng: A - 1983

Phân tích đáp án đúng: Đáp án A - 1983 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 1938: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1983. C. 1893: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1983. D. 1839: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1983.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 4 | Trang 15

Câu 191. Verilog HDL và VHDL phát triển theo tiêu chuẩn nào?

A. ISO

B. IEEE 741

[Đúng] C. IEEE 1364

D. ANSI

Đáp án đúng: C - IEEE 1364

Phân tích đáp án đúng: Đáp án C - IEEE 1364 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. ISO: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - IEEE 1364. B. IEEE 741: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - IEEE 1364. D. ANSI: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - IEEE 1364.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 5 | Trang 15

Câu 192. Ba cấp độ trong Verilog bao gồm?

A. Mô hình hành vi

B. RTL (Register Transfer Level)

C. Cổng logic

[Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mô hình hành vi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. RTL (Register Transfer Level): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. Cổng logic: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 6 | Trang 15

Câu 193. Hai phương pháp thiết kế dựa trên ngôn ngữ Verilog bao gồm?

A. Top - Down

B. Bottom - Up

C. Top - Bottom

[Đúng] D. Cả A và B

Đáp án đúng: D - Cả A và B

Phân tích đáp án đúng: Đáp án D - Cả A và B phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Top - Down: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B. B. Bottom - Up: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B. C. Top - Bottom: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và B.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 7 | Trang 15

Câu 194. Module được định nghĩa?

- A. Là khối xây dựng cơ bản trong Verilog
- B. Là một phần tử hoặc một tập hợp các khối nhỏ hơn
- [Đúng] C. Chức năng trung gian cho các khối cấp cao Cả A, B và C

Đáp án đúng: C - Chức năng trung gian cho các khối cấp cao Cả A, B và C

Phân tích đáp án đúng: Đáp án C - Chức năng trung gian cho các khối cấp cao Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Là khối xây dựng cơ bản trong Verilog: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chức năng trung gian cho các khối cấp cao Cả A, B và C. B. Là một phần tử hoặc một tập hợp các khối nhỏ hơn: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chức năng trung gian cho các khối cấp cao Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 8 | Trang 15

Câu 195. Cấu trúc khai báo tên một module là?

- A. module <module_name> {<module_terminal_list>;};
- B. module <module_name> (<module_terminal_list>)
- C. module <module_name> [<module_terminal_list>;];
- [Đúng] D. module <module_name> (<module_terminal_list>;);

Đáp án đúng: D - module <module_name> (<module_terminal_list>;);

Phân tích đáp án đúng: Đáp án D - module <module_name> (<module_terminal_list>;); phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. module <module_name> {<module_terminal_list>;};: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - module <module_name> (<module_terminal_list>;);. B. module <module_name> (<module_terminal_list>): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - module <module_name> (<module_terminal_list>;);. C. module <module_name> [<module_terminal_list>;];: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - module <module_name> (<module_terminal_list>;);.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 9 | Trang 16

Câu 196. Các kí tự được cho phép trong việc định danh người dùng là?

- [Đúng] A. [A-Z], [a-z], [0-9], _, \$
- B. [A-Z], [a-z], [0-9]
- C. [A-Z], [a-z]
- D. [a-z]

Đáp án đúng: A - [A-Z], [a-z], [0-9], _, \$

Phân tích đáp án đúng: Đáp án A - [A-Z], [a-z], [0-9], _, \$ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. [A-Z], [a-z], [0-9]: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - [A-Z], [a-z], [0-9], _, \$. C. [A-Z], [a-z]: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - [A-Z], [a-z], [0-9], _, \$. D. [a-z]: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - [A-Z], [a-z], [0-9], _, \$.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 10 | Trang 16

Câu 197. Việc định danh người dùng không cho phép các tên bắt đầu bởi

- [Đúng] A. \$ hoặc [0-9] hoặc -
- B. \$ hoặc [0-9] hoặc _
- C. - hoặc [0-9] hoặc _
- D. _ hoặc [0-9] hoặc =

Đáp án đúng: A - \$ hoặc [0-9] hoặc -

Phân tích đáp án đúng: Đáp án A - \$ hoặc [0-9] hoặc - phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. \$ hoặc [0-9] hoặc _: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - \$ hoặc [0-9] hoặc -. C. - hoặc [0-9] hoặc _: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - \$ hoặc [0-9] hoặc -. D. _ hoặc [0-9] hoặc =: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - \$ hoặc [0-9] hoặc -.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 11 | Trang 16

Câu 198. Định danh nào sau đây không được cho phép?

A. _myproject

B. _Myproject\$

[Đúng] C. 5_myproject

D. My\$project

Đáp án đúng: C - 5_myproject

Phân tích đáp án đúng: Đáp án C - 5_myproject phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. _myproject: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 5_myproject. B. _Myproject\$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 5_myproject. D. My\$project: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 5_myproject.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 12 | Trang 16

Câu 199. Định danh nào sau đây được cho phép?

[Đúng] A. _\$Counter_Flipflop_

B. -Counter_FF_\$

C. Counter-FF

D. C3ounter_5\$-

Đáp án đúng: A - _\$Counter_Flipflop_

Phân tích đáp án đúng: Đáp án A - _\$Counter_Flipflop_ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. -Counter_FF_\$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - _\$Counter_Flipflop_. C. Counter-FF: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - _\$Counter_Flipflop_. D. C3ounter_5\$-: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - _\$Counter_Flipflop_.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 13 | Trang 16

Câu 200. Khi chú thích một chuỗi trên cùng một hàng cho dùng dấu?

A. /*...*/

[Đúng] B. //

C. \\

D. /* *\\

Đáp án đúng: B - //

Phân tích đáp án đúng: Đáp án B - // phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. /*...*/: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - //. C. \\: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - //. D. /* *\\: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - //.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 14 | Trang 16

Câu 201. Khi chú thích nhiều đoạn, ta sử dụng dấu?

[Đúng] A. /*...*/

- B. //
- C. \
- D. /* */

Đáp án đúng: A - /*....*/

Phân tích đáp án đúng: Đáp án A - /*....*/ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. //: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - /*....*/. C. \: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - /*....*/. D. /* */: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - /*....*/.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 15 | Trang 16

Câu 202. Dòng chú thích nào sau đây không hợp lệ với thông tin chú thích : "Nesting commenta do not work".

- A. /* Nesting /* comments */ do NOT work /
- B. */ Nesting /* comments */ do NOT work */
- C. / Nesting /* comments */ do NOT work //
- [Đúng] D. /* Nesting /* comments */ do NOT work */

Đáp án đúng: D - /* Nesting /* comments */ do NOT work */

Phân tích đáp án đúng: Đáp án D - /* Nesting /* comments */ do NOT work */ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. /* Nesting /* comments */ do NOT work /: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - /* Nesting /* comments */ do NOT work */. B. */ Nesting /* comments */ do NOT work */: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - /* Nesting /* comments */ do NOT work */. C. / Nesting /* comments */ do NOT work //: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - /* Nesting /* comments */ do NOT work */.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 16 | Trang 17

Câu 203. Mức logic thấp đại diện bởi?

- [Đúng] A. 0
- B. 1
- C. X
- D. Z

Đáp án đúng: A - 0

Phân tích đáp án đúng: Đáp án A - 0 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. D. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 17 | Trang 17

Câu 204. Mức logic cao đại diện bởi?

- A. 0
- [Đúng] B. 1
- C. X
- D. Z

Đáp án đúng: B - 1

Phân tích đáp án đúng: Đáp án B - 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1. D. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1.

Câu 205. Mức logic không rõ ràng được đại diện bởi?

- A. 0
- B. 1
- [Đúng] C. X
- D. Z

Đáp án đúng: C - X

Phân tích đáp án đúng: Đáp án C - X phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. B. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. D. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X.

Câu 206. Trạng thái trở kháng cao (hở mạch) được đại diện bởi?

- A. 0
- B. 1
- C. X
- [Đúng] D. Z

Đáp án đúng: D - Z

Phân tích đáp án đúng: Đáp án D - Z phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Z. B. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Z. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Z.

Câu 207. Cú pháp xác định một giá trị số bao gồm?

- A. <size><radix> <value>
- [Đúng] B. <size>'<radix> <value>
- C. <size>'<radix>' <value>
- D. <size>;<radix>; <value>

Đáp án đúng: B - <size>'<radix> <value>

Phân tích đáp án đúng: Đáp án B - <size>'<radix> <value> phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. <size><radix> <value>: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - <size>'<radix> <value>. C. <size>'<radix>' <value>: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - <size>'<radix> <value>. D. <size>;<radix>; <value>: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - <size>'<radix> <value>.

Câu 208. 8'h a5 tương ứng giá trị nào sau đây?

- A. 1010|0101
- B. A5F
- C. 1010.0101
- D. 1'b10100101

Đáp án đúng: Chưa xác định rõ từ bản gốc

Phân tích đáp án đúng: Đáp án Chưa xác định rõ từ bản gốc phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1010|0101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng Chưa xác định rõ từ bản gốc. B. A5F: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng Chưa xác định rõ từ bản gốc. C. 1010.0101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng Chưa xác định rõ từ bản gốc. D. 1'b10100101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng Chưa xác định rõ từ bản gốc.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 22 | Trang 17

Câu 209. 12'o 3xz7 tương ứng giá trị nào sau đây?

A. 6'b 00110111

[Đúng] B. 011|zzz|xxx|111

C. 37

D. 0011|0111

Đáp án đúng: B - 011|zzz|xxx|111

Phân tích đáp án đúng: Đáp án B - 011|zzz|xxx|111 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 6'b 00110111: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 011|zzz|xxx|111. C. 37: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 011|zzz|xxx|111. D. 0011|0111: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 011|zzz|xxx|111.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 23 | Trang 17

Câu 210. Giữa các chữ số có thể liên kết với nhau bởi dấu?

A. -

[Đúng] B. _

C. =

D. .

Đáp án đúng: B - _

Phân tích đáp án đúng: Đáp án B - _ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. -: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - _. C. =: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - _. D. .: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - _.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 24 | Trang 17

Câu 211. Giá trị nào sau đây không cùng biểu diễn một con số?

A. 12'b 000_111_010_100

B. 12'b 0001_1101_0100

C. 12'o 07_24

[Đúng] D. 12'h 0724

Đáp án đúng: D - 12'h 0724

Phân tích đáp án đúng: Đáp án D - 12'h 0724 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 12'b 000_111_010_100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 12'h 0724. B. 12'b 0001_1101_0100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 12'h 0724. C. 12'o 07_24: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 12'h 0724.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 25 | Trang 17

Câu 212. Ta mở rộng phạm vi các bit bằng cách lặp lại giá trị MSB mà không ảnh hưởng đến việc xử lý khi MSB là?

A. 0

B. Z

C. X

[Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 26 | Trang 17

Câu 213. Ta mở rộng phạm vi các bit bằng cách thêm các số 0 trước MSB mà không ảnh hưởng đến việc xử lý khi MSB là?

A. 0

B. Z

C. X

[Đúng] D. 1

Đáp án đúng: D - 1

Phân tích đáp án đúng: Đáp án D - 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 27 | Trang 17

Câu 214. Giá trị nào sau đây không đồng biểu diễn:

A. 4'b 1

B. 4'b xxx1

C. 4'bxx_x1

[Đúng] D. 4'b x_1

Đáp án đúng: D - 4'b x_1

Phân tích đáp án đúng: Đáp án D - 4'b x_1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 4'b 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4'b x_1. B. 4'b xxx1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4'b x_1. C. 4'bxx_x1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 4'b x_1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 28 | Trang 18

Câu 215. Giá trị nào sau đây không đồng biểu diễn:

A. 4'b 1x

B. 4'b 0_1x

[Đúng] C. 4'b 01

D. 4'b 001x

Đáp án đúng: C - 4'b 01

Phân tích đáp án đúng: Đáp án C - 4'b 01 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 4'b 1x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 4'b 01. B. 4'b 0_1x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 4'b 01. D. 4'b 001x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 4'b 01.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 29 | Trang 18

Câu 216. Nếu số lượng bit (size) được lược bỏ đi thì việc xác định số bit phụ thuộc vào?

- A. Từ giá trị của nó
- B. Số bit trong mô phỏng
- C. Số bit cụ thể của máy

[Đúng] D. Cả 3 trường hợp trên

Đáp án đúng: D - Cả 3 trường hợp trên

Phân tích đáp án đúng: Đáp án D - Cả 3 trường hợp trên phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Từ giá trị của nó: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 trường hợp trên. B. Số bit trong mô phỏng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 trường hợp trên. C. Số bit cụ thể của máy: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả 3 trường hợp trên.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 30 | Trang 18

Câu 217. Nếu cơ số (radix) được bỏ qua thì giá trị mặc định của số đó được giả định ở hệ?

- A. Nhị phân
- B. Bát phân
- [Đúng] C. Thập phân
- D. Thập lục phân

Đáp án đúng: C - Thập phân

Phân tích đáp án đúng: Đáp án C - Thập phân phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Nhị phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Thập phân. B. Bát phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Thập phân. D. Thập lục phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Thập phân.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 31 | Trang 18

Câu 218. Tham số được liên kết với?

- A. Tên định danh thay đổi tùy giá trị
- [Đúng] B. Tên định danh không đổi
- C. Tên định danh có thể thay đổi hoặc không
- D. Tên định danh luôn phải thay đổi.

Đáp án đúng: B - Tên định danh không đổi

Phân tích đáp án đúng: Đáp án B - Tên định danh không đổi phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tên định danh thay đổi tùy giá trị: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Tên định danh không đổi. C. Tên định danh có thể thay đổi hoặc không: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Tên định danh không đổi. D. Tên định danh luôn phải thay đổi.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Tên định danh không đổi.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 32 | Trang 18

Câu 219. Cú pháp khai báo tham số nào sau đây là đúng?

- A. parameter n=4
- B. parapen myname=verilog;
- [Đúng] C. parameter var_timer=2'b00;
- D. paracitamol headache=2;

Đáp án đúng: C - parameter var_timer=2'b00;

Phân tích đáp án đúng: Đáp án C - parameter var_timer=2'b00; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. parameter n=4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - parameter var_timer=2'b00;. B. parapen myname=verilog;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - parameter var_timer=2'b00;. D. paracitamol headache=2;; sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - parameter var_timer=2'b00;.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 33 | Trang 18

Câu 220. Tín hiệu trong Verilog được định nghĩa?

A. Dây vật lý

B. Biến không cần lưu trữ

[Đúng] C. Cả A và B đều không sai

D. Cả A và B đều không đúng

Đáp án đúng: C - Cả A và B đều không sai

Phân tích đáp án đúng: Đáp án C - Cả A và B đều không sai phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Dây vật lý: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều không sai. B. Biến không cần lưu trữ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều không sai. D. Cả A và B đều không đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều không sai.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 34 | Trang 18

Câu 221. Tín hiệu có thể được biểu diễn bởi?

A. Một mạng lưới (a net)

B. Một biến (a variable)

[Đúng] C. Cả A và B đều đúng Cả A và B đều sai

Đáp án đúng: C - Cả A và B đều đúng Cả A và B đều sai

Phân tích đáp án đúng: Đáp án C - Cả A và B đều đúng Cả A và B đều sai phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Một mạng lưới (a net): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng Cả A và B đều sai. B. Một biến (a variable): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng Cả A và B đều sai.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 35 | Trang 18

Câu 222. Một tín hiệu (net, variable) có thể được khai báo theo cú pháp?

A. type signal_name{signal_name};

B. type (range) signal_name{signal_name};

[Đúng] C. type [range] signal_name{signal_name};

D. type {range} signal_name{signal_name};

Đáp án đúng: C - type [range] signal_name{signal_name};

Phân tích đáp án đúng: Đáp án C - type [range] signal_name{signal_name}; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. type signal_name{signal_name};: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - type [range] signal_name{signal_name};. B. type (range) signal_name{signal_name};: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - type [range] signal_name{signal_name};. D. type {range} signal_name{signal_name};: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - type [range] signal_name{signal_name};.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 36 | Trang 19

Câu 223. Khi không được kết nối, các đường dây mang mức logic điều khiển nào?

[Đúng] A. Z

B. 0

D. U X

Đáp án đúng: A - Z

Phân tích đáp án đúng: Đáp án A - Z phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Z. D. U X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Z.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 37 | Trang 19

Câu 224. Các loại đường dây (nets) bao gồm?

A. Wire

B. Wand/Wor

C. Tri

[Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. Wand/Wor: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. Tri: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 38 | Trang 19

Câu 225. Thanh ghi được định nghĩa là?

A. Một biến có thể chứa giá trị

B. Không đại diện cho phần cứng

C. Phần cứng có thể được thực hiện bởi thanh ghi

[Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Một biến có thể chứa giá trị: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. Không đại diện cho phần cứng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. Phần cứng có thể được thực hiện bởi thanh ghi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 39 | Trang 19

Câu 226. Kiểu dữ liệu của thanh ghi là?

A. Wire

B. Bus

[Đúng] C. Reg

D. Tri

Đáp án đúng: C - Reg

Phân tích đáp án đúng: Đáp án C - Reg phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Reg. B. Bus: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Reg. D. Tri: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Reg.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 40 | Trang 19

Câu 227. Cho khai báo: integer i; kết quả thu được khi thực hiện lệnh gán i=2,9 là?

A. 2.9

[Đúng] B. 3

C. 2

D. 00101001

Đáp án đúng: B - 3

Phân tích đáp án đúng: Đáp án B - 3 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2.9: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. C. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. D. 00101001: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 41 | Trang 19

Câu 228. Một kiểu dữ liệu đặc biệt dùng để đo thời gian mô phỏng là?

A. Wire

C. Real Float

[Đúng] D. Time

Đáp án đúng: D - Time

Phân tích đáp án đúng: Đáp án D - Time phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Time. C. Real Float: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Time.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 42 | Trang 19

Câu 229. Các đặc trưng nào cần lưu ý khi sử dụng mảng?

A. Truy xuất các trường mảng con hoặc toàn bộ mảng cùng một lúc

B. Không cung cấp mảng đa chiều

C. Không thể hoạt động với kiểu số thực

[Đúng] D. Tất cả các phương án trên

Đáp án đúng: D - Tất cả các phương án trên

Phân tích đáp án đúng: Đáp án D - Tất cả các phương án trên phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Truy xuất các trường mảng con hoặc toàn bộ mảng cùng một lúc: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Tất cả các phương án trên. B. Không cung cấp mảng đa chiều: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Tất cả các phương án trên. C. Không thể hoạt động với kiểu số thực: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Tất cả các phương án trên.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 43 | Trang 19

Câu 230. Chuỗi được khai báo với kiểu?

A. Reg

B. Wire

D. Bus Array

Đáp án đúng: C

Phân tích đáp án đúng: Đáp án C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Reg: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C. B. Wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C. D. Bus Array: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 43 | Trang 19

Câu 231. Xác định số kí tự tối đa mà khai báo chuỗi sau chứa được: reg [8*13:1] string_val;

A. 10

B. 8

[Đúng] C. 13

D. 8*13

Đáp án đúng: C - 13

Phân tích đáp án đúng: Đáp án C - 13 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 13. B. 8: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 13. D. 8*13: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 13.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 44 | Trang 19

Câu 232. Khi `string_val = "I am overflowed"`; trường hợp nào sau đây xảy ra?

A. Chuỗi lưu giá trị bình thường

B. MS bytes được thay thế bởi 0.

[Đúng] C. Xuất hiện trường hợp tràn.

D. Cả A, B và C đều đúng.

Đáp án đúng: C - Xuất hiện trường hợp tràn.

Phân tích đáp án đúng: Đáp án C - Xuất hiện trường hợp tràn. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Chuỗi lưu giá trị bình thường: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Xuất hiện trường hợp tràn.. B. MS bytes được thay thế bởi 0.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Xuất hiện trường hợp tràn.. D. Cả A, B và C đều đúng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Xuất hiện trường hợp tràn..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 45 | Trang 20

Câu 233. Toán tử `&&` với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

[Đúng] D. OR lần lượt các bit

Đáp án đúng: D - OR lần lượt các bit

Phân tích đáp án đúng: Đáp án D - OR lần lượt các bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. AND hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - OR lần lượt các bit. B. OR hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - OR lần lượt các bit. C. AND lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - OR lần lượt các bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 46 | Trang 20

Câu 234. Toán tử `||` với chức năng?

A. AND hai phần tử

[Đúng] B. OR hai phần tử

C. AND lần lượt các bit

D. OR lần lượt các bit

Đáp án đúng: B - OR hai phần tử

Phân tích đáp án đúng: Đáp án B - OR hai phần tử phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. AND hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - OR hai phần tử. C. AND lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - OR hai phần tử. D. OR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - OR hai phần tử.

Câu 235. Toán tử ! với chức năng?

[Đúng] A. Đảo bit một phần tử

B. OR hai phần tử

C. AND lần lượt các bit

D. OR lần lượt các bit

Đáp án đúng: A - Đảo bit một phần tử

Phân tích đáp án đúng: Đáp án A - Đảo bit một phần tử phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. OR hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đảo bit một phần tử. C. AND lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đảo bit một phần tử. D. OR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đảo bit một phần tử.

Câu 236. Toán tử & với chức năng?

A. AND hai phần tử

B. OR hai phần tử

[Đúng] C. AND lần lượt các bit

D. OR lần lượt các bit

Đáp án đúng: C - AND lần lượt các bit

Phân tích đáp án đúng: Đáp án C - AND lần lượt các bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. AND hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - AND lần lượt các bit. B. OR hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - AND lần lượt các bit. D. OR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - AND lần lượt các bit.

Câu 237. Toán tử | với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

[Đúng] D. OR lần lượt các bit

Đáp án đúng: D - OR lần lượt các bit

Phân tích đáp án đúng: Đáp án D - OR lần lượt các bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. AND hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - OR lần lượt các bit. B. OR hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - OR lần lượt các bit. C. AND lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - OR lần lượt các bit.

Câu 238. Toán tử ^ với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

[Đúng] D. XOR lần lượt các bit

Đáp án đúng: D - XOR lần lượt các bit

Phân tích đáp án đúng: Đáp án D - XOR lần lượt các bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. AND hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - XOR lần lượt các bit. B. OR hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - XOR lần lượt các bit. C. AND lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - XOR lần lượt các bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 51 | Trang 20

Câu 239. Toán tử ~^ với chức năng?

- A. AND hai phần tử
- B. OR hai phần tử
- C. XOR lần lượt các bit

[Đúng] D. XNOR lần lượt các bit

Đáp án đúng: D - XNOR lần lượt các bit

Phân tích đáp án đúng: Đáp án D - XNOR lần lượt các bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. AND hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - XNOR lần lượt các bit. B. OR hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - XNOR lần lượt các bit. C. XOR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - XNOR lần lượt các bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 52 | Trang 21

Câu 240. Toán tử ~ với chức năng?

- A. AND hai phần tử
- [Đúng] B. Đảo giá trị từng bit
- C. AND lần lượt các bit

D. OR lần lượt các bit

Đáp án đúng: B - Đảo giá trị từng bit

Phân tích đáp án đúng: Đáp án B - Đảo giá trị từng bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. AND hai phần tử: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đảo giá trị từng bit. C. AND lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đảo giá trị từng bit. D. OR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đảo giá trị từng bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 53 | Trang 21

Câu 241. Cho A=5, B=0, C=x. Giá trị của phép tính A&&B là?

[Đúng] A. 0

- B. 1
- C. X
- D. Z

Đáp án đúng: A - 0

Phân tích đáp án đúng: Đáp án A - 0 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. D. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 54 | Trang 21

Câu 242. Cho A=5, B=0, C=x. Giá trị của phép tính A || !B là?

A. 0

[Đúng] B. 1

C. X

D. Z

Đáp án đúng: B - 1

Phân tích đáp án đúng: Đáp án B - 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1. D. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 55 | Trang 21

Câu 243. Cho $A=5$, $B=0$, $C=x$. Giá trị của phép tính $C||B$ là?

[Đúng] A. 0

B. 1

C. X

D. Z

Đáp án đúng: A - 0

Phân tích đáp án đúng: Đáp án A - 0 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. D. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 56 | Trang 21

Câu 244. Cho $a=4'b\ 1010$. Giá trị của phép tính $\sim a$ là?

A. 0

B. 1

[Đúng] C. 0101

D. 0011

Đáp án đúng: C - 0101

Phân tích đáp án đúng: Đáp án C - 0101 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 0101. B. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 0101. D. 0011: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 0101.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 57 | Trang 21

Câu 245. Cho $a=4'b\ 1010$. Giá trị của phép tính $c=|a$ là?

A. 0

[Đúng] B. 1

C. 0101

D. 0011

Đáp án đúng: B - 1

Phân tích đáp án đúng: Đáp án B - 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1. C. 0101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1. D. 0011: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 58 | Trang 21

Câu 246. Toán tử $\sim$ | với chức năng?

[Đúng] A. NOR lần lượt các bit

- B. NAND lần lượt các bit
- C. XNOR lần lượt các bit
- D. XOR lần lượt các bit

Đáp án đúng: A - NOR lần lượt các bit

Phân tích đáp án đúng: Đáp án A - NOR lần lượt các bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. NAND lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - NOR lần lượt các bit. C. XNOR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - NOR lần lượt các bit. D. XOR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - NOR lần lượt các bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 59 | Trang 21

Câu 247. Toán tử ~& với chức năng?

- A. NOR lần lượt các bit

[Đúng] B. NAND lần lượt các bit

- C. XNOR lần lượt các bit

- D. XOR lần lượt các bit

Đáp án đúng: B - NAND lần lượt các bit

Phân tích đáp án đúng: Đáp án B - NAND lần lượt các bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. NOR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - NAND lần lượt các bit. C. XNOR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - NAND lần lượt các bit. D. XOR lần lượt các bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - NAND lần lượt các bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 60 | Trang 21

Câu 248. Cho a=4'b 1010. Kết quả của phép tính c=a>>2 là?

[Đúng] A. 0010

- B. 1000

- C. 10

- D. 01

Đáp án đúng: A - 0010

Phân tích đáp án đúng: Đáp án A - 0010 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 1000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0010. C. 10: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0010. D. 01: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0010.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 61 | Trang 21

Câu 249. Để nối chuỗi các số lại với nhau thành một số duy nhất, ta thực hiện theo cú pháp?

[Đúng] A. {op1, op2, ...}

- B. (op1, op2,...)

- C. [op1;op2;...]

- D. {op1;op2;...}

Đáp án đúng: A - {op1, op2, ...}

Phân tích đáp án đúng: Đáp án A - {op1, op2, ...} phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. (op1, op2,...): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - {op1, op2, ...}. C. [op1;op2;...]: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - {op1, op2, ...}. D. {op1;op2;...}: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - {op1, op2, ...}.

Câu 250. Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của $catx$ sau khi nối chuỗi $catx=\{a, b, c\}$; là?

[Đúng] A. 101_0101

B. 101_010_1

C. 133

D. 0001_0010_0101

Đáp án đúng: A - 101_0101

Phân tích đáp án đúng: Đáp án A - 101_0101 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 101_010_1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 101_0101. C. 133: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 101_0101. D. 0001_0010_0101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 101_0101.

Câu 251. Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của $caty$ sau khi nối chuỗi $caty=\{b, 2'b\ 11, a\}$; là?

A. 010_01_1

[Đúng] B. 010_11_1

C. 0010_0011_0001

D. 101_11_1

Đáp án đúng: B - 010_11_1

Phân tích đáp án đúng: Đáp án B - 010_11_1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 010_01_1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 010_11_1. C. 0010_0011_0001: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 010_11_1. D. 101_11_1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 010_11_1.

Câu 252. Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của $catz$ sau khi nối chuỗi $catz=\{b, 1\}$; là?

[Đúng] A. Không thực hiện được

B. 010_1

C. 010_0001

D. 0010_0001

Đáp án đúng: A - Không thực hiện được

Phân tích đáp án đúng: Đáp án A - Không thực hiện được phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 010_1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Không thực hiện được. C. 010_0001: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Không thực hiện được. D. 0010_0001: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Không thực hiện được.

Câu 253. Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của $catr$ sau khi nối chuỗi $catr=\{4\{a\}, b, 2\{c\}\}$; là?

A. 1_010_101

B. 0100_010_1010

C. 0010_0011_0001

[Đúng] D. 1111_010_101101

Đáp án đúng: D - 1111_010_101101

Phân tích đáp án đúng: Đáp án D - 1111_010_101101 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1_010_101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1111_010_101101. B. 0100_010_1010: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1111_010_101101. C. 0010_0011_0001: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1111_010_101101.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 66 | Trang 22

Câu 254. Kết quả trả về của phép tính $1 > 0$ là?

- A. 0
- B. Z
- C. X

[Đúng] D. 1

Đáp án đúng: D - 1

Phân tích đáp án đúng: Đáp án D - 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 67 | Trang 22

Câu 255. Kết quả trả về của phép tính $'b1x1 \leq 0$ là?

- A. 0
- B. Z

[Đúng] C. X

D. 1

Đáp án đúng: C - X

Phân tích đáp án đúng: $\leq$ là non-blocking assignment. Các vế phải được lấy mẫu trước, sau đó các vế trái cập nhật đồng thời ở cuối bước thời gian mô phỏng.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 68 | Trang 22

Câu 256. Kết quả trả về của phép tính $10 < z$ là?

- A. 0
- B. Z

[Đúng] C. X

D. 1

Đáp án đúng: C - X

Phân tích đáp án đúng: Đáp án C - X phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 69 | Trang 22

Câu 257. Kết quả trả về của các phép logic $==$ và $!=$ bao gồm?

A. 0, 1

[Đúng] B. 0, 1, x

C. 0, 1, z

D. Z, x

Đáp án đúng: B - 0, 1, x

Phân tích đáp án đúng: Đáp án B - 0, 1, x phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0, 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0, 1, x. C. 0, 1, z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0, 1, x. D. Z, x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0, 1, x.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 70 | Trang 22

Câu 258. Kết quả trả về của các phép logic bit === và !== bao gồm?

[Đúng] A. 0, 1

B. 0, 1, x

C. 0, 1, z

D. Z, x

Đáp án đúng: A - 0, 1

Phân tích đáp án đúng: Đáp án A - 0, 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 0, 1, x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0, 1. C. 0, 1, z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0, 1. D. Z, x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0, 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 71 | Trang 22

Câu 259. Kết quả trả về của phép tính 4'b 1001 == 4'b 1101 là?

[Đúng] A. 0

B. Z

C. X

D. 1

Đáp án đúng: A - 0

Phân tích đáp án đúng: Đáp án A - 0 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 72 | Trang 22

Câu 260. Kết quả trả về của phép tính 4'b 1z0x == 4'b 1z0x là?

A. 0

B. Z

[Đúng] C. X

D. 1

Đáp án đúng: C - X

Phân tích đáp án đúng: Đáp án C - X phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 73 | Trang 22

Câu 261. Kết quả trả về của phép tính 4'b 1z0x === 4'b 1z0x là?

A. 0

B. Z

C. X

[Đúng] D. 1

Đáp án đúng: D - 1

Phân tích đáp án đúng: Đáp án D - 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 74 | Trang 22

Câu 262. Kết quả trả về của phép tính $4'b\ 1z0x\ !==\ 4'b\ 1z0x$ là?

[Đúng] A. 0

B. Z

C. X

D. 1

Đáp án đúng: A - 0

Phân tích đáp án đúng: Đáp án A - 0 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. C. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 0.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 75 | Trang 22

Câu 263. Cấu trúc của một câu lệnh điều kiện bao gồm?

A. `cond_expr ? true_expr | false_expr`

[Đúng] B. `cond_expr ? true_expr : false_expr`

C. `cond_expr : true_expr : false_expr`

D. `cond_expr : true_expr :?false_expr`

Đáp án đúng: B - `cond_expr ? true_expr : false_expr`

Phân tích đáp án đúng: Đáp án B - `cond_expr ? true_expr : false_expr` phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. `cond_expr ? true_expr | false_expr`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `cond_expr ? true_expr : false_expr`. C. `cond_expr : true_expr : false_expr`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `cond_expr ? true_expr : false_expr`. D. `cond_expr :?false_expr`: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - `cond_expr ? true_expr : false_expr`.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 76 | Trang 23

Câu 264. Câu lệnh sau có thể miêu tả mạch tổ hợp đơn giản nào $Y = (sel==1'b1)? A : B$;

[Đúng] A. MUX

B. DEMUX

C. LATCH

D. FLIPFLOP

Đáp án đúng: A - MUX

Phân tích đáp án đúng: Đáp án A - MUX phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. DEMUX: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - MUX. C. LATCH: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - MUX. D. FLIPFLOP: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - MUX.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 77 | Trang 23

Câu 265. Câu lệnh sau có thể miêu tả mạch tổ hợp đơn giản nào ? $Y = (sel==2'b00)? A : ((sel==2'b01)? B : ((sel==2'b10)? C : D))$;

A. ENCODER

B. DEMUX 1->8

[Đúng] C. MUX 4-> 1

D. LATCH

Đáp án đúng: C - MUX 4-> 1

Phân tích đáp án đúng: Đáp án C - MUX 4-> 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. ENCODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - MUX 4-> 1. B. DEMUX 1->8: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - MUX 4-> 1. D. LATCH: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - MUX 4-> 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 78 | Trang 23

Câu 266. Trong một phép tính, nếu tồn tại một toán hạng nào là x thì kết quả thu được luôn là?

A. Không thực hiện được

B. Z

[Đúng] C. X

D. U

Đáp án đúng: C - X

Phân tích đáp án đúng: Đáp án C - X phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Không thực hiện được: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. B. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X. D. U: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - X.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 79 | Trang 23

Câu 267. Giá trị được lưu trữ trong thanh ghi sau là gì khi thực hiện các câu lệnh? reg [15:0] reg A; regA= -4'd12;

A. 12

B. 1100

C. 1_1100

[Đúng] D. 65524

Đáp án đúng: D - 65524

Phân tích đáp án đúng: Đáp án D - 65524 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 12: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 65524. B. 1100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 65524. C. 1_1100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 65524.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 80 | Trang 23

Câu 268. Phép toán có thứ tự ưu tiên cao nhất là?

A. + - * /

[Đúng] B. + - ! ~

C. + -

D. * /

Đáp án đúng: B - + - ! ~

Phân tích đáp án đúng: Đáp án B - + - ! ~ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. + - * /: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - + - ! ~. C. + -: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - + - ! ~. D. * /: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - + - ! ~.

Câu 269. Câu lệnh có thứ tự ưu tiên thấp nhất là?

A. Assign

[Đúng] B. Condition

C. While

D. For

Đáp án đúng: B - Condition

Phân tích đáp án đúng: Đáp án B - Condition phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Assign: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Condition. C. While: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Condition. D. For: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Condition.

Câu 270. Cú pháp thực hiện câu lệnh gán liên tục là?

[Đúng] A. assign #del <id> = <expr>;

B. assign #del <id> == <expr>;

C. =assign #del <id> = <expr>;

D. ?assign #del <id> = <expr>;

Đáp án đúng: A - assign #del <id> = <expr>;

Phân tích đáp án đúng: Đáp án A - assign #del <id> = <expr>; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. assign #del <id> == <expr>;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - assign #del <id> = <expr>;. C. =assign #del <id> = <expr>;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - assign #del <id> = <expr>;. D. ?assign #del <id> = <expr>;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - assign #del <id> = <expr>;.

Câu 271. Đặc điểm của câu lệnh gán assign là?

A. Công việc được thực hiện liên tục

B. Không theo thứ tự

C. Được thực hiện song song với nhau

[Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Công việc được thực hiện liên tục: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. Không theo thứ tự: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. Được thực hiện song song với nhau: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Câu 272. Quy trình được hiểu như thế nào trong Verilog?

[Đúng] A. Các chương trình được thực hiện tuần tự

B. Các chương trình được thực hiện theo thứ tự

C. Các chương trình trong cặp lệnh begin end

D. Cả A, B và C đều sai

Đáp án đúng: A - Các chương trình được thực hiện tuần tự

Phân tích đáp án đúng: Đáp án A - Các chương trình được thực hiện tuần tự phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Các chương trình được thực hiện theo thứ tự: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Các chương trình được thực hiện tuần tự. C. Các chương trình trong cặp lệnh begin end: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Các chương trình được thực hiện tuần tự. D. Cả A, B và C đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Các chương trình được thực hiện tuần tự.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 85 | Trang 24

Câu 273. Câu lệnh Initial mô tả các công việc được thực hiện như thế nào?

A. Thực hiện một cách tuần tự

[Đúng] B. Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.

C. Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi

D. Thực hiện một cách có thứ tự và lặp lại cho đến khi ngừng mô phỏng.

Đáp án đúng: B - Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.

Phân tích đáp án đúng: Khối initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: A. Thực hiện một cách tuần tự: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.. C. Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.. D. Thực hiện một cách có thứ tự và lặp lại cho đến khi ngừng mô phỏng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 86 | Trang 24

Câu 274. Câu lệnh always mô tả công việc được thực hiện như thế nào?

A. Thực hiện một cách tuần tự

B. Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.

[Đúng] C. Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi cho đến hết thời gian mô phỏng.

D. Thực hiện một cách có thứ tự và lặp lại cho đến khi ngừng mô phỏng.

Đáp án đúng: C - Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi cho đến hết thời gian mô phỏng.

Phân tích đáp án đúng: Đáp án C - Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi cho đến hết thời gian mô phỏng. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Thực hiện một cách tuần tự: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi cho đến hết thời gian mô phỏng.. B. Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi cho đến hết thời gian mô phỏng.. D. Thực hiện một cách có thứ tự và lặp lại cho đến khi ngừng mô phỏng.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi cho đến hết thời gian mô phỏng..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 86 | Trang 24

Câu 275. Kiểu dữ liệu phải khai báo trong mô hình always là?

[Đúng] A. Reg

B. Wire

C. Time

D. Bus

Đáp án đúng: A - Reg

Phân tích đáp án đúng: Đáp án A - Reg phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Wire: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Reg. C. Time: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Reg. D. Bus: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Reg.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 86 | Trang 24

Câu 276. Các công việc đặt dưới lệnh **always @*** được thực hiện khi nào?

[Đúng] A. Bất kì sự thay đổi nào từ các biến

B. Khi có sự thay đổi cạnh lên của xung clk

C. Khi có sự thay đổi cạnh xuống của xung clk

D. Không thể thực hiện do không có danh sách các trạng thái thay đổi.

Đáp án đúng: A - Bất kì sự thay đổi nào từ các biến

Phân tích đáp án đúng: Đáp án A - Bất kì sự thay đổi nào từ các biến phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Khi có sự thay đổi cạnh lên của xung clk: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bất kì sự thay đổi nào từ các biến. C. Khi có sự thay đổi cạnh xuống của xung clk: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bất kì sự thay đổi nào từ các biến. D. Không thể thực hiện do không có danh sách các trạng thái thay đổi.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bất kì sự thay đổi nào từ các biến.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 87 | Trang 24

Câu 277. Chương trình trong khối lệnh đặt dưới **always @(A,B,sel)** sẽ được thực hiện tuần tự khi nào?

[Đúng] A. Bất kì sự thay đổi nào từ A, B hoặc sel

B. Khi có sự thay đổi cạnh lên của xung clk

C. Khi có sự thay đổi cạnh xuống của xung clk

D. Luôn được thực thi

Đáp án đúng: A - Bất kì sự thay đổi nào từ A, B hoặc sel

Phân tích đáp án đúng: Đáp án A - Bất kì sự thay đổi nào từ A, B hoặc sel phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Khi có sự thay đổi cạnh lên của xung clk: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bất kì sự thay đổi nào từ A, B hoặc sel. C. Khi có sự thay đổi cạnh xuống của xung clk: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bất kì sự thay đổi nào từ A, B hoặc sel. D. Luôn được thực thi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bất kì sự thay đổi nào từ A, B hoặc sel.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 88 | Trang 24

Câu 278. Chương trình trong khối lệnh đặt dưới **always @(posedge clk)** sẽ được thực hiện tuần tự khi nào?

A. Bất kì sự thay đổi nào từ A, B hoặc sel

[Đúng] B. Khi có sự thay đổi cạnh lên của xung clk

C. Khi có sự thay đổi cạnh xuống của xung clk

D. Luôn được thực thi

Đáp án đúng: B - Khi có sự thay đổi cạnh lên của xung clk

Phân tích đáp án đúng: Đáp án B - Khi có sự thay đổi cạnh lên của xung clk phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Bất kì sự thay đổi nào từ A, B hoặc sel: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Khi có sự thay đổi cạnh lên của xung clk. C. Khi có sự thay đổi cạnh xuống của xung clk: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Khi có sự thay đổi cạnh lên của xung clk. D. Luôn được thực thi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Khi có sự thay đổi cạnh lên của xung clk.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 89 | Trang 24

Câu 279. Đoạn chương trình sau chỉ được thực hiện khi nào? **always**

A. Luôn được thực thi begin

[Đúng] B. Khi tín hiệu ctrl lên mức 1 wait (ctrl) #10 cnt = cnt + 1;

C. Khi hết thời gian chờ 22 end A #10 cnt2 = cnt2 + 2; 23 end A

D. Bất kì sự thay đổi nào từ bên ngoài

Đáp án đúng: B - Khi tín hiệu ctrl lên mức 1 wait (ctrl) #10 cnt = cnt + 1;

Phân tích đáp án đúng: Đáp án B - Khi tín hiệu ctrl lên mức 1 wait (ctrl) #10 cnt = cnt + 1; phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Luôn được thực thi begin: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Khi tín hiệu ctrl lên mức 1 wait (ctrl) #10 cnt = cnt + 1;. C. Khi hết thời gian chờ 22 end A #10 cnt2 = cnt2 + 2; 23 end A: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Khi tín hiệu ctrl lên mức 1 wait (ctrl) #10 cnt = cnt + 1;. D. Bất kì sự thay đổi nào từ bên ngoài: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Khi tín hiệu ctrl lên mức 1 wait (ctrl) #10 cnt = cnt + 1;.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 90 | Trang 26

Câu 280. Xung clock được tạo ra từ đoạn chương trình sau với chu kỳ là? initial begin

A. 10 ns clk = 0;

B. 20 ns forever #10 clk = ~clk;

C. 10 ms end

[Đúng] D. 20 đơn vị thời gian

Đáp án đúng: D - 20 đơn vị thời gian

Phân tích đáp án đúng: Khởi initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: A. 10 ns clk = 0;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 20 đơn vị thời gian. B. 20 ns forever #10 clk = ~clk;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 20 đơn vị thời gian. C. 10 ms end: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 20 đơn vị thời gian.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 91 | Trang 26

Câu 281. Các lệnh của hệ thống như \$display,... được viết ở đâu?

[Đúng] A. Trong quá trình

B. Ngoài quá trình

C. Đầu cũng được

D. Tùy trường hợp

Đáp án đúng: A - Trong quá trình

Phân tích đáp án đúng: Đáp án A - Trong quá trình phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Ngoài quá trình: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Trong quá trình. C. Đầu cũng được: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Trong quá trình. D. Tùy trường hợp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Trong quá trình.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 92 | Trang 26

Câu 282. Định dạng được in ra bởi hàm \$display("..", arg2, arg3, ..);

[Đúng] A. Một chuỗi liên tục theo định dạng

B. Các chuỗi rời rạc theo từng khoảng thời gian

C. Các chuỗi cách nhau từng dòng

D. Các mã nhị phân đại diện mã ASCII cho từng ký tự.

Đáp án đúng: A - Một chuỗi liên tục theo định dạng

Phân tích đáp án đúng: Đáp án A - Một chuỗi liên tục theo định dạng phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Các chuỗi rời rạc theo từng khoảng thời gian: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Một chuỗi liên tục theo định dạng. C. Các chuỗi cách nhau từng dòng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Một chuỗi liên tục theo định dạng. D. Các mã nhị phân đại diện mã ASCII cho từng ký tự.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Một chuỗi liên tục theo định dạng.

Câu 283. Định dạng được in ra bởi hàm \$monitor("...", arg2, arg3, ..);

A. Một chuỗi liên tục theo định dạng

[Đúng] B. Các chuỗi rời rạc theo từng khoảng thời gian

C. Các chuỗi cách nhau từng dòng

D. Các mã nhị phân đại diện mã ASCII cho từng ký tự.

Đáp án đúng: B - Các chuỗi rời rạc theo từng khoảng thời gian

Phân tích đáp án đúng: Đáp án B - Các chuỗi rời rạc theo từng khoảng thời gian phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Một chuỗi liên tục theo định dạng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Các chuỗi rời rạc theo từng khoảng thời gian. C. Các chuỗi cách nhau từng dòng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Các chuỗi rời rạc theo từng khoảng thời gian. D. Các mã nhị phân đại diện mã ASCII cho từng ký tự.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Các chuỗi rời rạc theo từng khoảng thời gian.

Câu 284. Định dạng được in ra khi sử dụng hàm display hoặc monitor khi sử dụng %o là?

[Đúng] A. Giá trị ở hệ bát phân

B. Chuỗi

C. Giá trị thập phân Số thực

Đáp án đúng: A - Giá trị ở hệ bát phân

Phân tích đáp án đúng: Đáp án A - Giá trị ở hệ bát phân phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Chuỗi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Giá trị ở hệ bát phân. C. Giá trị thập phân Số thực: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Giá trị ở hệ bát phân.

Câu 285. Định dạng %f in ra số thực ở hệ thống số nào?

A. Nhị phân

B. Bát phân

[Đúng] C. Hệ thập phân

D. Hệ thập lục phân

Đáp án đúng: C - Hệ thập phân

Phân tích đáp án đúng: Đáp án C - Hệ thập phân phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Nhị phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Hệ thập phân. B. Bát phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Hệ thập phân. D. Hệ thập lục phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Hệ thập phân.

Câu 286. Cho biết thời gian được trì hoãn của câu lệnh sau trước khi được thực hiện `timescale 10ns/1ns later: #5 a = b;

A. 5 ns

[Đúng] B. 50ns

C. 5 ms

D. 50 ms

Đáp án đúng: B - 50ns

Phân tích đáp án đúng: Trong timescale, độ chính xác thời gian không được nhỏ hơn đơn vị thời gian; vì vậy dạng 100ns/110ps không hợp lệ do 110ps không phải mốc chuẩn nhỏ hơn/quan hệ hợp lệ như 1ps, 10ps, 100ps.

Phân tích các đáp án sai: A. 5 ns: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 50ns. C. 5 ms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 50ns. D. 50 ms: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 50ns.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 1 | Trang 26

Câu 287. Ngôn ngữ truyền thống để lập trình thiết kế vi mạch là:

A. C, foxtran, hdl.

[Đúng] B. C, foxtran, java.

C. Hdl, verilog.

D. C, vhd.

Đáp án đúng: B - C, foxtran, java.

Phân tích đáp án đúng: Đáp án B - C, foxtran, java. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. C, foxtran, hdl.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - C, foxtran, java.. C. Hdl, verilog.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - C, foxtran, java.. D. C, vhd.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - C, foxtran, java..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 2 | Trang 26

Câu 288. Không thể sử dụng ngôn ngữ truyền thống để thiết kế mạch vì lý do:

A. Thực hiện song song.

B. Tốc độ thực hiện chậm.

[Đúng] C. Thực hiện tuần tự.

D. Vừa song song và tuần tự.

Đáp án đúng: C - Thực hiện tuần tự.

Phân tích đáp án đúng: Đáp án C - Thực hiện tuần tự. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Thực hiện song song.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Thực hiện tuần tự.. B. Tốc độ thực hiện chậm.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Thực hiện tuần tự.. D. Vừa song song và tuần tự.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Thực hiện tuần tự..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 3 | Trang 27

Câu 289. Một hệ thống số tiêu biểu được xây dựng từ các thành phần gồm:

A. Chỉ có các dây dẫn.

B. Chỉ có các ngõ vào và các ngõ ra

[Đúng] C. Các thành phần nhỏ hơn, các dây dẫn kết nối các ngõ vào và các ngõ ra của các thành phần.

D. Chỉ có các thành phần nhỏ hơn.

Đáp án đúng: C - Các thành phần nhỏ hơn, các dây dẫn kết nối các ngõ vào và các ngõ ra của các thành phần.

Phân tích đáp án đúng: Đáp án C - Các thành phần nhỏ hơn, các dây dẫn kết nối các ngõ vào và các ngõ ra của các thành phần. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Chỉ có các dây dẫn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Các thành phần nhỏ hơn, các dây dẫn kết nối các ngõ vào và các ngõ ra của các thành phần.. B. Chỉ có các ngõ vào và các ngõ ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Các thành phần nhỏ hơn, các dây dẫn kết nối các ngõ vào và các ngõ ra của các thành phần.. D. Chỉ có các thành phần nhỏ hơn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Các thành phần nhỏ hơn, các dây dẫn kết nối các ngõ vào và các ngõ ra của các thành phần..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 4 | Trang 27

Câu 290. Một chương trình VHDL tiêu biểu gồm:

[Đúng] A. Hai phần chính là khai báo entity và architecture.

B. Một phần chính là khai báo architecture.

C. Một phần chính là khai báo entity.

D. Hai phần chính là khai báo entity và process.

Đáp án đúng: A - Hai phần chính là khai báo entity và architecture.

Phân tích đáp án đúng: Đáp án A - Hai phần chính là khai báo entity và architecture. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Một phần chính là khai báo architecture.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hai phần chính là khai báo entity và architecture.. C. Một phần chính là khai báo entity.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hai phần chính là khai báo entity và architecture.. D. Hai phần chính là khai báo entity và process.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Hai phần chính là khai báo entity và architecture..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 5 | Trang 27

Câu 291. Architecture trong chương trình VHDL thì:

A. Chứa các khai báo thư viện.

[Đúng] B. Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.

C. Chứa các khai báo vào ra của mạch điện số.

D. Chỉ chứa process

Đáp án đúng: B - Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.

Phân tích đáp án đúng: Đáp án B - Chứa các hoạt động bên trong hoặc tổ chức của mạch điện. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Chứa các khai báo thư viện.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.. C. Chứa các khai báo vào ra của mạch điện số.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.. D. Chỉ chứa process: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Chứa các hoạt động bên trong hoặc tổ chức của mạch điện..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 6 | Trang 27

Câu 292. Khi một tín hiệu ngõ vào của mạch điện số thay đổi thì:

A. Không gây ảnh hưởng gì.

B. Ngõ ra thay đổi ngay lập tức

[Đúng] C. Chỉ có mạch điện nào nối với tín hiệu đó thì bị kích hoạt.

D. Toàn bộ mạch điện thay đổi.

Đáp án đúng: C - Chỉ có mạch điện nào nối với tín hiệu đó thì bị kích hoạt.

Phân tích đáp án đúng: Đáp án C - Chỉ có mạch điện nào nối với tín hiệu đó thì bị kích hoạt. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Không gây ảnh hưởng gì.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chỉ có mạch điện nào nối với tín hiệu đó thì bị kích hoạt.. B. Ngõ ra thay đổi ngay lập tức: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chỉ có mạch điện nào nối với tín hiệu đó thì bị kích hoạt.. D. Toàn bộ mạch điện thay đổi.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chỉ có mạch điện nào nối với tín hiệu đó thì bị kích hoạt..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 7 | Trang 27

Câu 293. Một số nhị phân chẵn là:

A. Tổng số bit i là lẻ.

[Đúng] B. Tổng số bit 1 là chẵn.

C. Số đó chia hết cho 2,

D. Số nhị phân với số bit là số chẵn.

Đáp án đúng: B - Tổng số bit 1 là chẵn.

Phân tích đáp án đúng: Đáp án B - Tổng số bit 1 là chẵn. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tổng số bit 1 là lẻ.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Tổng số bit 1 là chẵn.. C. Số đó chia hết cho 2.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Tổng số bit 1 là chẵn.. D. Số nhị phân với số bit là số chẵn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Tổng số bit 1 là chẵn..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 8 | Trang 27

Câu 294. Entity trong chương trình VHDL thi:

A. Chỉ chứa process.

B. Chứa các khai báo thư viện.

[Đúng] C. Chứa các khai báo vào ra của mạch điện số.

D. Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.

Đáp án đúng: C - Chứa các khai báo vào ra của mạch điện số.

Phân tích đáp án đúng: Đáp án C - Chứa các khai báo vào ra của mạch điện số. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Chỉ chứa process.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chứa các khai báo vào ra của mạch điện số.. B. Chứa các khai báo thư viện.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chứa các khai báo vào ra của mạch điện số.. D. Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Chứa các khai báo vào ra của mạch điện số..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 9 | Trang 28

Câu 295. Các lệnh trong Architecture của chương trình VHDL là:

[Đúng] A. Các lệnh đồng thời.

B. Vừa tuần tự và đồng thời.

C. Không thể thay đổi thứ tự.

D. Các lệnh tuần tự.

Đáp án đúng: A - Các lệnh đồng thời.

Phân tích đáp án đúng: Đáp án A - Các lệnh đồng thời. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Vừa tuần tự và đồng thời.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Các lệnh đồng thời.. C. Không thể thay đổi thứ tự.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Các lệnh đồng thời.. D. Các lệnh tuần tự.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Các lệnh đồng thời..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 10 | Trang 28

Câu 296. Giá trị mặc định của thanh ghi là?

A. 0

B. U

C. Z

[Đúng] D. X

Đáp án đúng: D - X

Phân tích đáp án đúng: Đáp án D - X phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - X. B. U: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - X. C. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - X.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 11 | Trang 28

Câu 297. Ngõ ra cổng OR 4 ngõ vào chỉ bằng 1 khi?

A. Tất cả các ngõ vào đều bằng 1

[Đúng] B. Ít nhất một ngõ vào bằng 1

C. Tất cả các ngõ vào đều bằng 0

D. Ít nhất một ngõ vào bằng 0

Đáp án đúng: B - Ít nhất một ngõ vào bằng 1

Phân tích đáp án đúng: Đáp án B - Ít nhất một ngõ vào bằng 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tất cả các ngõ vào đều bằng 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Ít nhất một ngõ vào bằng 1. C. Tất cả các ngõ vào đều bằng 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Ít nhất một ngõ vào bằng 1. D. Ít nhất một ngõ vào bằng 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Ít nhất một ngõ vào bằng 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 12 | Trang 28

Câu 298. Câu lệnh "assign f=(a|b)&(c|d)" biểu thị điều gì?

A. Tất cả đều sai

B. Một danh sách mạng mức cổng bao gồm hai cổng OR và một cổng AND

C. Mô tả cấu trúc của hàm f

[Đúng] D. Một mô tả hành vi của hàm f

Đáp án đúng: D - Một mô tả hành vi của hàm f

Phân tích đáp án đúng: Đáp án D - Một mô tả hành vi của hàm f phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Một mô tả hành vi của hàm f. B. Một danh sách mạng mức cổng bao gồm hai cổng OR và một cổng AND: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Một mô tả hành vi của hàm f. C. Mô tả cấu trúc của hàm f: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Một mô tả hành vi của hàm f.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 13 | Trang 28

Câu 299. Tổng hợp (synthesis) nghĩa là gì?

[Đúng] A. Để tạo ra một mạch từ một đặc điểm kỹ thuật nhất định.

B. Để xác minh hoạt động chính xác của một mạch.

C. Để xác minh xem thông số kỹ thuật có đúng không.

D. Không ai trong số này.

Đáp án đúng: A - Để tạo ra một mạch từ một đặc điểm kỹ thuật nhất định.

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: B. Để xác minh hoạt động chính xác của một mạch.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Để tạo ra một mạch từ một đặc điểm kỹ thuật nhất định.. C. Để xác minh xem thông số kỹ thuật có đúng không.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Để tạo ra một mạch từ một đặc điểm kỹ thuật nhất định.. D. Không ai trong số này.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Để tạo ra một mạch từ một đặc điểm kỹ thuật nhất định..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 14 | Trang 28

Câu 300. Nếu một kết nối (a net) không tải, nó mang mức logic gì?

A. 0

B. X

[Đúng] C. Z

D. U

Đáp án đúng: C - Z

Phân tích đáp án đúng: Đáp án C - Z phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Z. B. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Z. D. U: sai vì không

thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Z.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 15 | Trang 28

Câu 301. Mức logic nào không được hỗ trợ bởi ngôn ngữ Verilog?

- A. 0
- B. X
- C. Z
- [Đúng] D. U

Đáp án đúng: D - U

Phân tích đáp án đúng: Đáp án D - U phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - U. B. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - U. C. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - U.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 16 | Trang 28

Câu 302. Câu lệnh \$stop có chức năng?

- A. Kết thúc mô phỏng
- B. Thoát mô phỏng
- [Đúng] C. Trì hoãn mô phỏng
- D. Tất cả đều sai

Đáp án đúng: C - Trì hoãn mô phỏng

Phân tích đáp án đúng: \$stop dùng để tạm dừng mô phỏng để quan sát/debug; \$finish mới dùng để kết thúc mô phỏng.

Phân tích các đáp án sai: A. Kết thúc mô phỏng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Trì hoãn mô phỏng. B. Thoát mô phỏng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Trì hoãn mô phỏng. D. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Trì hoãn mô phỏng.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 17 | Trang 29

Câu 303. Ưu điểm của thiết kế dựa trên FPGA so với thiết kế ASIC là gì?

- A. Nó linh hoạt hơn.
- B. Nó nhanh hơn.
- [Đúng] C. Cả A và D

D. Nó có chi phí thiết kế thấp hơn.

Đáp án đúng: C - Cả A và D

Phân tích đáp án đúng: Đáp án C - Cả A và D phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Nó linh hoạt hơn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và D. B. Nó nhanh hơn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và D. D. Nó có chi phí thiết kế thấp hơn.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và D.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 18 | Trang 29

Câu 304. Trạng thái đầu ra tristate (3 trạng thái) là gì?

- A. Tất cả đều sai.
- B. Khi điện áp nằm ở đâu đó giữa logic 0 và logic 1.
- [Đúng] C. Khi đường dây đầu ra được cách ly về điện.

D. Trạng thái thứ ba trong hệ thống logic bậc ba.

Đáp án đúng: C - Khi đường dây đầu ra được cách ly về điện.

Phân tích đáp án đúng: Đáp án C - Khi đường dây đầu ra được cách ly về điện. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị,

cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tất cả đều sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Khi đường dây đầu ra được cách ly về điện.. B. Khi điện áp nằm ở đâu đó giữa logic 0 và logic 1.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Khi đường dây đầu ra được cách ly về điện.. D. Trạng thái thứ ba trong hệ thống logic bậc ba.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Khi đường dây đầu ra được cách ly về điện..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 19 | Trang 29

Câu 305. Đầu không phải là phương pháp chính xác để chỉ định thang thời gian trong Verilog?

[Đúng] A. 100ns/110ps

B. 10ns/1ps

C. 1ns/1ps

D. 100ns/100ps

Đáp án đúng: A - 100ns/110ps

Phân tích đáp án đúng: Đáp án A - 100ns/110ps phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 10ns/1ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps. C. 1ns/1ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps. D. 100ns/100ps: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 100ns/110ps.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 20 | Trang 29

Câu 306. Nếu $A = 4b'001x$ và $B = 4b'1011$ thì kết quả của $A+B$ sẽ là

A. 1100

B. Tất cả đều sai

[Đúng] C. xxxx

D. 110x

Đáp án đúng: C - xxxx

Phân tích đáp án đúng: Đáp án C - xxxx phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - xxxx. B. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - xxxx. D. 110x: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - xxxx.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 21 | Trang 29

Câu 307. Cho đoạn chương trình Verilog sau: `wire [7:0] A; wire B; assign B = ~|A;` Nếu giá trị của A là $8'b00111001$ thì giá trị của $\{A[5:3], 3\{B\}\}$ sẽ là bao nhiêu?

A. Tất cả đều sai

B. $6'b011000$

[Đúng] C. $6'b111000$

D. $6'b111111$

Đáp án đúng: C - $6'b111000$

Phân tích đáp án đúng: Đáp án C - $6'b111000$ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $6'b111000$. B. $6'b011000$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $6'b111000$. D. $6'b111111$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $6'b111000$.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 22 | Trang 29

Câu 308. Số tối đa có thể được biểu diễn ở dạng nhị phân không dấu 8 bit là bao nhiêu?

[Đúng] A. 255

B. 128

C. 127

D. 256

Đáp án đúng: A - 255

Phân tích đáp án đúng: Đáp án A - 255 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 128: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 255. C. 127: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 255. D. 256: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 255.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 23 | Trang 29

Câu 309. Kết quả nào sau đây trong thời gian quay vòng thiết kế ngắn nhất?

[Đúng] A. FGPA

B. Full Custom

C. Standard Cell

D. Gate Array

Đáp án đúng: A - FGPA

Phân tích đáp án đúng: Đáp án A - FGPA phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Full Custom: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FGPA. C. Standard Cell: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FGPA. D. Gate Array: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - FGPA.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 24 | Trang 29

Câu 310. Trong verilog `h1234 là một

A. Số thập lục phân 4 bit

B. Đó là ký hiệu không hợp lệ.

C. Số thập lục phân 16 bit

[Đúng] D. Số thập lục phân 32 bit

Đáp án đúng: D - Số thập lục phân 32 bit

Phân tích đáp án đúng: Đáp án D - Số thập lục phân 32 bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Số thập lục phân 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Số thập lục phân 32 bit. B. Đó là ký hiệu không hợp lệ.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Số thập lục phân 32 bit. C. Số thập lục phân 16 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Số thập lục phân 32 bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 25 | Trang 30

Câu 311. Nếu $A = 4'1xxz$ và $B = 4'b1xxx$ thì $A == B$ sẽ trả về kết quả là?

A. X

[Đúng] B. 0

C. Z

D. 1

Đáp án đúng: B - 0

Phân tích đáp án đúng: Đáp án B - 0 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. X: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0. C. Z: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0. D. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 0.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 26 | Trang 30

Câu 312. Số âm nhỏ nhất có thể được biểu diễn trong nhị phân 8 bit dưới dạng bù 2 là?

A. -255

B. -127

[Đúng] C. -128

D. -256

Đáp án đúng: C - -128

Phân tích đáp án đúng: Với số bù 2 n bit, miền giá trị là từ $-2^{(n-1)}$ đến $2^{(n-1)}-1$. Vì vậy 8 bit biểu diễn từ -128 đến 127.

Phân tích các đáp án sai: A. -255: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - -128. B. -127: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - -128. D. -256: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - -128.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 27 | Trang 30

Câu 313. Trong đoạn mã đã cho, câu lệnh 2 sẽ được thực thi tại Initial Begin #5 x=1'b0; // câu lệnh 1 #15 y= 1b'1; // câu lệnh 2 End

A. 15

[Đúng] B. 20

C. 5

D. Thời gian mô phỏng hiện tại

Đáp án đúng: B - 20

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. 15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20. C. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20. D. Thời gian mô phỏng hiện tại: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 20.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 28 | Trang 30

Câu 314. Nếu A=4'b011 và B= 4b' 0011 thì kết quả của AB sẽ là**

A. 6

B. 9

[Đúng] C. 27

D. Không hợp lệ

Đáp án đúng: C - 27

Phân tích đáp án đúng: Toán tử ** trong Verilog là lũy thừa. Cần đổi literal nhị phân sang giá trị thập phân rồi tính cơ số mũ số mũ.

Phân tích các đáp án sai: A. 6: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 27. B. 9: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 27. D. Không hợp lệ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 27.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 29 | Trang 30

Câu 315. Xem xét đoạn mã Verilog sau: wire [5:0] A, B; wire C; assign C=~A; Nếu giá trị của A và B lần lượt là 5'b10011 và 5'b01110 thì giá trị của {A[3:1], 2{C}, B[2:0]} sẽ là bao nhiêu? Chọn một:

A. Tất cả đều sai

[Đúng] B. 00111110

C. 00100110

D. 01111110

Đáp án đúng: B - 00111110

Phân tích đáp án đúng: Đáp án B - 00111110 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 00111110. C. 00100110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 00111110. D. 01111110: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án

đúng B - 00111110.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 30 | Trang 30

Câu 316. Đầu ra của cổng AND 4 ngõ vào sẽ là 1 nếu

[Đúng] A. Tất cả các đầu vào đều ở mức 1.

B. Ít nhất một trong các đầu vào là 1.

C. Ít nhất một trong các đầu vào bằng 0.

D. Tất cả các đầu vào đều ở mức 0.

Đáp án đúng: A - Tất cả các đầu vào đều ở mức 1.

Phân tích đáp án đúng: Cổng AND chỉ cho đầu ra bằng 1 khi tất cả ngõ vào đều bằng 1. Primitive Verilog có dạng `and(output, input1, input2, ...)`.

Phân tích các đáp án sai: B. Ít nhất một trong các đầu vào là 1.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tất cả các đầu vào đều ở mức 1.. C. Ít nhất một trong các đầu vào bằng 0.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tất cả các đầu vào đều ở mức 1.. D. Tất cả các đầu vào đều ở mức 0.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tất cả các đầu vào đều ở mức 1..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 31 | Trang 30

Câu 317. Trong một mạch tổ hợp thuần túy có cần thiết phải đề cập đến tất cả các đầu vào trong danh sách độ nhạy `always @()` không?

A. Không cần thiết

B. Nó phụ thuộc vào phong cách mã hóa

[Đúng] C. Cần thiết

D. Tất cả đều sai

Đáp án đúng: C - Cần thiết

Phân tích đáp án đúng: Đáp án C - Cần thiết phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Không cần thiết: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cần thiết. B. Nó phụ thuộc vào phong cách mã hóa: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cần thiết. D. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cần thiết.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 32 | Trang 31

Câu 318. Đầu ra của cổng NOR 4 đầu vào sẽ là 1 nếu

[Đúng] A. Tất cả các đầu vào đều ở mức 0.

B. Ít nhất một trong các đầu vào là 1.

C. Ít nhất một trong các đầu vào bằng 0.

D. Tất cả các đầu vào đều ở mức 1.

Đáp án đúng: A - Tất cả các đầu vào đều ở mức 0.

Phân tích đáp án đúng: NOR là phủ định của OR, nên đầu ra chỉ bằng 1 khi tất cả ngõ vào đều bằng 0.

Phân tích các đáp án sai: B. Ít nhất một trong các đầu vào là 1.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tất cả các đầu vào đều ở mức 0.. C. Ít nhất một trong các đầu vào bằng 0.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tất cả các đầu vào đều ở mức 0.. D. Tất cả các đầu vào đều ở mức 1.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tất cả các đầu vào đều ở mức 0..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 33 | Trang 31

Câu 319. Chọn phương án đúng với đoạn chương trình sau? `module mydesign (a,b); input [1:0] b; output reg a; always @(b) begin if (b==2'b00) a = 1'b0; else if (b==2'b11) a = 1'b0; else a=1'b1; end end module`

[Đúng] A. Một mạch tổ hợp thực hiện chức năng cổng XOR

B. Một mạch chốt được tạo ra với ngõ ra là a

C. Quá trình tổng hợp báo lỗi

D. Một mạch tổ hợp thực hiện chức năng DECODER

Đáp án đúng: A - Một mạch tổ hợp thực hiện chức năng cổng XOR

Phân tích đáp án đúng: Biến được cập nhật trong always/initial là biến thủ tục, trong Verilog truyền thống thường khai báo kiểu reg.

Phân tích các đáp án sai: B. Một mạch chốt được tạo ra với ngõ ra là a: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Một mạch tổ hợp thực hiện chức năng cổng XOR. C. Quá trình tổng hợp báo lỗi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Một mạch tổ hợp thực hiện chức năng cổng XOR. D. Một mạch tổ hợp thực hiện chức năng DECODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Một mạch tổ hợp thực hiện chức năng cổng XOR.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 34 | Trang 31

Câu 320. Mục đích của khối thủ tục "Initial" trong Verilog là gì?

[Đúng] A. Nó được sử dụng để chỉ định một khối thủ tục chỉ được thực hiện một lần

B. Mỗi khi một khối "always" được thực thi, các biến được khởi tạo như được chỉ định trong khối "initial"

C. Nếu có nhiều khối "ban đầu" trong một mô-đun, chúng sẽ được thực hiện lần lượt theo trình tự

D. Nó có thể được sử dụng để chỉ định một khối thủ tục để tổng hợp

Đáp án đúng: A - Nó được sử dụng để chỉ định một khối thủ tục chỉ được thực hiện một lần

Phân tích đáp án đúng: Khối initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: B. Mỗi khi một khối "always" được thực thi, các biến được khởi tạo như được chỉ định trong khối "initial": sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Nó được sử dụng để chỉ định một khối thủ tục chỉ được thực hiện một lần. C. Nếu có nhiều khối "ban đầu" trong một mô-đun, chúng sẽ được thực hiện lần lượt theo trình tự: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Nó được sử dụng để chỉ định một khối thủ tục chỉ được thực hiện một lần. D. Nó có thể được sử dụng để chỉ định một khối thủ tục để tổng hợp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Nó được sử dụng để chỉ định một khối thủ tục chỉ được thực hiện một lần.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 35 | Trang 32

Câu 321. Nếu "clk" và "clear" là hai đầu vào của mô-đun bộ đếm, biểu thức nào sau đây phải được thực hiện nếu chúng ta muốn thực hiện việc xóa một cách không đồng bộ (giả sử "xóa" ở mức thấp, cạnh lên của tín hiệu "clk" là được sử dụng để đếm và khối "always" duy nhất được sử dụng để triển khai)?

A. always @(posedge clk)

B. always @ (negedge clear)

[Đúng] C. always @(posedge clk or negedge clear)

D. Tất cả đều sai

Đáp án đúng: C - always @(posedge clk or negedge clear)

Phân tích đáp án đúng: Đáp án C - always @(posedge clk or negedge clear) phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. always @(posedge clk): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @(posedge clk or negedge clear). B. always @ (negedge clear): sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @(posedge clk or negedge clear). D. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - always @(posedge clk or negedge clear).

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 36 | Trang 32

Câu 322. Khẳng định nào sau đây là đúng?

A. Câu lệnh "gán" có thể được sử dụng để thực hiện cả mạch tổ hợp cũng như mạch tuần tự

B. Việc sử dụng toán tử có điều kiện trong câu lệnh "gán" luôn dẫn đến bộ ghép kênh

C. Chỉ mục biến được sử dụng tại RHS của câu lệnh "gán" tạo ra bộ ghép kênh trong khi việc sử dụng nó tại LHS dẫn đến bộ giải mã

[Đúng] D. Chỉ A và C đúng

Đáp án đúng: D - Chỉ A và C đúng

Phân tích đáp án đúng: Đáp án D - Chỉ A và C đúng phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Câu lệnh "gán" có thể được sử dụng để thực hiện cả mạch tổ hợp cũng như mạch tuần tự: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và C đúng. B. Việc sử dụng toán tử có điều kiện trong câu lệnh "gán" luôn dẫn đến bộ ghép kênh: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và C đúng. C. Chỉ mục biến được sử dụng tại RHS của câu lệnh "gán" tạo ra bộ ghép kênh trong khi việc sử dụng nó tại LHS dẫn đến bộ giải mã: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và C đúng.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 37 | Trang 32

Câu 323. Chọn phương án đúng với đoạn chương trình sau? integer x, y initial begin x = 15; y = 10; end initial repeat (x) \$display ("x=%d",x); initial while (y < 12) begin y = y + 1; X = X - 1; end

A. Giá trị của x được in 13 lần

B. Không thể xác định được số lần giá trị x được in ra

[Đúng] C. Giá trị của x được in 15 lần

D. Giá trị của x chính là 15

Đáp án đúng: C - Giá trị của x được in 15 lần

Phân tích đáp án đúng: Khối initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: A. Giá trị của x được in 13 lần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Giá trị của x được in 15 lần. B. Không thể xác định được số lần giá trị x được in ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Giá trị của x được in 15 lần. D. Giá trị của x chính là 15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Giá trị của x được in 15 lần.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 38 | Trang 33

Câu 324. Đoạn chương trình sau cho biết điều gì? initial clk = 1'b0; always #5 clk = ~clk;

A. Tất cả đều sai

B. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 10, 15, 20...

[Đúng] C. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 15, 25, 35,...

D. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 10, 20, 30,...

Đáp án đúng: C - Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 15, 25, 35,...

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 15, 25, 35,... B. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 10, 15, 20...: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 15, 25, 35,... D. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 10, 20, 30,...: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 15, 25, 35,...

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 39 | Trang 33

Câu 325. Nếu A, B, C và D lần lượt là các biến reg, reg, integer và wire, mỗi biến có kích thước [7:0], thì điều nào sau đây được cho phép bên trong các quá trình?

A. B[3:0] = D[4:1]+1;

[Đúng] B. Cả A và D

C. D = A + B;

D. C=A+D;

Đáp án đúng: B - Cả A và D

Phân tích đáp án đúng: Đáp án B - Cả A và D phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. B[3:0] = D[4:1]+1;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Cả A và D. C. D = A + B;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Cả A và D. D. C=A+D;: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Cả A và D.

Câu 326. Đoạn chương trình sau mô tả mạch điện gì với data0, 1, 2, 3 tương ứng ngõ vào các FF? always @(posedge clock) begin data3 = din; data2 = data3; data1 = data2; data0 = data1; end

A. Thanh ghi dịch 4 bit vào song song ra song song

B. Thanh ghi dịch 4 bit

C. Tất cả đều sai

[Đúng] D. Bốn Flip Flop D đều chứa dữ liệu của ngõ vào D in.

Đáp án đúng: D - Bốn Flip Flop D đều chứa dữ liệu của ngõ vào D in.

Phân tích đáp án đúng: Đáp án D - Bốn Flip Flop D đều chứa dữ liệu của ngõ vào D in. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Thanh ghi dịch 4 bit vào song song ra song song: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Bốn Flip Flop D đều chứa dữ liệu của ngõ vào D in.. B. Thanh ghi dịch 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Bốn Flip Flop D đều chứa dữ liệu của ngõ vào D in.. C. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Bốn Flip Flop D đều chứa dữ liệu của ngõ vào D in..

Câu 327. Chọn phát biểu đúng?

A. Câu lệnh "assign" thực hiện phép gán liên tục giữa biểu thức được chỉ định ở phía bên tay phải và biến loại "net" được chỉ định ở phía bên trái.

B. Câu lệnh "assign" thực hiện phép gán liên tục giữa biểu thức được chỉ định ở phía bên tay phải và biến loại "reg" được chỉ định ở phía bên trái.

C. Câu lệnh "assign" có thể được thực hiện trong mô hình mạch chốt, một mạch điện tuần tự.

[Đúng] D. Cả A và C đều đúng

Đáp án đúng: D - Cả A và C đều đúng

Phân tích đáp án đúng: Đáp án D - Cả A và C đều đúng phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Câu lệnh "assign" thực hiện phép gán liên tục giữa biểu thức được chỉ định ở phía bên tay phải và biến loại "net" được chỉ định ở phía bên trái.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và C đều đúng. B. Câu lệnh "assign" thực hiện phép gán liên tục giữa biểu thức được chỉ định ở phía bên tay phải và biến loại "reg" được chỉ định ở phía bên trái.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và C đều đúng. C. Câu lệnh "assign" có thể được thực hiện trong mô hình mạch chốt, một mạch điện tuần tự.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A và C đều đúng.

Câu 328. Chọn phát biểu đúng về vòng lặp "repeat"?

A. Nó có thể được sử dụng để lặp lại việc thực thi khối chính xác hai lần

B. Nó có thể được sử dụng để lặp lại một khối cho đến khi một điều kiện được chỉ định là đúng

[Đúng] C. Tất cả đều sai

D. Nó có thể được sử dụng để lặp lại một khối vô thời hạn

Đáp án đúng: C - Tất cả đều sai

Phân tích đáp án đúng: Đáp án C - Tất cả đều sai phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Nó có thể được sử dụng để lặp lại việc thực thi khối chính xác hai lần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tất cả đều sai. B. Nó có thể được sử dụng để lặp lại một khối cho đến khi một điều kiện được chỉ định là đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tất cả đều sai. D. Nó có thể được sử dụng để lặp lại một khối vô thời hạn: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tất cả đều sai.

Câu 329. Cho đoạn chương trình, giá trị cuối cùng của biến "d" sẽ là... integer a, b, c, d; initial begin a = 25; b = 12; c = 5; d=17; a = b + c; b =a-15; c = a+d; d=c+d; end

A. 58

B. 51

[Đúng] C. 53

D. 40

Đáp án đúng: C - 53

Phân tích đáp án đúng: Khối initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: A. 58: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 53. B. 51: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 53. D. 40: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 53.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 44 | Trang 34

Câu 330. Cấu trúc "#5" biểu thị điều gì trong mô phỏng?

A. Nó chỉ định độ trễ 5 đơn vị thời gian trước khi thực hiện câu lệnh tiếp theo

B. Nó tạm dừng thực hiện các câu lệnh theo sau thời gian 5

[Đúng] C. Nó chỉ định rằng đơn vị trễ là 5 nano giây

D. Nó lên lịch thực hiện câu lệnh tiếp theo tại thời điểm 5

Đáp án đúng: C - Nó chỉ định rằng đơn vị trễ là 5 nano giây

Phân tích đáp án đúng: Ký hiệu # trong Verilog là delay theo đơn vị thời gian mô phỏng. Các delay liên tiếp là tương đối, nên #5 rồi #15 sẽ tới thời điểm 20.

Phân tích các đáp án sai: A. Nó chỉ định độ trễ 5 đơn vị thời gian trước khi thực hiện câu lệnh tiếp theo: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Nó chỉ định rằng đơn vị trễ là 5 nano giây. B. Nó tạm dừng thực hiện các câu lệnh theo sau thời gian 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Nó chỉ định rằng đơn vị trễ là 5 nano giây. D. Nó lên lịch thực hiện câu lệnh tiếp theo tại thời điểm 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Nó chỉ định rằng đơn vị trễ là 5 nano giây.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 45 | Trang 34

Câu 331. Chọn phát biểu đúng khi tiến hành tổng hợp đoạn chương trình sau? `always @(posedge clock) begin y = x; z = y; X = Z; End`

A. Dịch chuyển các giá trị được lưu trong ba biến

B. Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "y"

C. Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "z"

[Đúng] D. Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "x"

Đáp án đúng: D - Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "x"

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. Dịch chuyển các giá trị được lưu trong ba biến: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "x". B. Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "y": sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "x". C. Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "z": sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "x".

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 46 | Trang 35

Câu 332. Chọn phát biểu đúng cho đoạn chương trình sau? `module guess (data, cond, result); input [7:0] data; input [1:0] cond; output reg result; always @(data) begin if (cond == 2'b00) result = | data; else result = data; end endmodule`

A. Một mạch tổ hợp được tạo ra

B. Một mạch tuần tự với phần tử lưu trữ kết quả sẽ được tạo ra

C. Hệ thống tổng hợp sẽ tạo ra một đường dây cho kết quả

[Đúng] D. Chỉ A và C đúng

Đáp án đúng: D - Chỉ A và C đúng

Phân tích đáp án đúng: Biến được cập nhật trong always/initial là biến thủ tục, trong Verilog truyền thống thường khai báo kiểu reg.

Phân tích các đáp án sai: A. Một mạch tổ hợp được tạo ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và C đúng. B. Một mạch tuần tự với phần tử lưu trữ kết quả sẽ được tạo ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và C đúng. C. Hệ thống tổng hợp sẽ tạo ra một đường dây cho kết quả: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và C đúng.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 47 | Trang 35

Câu 333. Chọn phát biểu đúng cho đoạn chương trình sau module mydesign (a,b,c); input c; output reg a, b; always @(c) begin if (c ==1'b0) begin b<=~a; a<=~(c|b); end else if (c == 1'b1) a<=~(b*c); end endmodule

A. Mạch tạo ra một bộ ghép kênh 2 sang 1

B. Một mạch chốt kích hoạt tín hiệu c sẽ được tạo cho đầu ra b

C. Một mạch tổ hợp thuần túy sử dụng các cổng logic NOT, NOR và XNOR sẽ được triển khai

[Đúng] D. Chỉ A và B đúng

Đáp án đúng: D - Chỉ A và B đúng

Phân tích đáp án đúng: Biến được cập nhật trong always/initial là biến thủ tục, trong Verilog truyền thống thường khai báo kiểu reg.

Phân tích các đáp án sai: A. Mạch tạo ra một bộ ghép kênh 2 sang 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và B đúng. B. Một mạch chốt kích hoạt tín hiệu c sẽ được tạo cho đầu ra b: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và B đúng. C. Một mạch tổ hợp thuần túy sử dụng các cổng logic NOT, NOR và XNOR sẽ được triển khai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chỉ A và B đúng.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 48 | Trang 36

Câu 334. Với giá trị ban đầu a=1, b=2. Kết quả của đoạn chương trình sau là? always @(posedge clock) a=b; always @(posedge clock) b=a;

A. Tất cả đều sai

B. a= 2, b=1

C. a= 1, b=2

[Đúng] D. Phụ thuộc vào trạng thái của xung đồng hồ

Đáp án đúng: D - Phụ thuộc vào trạng thái của xung đồng hồ

Phân tích đáp án đúng: Đáp án D - Phụ thuộc vào trạng thái của xung đồng hồ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tất cả đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phụ thuộc vào trạng thái của xung đồng hồ. B. a= 2, b=1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phụ thuộc vào trạng thái của xung đồng hồ. C. a= 1, b=2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Phụ thuộc vào trạng thái của xung đồng hồ.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 49 | Trang 36

Câu 335. Đoạn chương trình sau thực hiện công việc gì? assign d = ~(c|b); assign c = ~(a | d);

A. Mạch so sánh 2 bit

B. Thanh ghi dịch 2 bit

[Đúng] C. Mạch chốt 1 bit

D. Hai cổng NOR được nối tầng với nhau

Đáp án đúng: C - Mạch chốt 1 bit

Phân tích đáp án đúng: Đáp án C - Mạch chốt 1 bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch so sánh 2 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Mạch chốt 1 bit. B. Thanh ghi dịch 2 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Mạch chốt 1 bit. D. Hai cổng NOR được nối tầng với nhau: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Mạch chốt 1 bit.

Câu 336. Phát biểu nào sau đây là sai đối với các mô-đun Verilog?

- A. Nếu một mô-đun X được khởi tạo 4 lần trong một mô-đun khác, 4 bản sao của X sẽ được tạo.
- B. Khi một mô-đun X được gọi nhiều lần từ một số mô-đun khác, chỉ một bản sao của mô-đun X được đưa vào phần cứng sau khi tổng hợp.
- C. Một mô-đun không thể chứa định nghĩa của các mô-đun khác
- D. Không thể khởi tạo nhiều hơn một mô-đun trong một mô-đun khác

[Đúng] E. Cả B và C

Đáp án đúng: E - Cả B và C

Phân tích đáp án đúng: Đáp án E - Cả B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Nếu một mô-đun X được khởi tạo 4 lần trong một mô-đun khác, 4 bản sao của X sẽ được tạo.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và C. B. Khi một mô-đun X được gọi nhiều lần từ một số mô-đun khác, chỉ một bản sao của mô-đun X được đưa vào phần cứng sau khi tổng hợp.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và C. C. Một mô-đun không thể chứa định nghĩa của các mô-đun khác: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và C. D. Không thể khởi tạo nhiều hơn một mô-đun trong một mô-đun khác: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và C.

Câu 337. Chọn phát biểu đúng cho chương trình sau? output reg clk1, clk2; initial begin clk1 = 1'b0; clk2 = 1'b1; forever clk1 = !clk1; repeat (5) # 5 clk2 = ~clk2; #75 \$finish; End

- A. Biến "clk2" sẽ không bao giờ thay đổi trạng thái ban đầu
- B. Biến "clk1" sẽ thay đổi trạng thái vô thời hạn cho đến khi kết thúc tại thời điểm 75 đơn vị
- C. Khối sẽ không bao giờ chấm dứt
- D. Trạng thái của biến "clk2" sẽ thay đổi 50 lần

[Đúng] E. Cả B và D đều đúng.

Đáp án đúng: E - Cả B và D đều đúng.

Phân tích đáp án đúng: Khối initial trong Verilog chạy một lần từ thời điểm bắt đầu mô phỏng, thường dùng trong testbench để khởi tạo hoặc tạo kích thích.

Phân tích các đáp án sai: A. Biến "clk2" sẽ không bao giờ thay đổi trạng thái ban đầu: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và D đều đúng.. B. Biến "clk1" sẽ thay đổi trạng thái vô thời hạn cho đến khi kết thúc tại thời điểm 75 đơn vị: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và D đều đúng.. C. Khối sẽ không bao giờ chấm dứt: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và D đều đúng.. D. Trạng thái của biến "clk2" sẽ thay đổi 50 lần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng E - Cả B và D đều đúng..

Câu 338. Ai là người phát triển Verilog?

- A. Moorby
- B. Thomas
- C. Russell and Ritchie

[Đúng] D. Moorby and Thomson

Đáp án đúng: D - Moorby and Thomson

Phân tích đáp án đúng: Đáp án D - Moorby and Thomson phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Moorby: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Moorby and Thomson. B. Thomas: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Moorby and Thomson. C. Russell and Ritchie: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Moorby and Thomson.

Câu 339. Ngôn ngữ mô tả phần cứng nào phổ biến ở Mỹ?

- A. Verilog hệ thống
- B. Nhật ký hệ thống
- [Đúng] C. Verilog
- D. VHDL

Đáp án đúng: C - Verilog

Phân tích đáp án đúng: Đáp án C - Verilog phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Verilog hệ thống: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Verilog. B. Nhật ký hệ thống: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Verilog. D. VHDL: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Verilog.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 54 | Trang 37

Câu 340. Ngôn ngữ mô tả phần cứng nào phổ biến hơn ở Châu Âu?

- [Đúng] A. VHDL
- B. System Log
- C. Verilog
- D. C

Đáp án đúng: A - VHDL

Phân tích đáp án đúng: Đáp án A - VHDL phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. System Log: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - VHDL. C. Verilog: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - VHDL. D. C: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - VHDL.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 55 | Trang 37

Câu 341. Ngôn ngữ mô tả phần cứng nào linh hoạt hơn?

- [Đúng] A. VHDL
- B. Verilog
- C. C
- D. C++

Đáp án đúng: A - VHDL

Phân tích đáp án đúng: Đáp án A - VHDL phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Verilog: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - VHDL. C. C: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - VHDL. D. C++: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - VHDL.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 3: NGÔN NGỮ VERILOG | Câu gốc 56 | Trang 38

Câu 342. Ngôn ngữ mô tả phần cứng nào cung cấp nhiều tính năng hơn cho các mô tả cấp độ bóng bán dẫn?

- A. C++
- B. VHDL
- [Đúng] C. Verilog
- D. C

Đáp án đúng: C - Verilog

Phân tích đáp án đúng: Đáp án C - Verilog phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. C++: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Verilog. B. VHDL: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Verilog. D. C: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Verilog.

Câu 343. Đoạn chương trình sau thiếu hay sai yếu tố gì?

- A. Tên chương trình
- B. Định danh người dùng
- [Đúng] C. Tên module
- D. Chính tả

Đáp án đúng: C - Tên module

Phân tích đáp án đúng: Đáp án C - Tên module phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tên chương trình: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tên module. B. Định danh người dùng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tên module. D. Chính tả: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tên module.

Câu 344. Chương trình sau mô tả mạch điện nào?

- [Đúng] A. Bộ cộng 4 bit
- B. Bộ cộng toàn phần
- C. Bộ cộng 3 bit
- D. Bộ trừ 4 bit

Đáp án đúng: A - Bộ cộng 4 bit

Phân tích đáp án đúng: Đáp án A - Bộ cộng 4 bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Bộ cộng toàn phần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bộ cộng 4 bit. C. Bộ cộng 3 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bộ cộng 4 bit. D. Bộ trừ 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Bộ cộng 4 bit.

Câu 345. Chương trình sau mô tả mạch điện?

- A. Cổng NAND
- B. Cổng NOR
- C. Cổng AND
- [Đúng] D. Cổng OR

Đáp án đúng: D - Cổng OR

Phân tích đáp án đúng: Đáp án D - Cổng OR phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Cổng NAND: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cổng OR. B. Cổng NOR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cổng OR. C. Cổng AND: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cổng OR.

Câu 346. Chương trình sau mô tả mạch điện?

- [Đúng] A. ENCODER
- B. DECODER
- C. MUX
- D. DEMUX

Đáp án đúng: A - ENCODER

Phân tích đáp án đúng: Đáp án A - ENCODER phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. DECODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - ENCODER. C. MUX: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - ENCODER. D. DEMUX: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - ENCODER.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 5 | Trang 39

Câu 347. Chương trình sau mô tả mạch điện?

A. ENCODER

[Đúng] B. DECODER

C. MUX

D. DEMUX

Đáp án đúng: B - DECODER

Phân tích đáp án đúng: Đáp án B - DECODER phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. ENCODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - DECODER. C. MUX: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - DECODER. D. DEMUX: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - DECODER.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 6 | Trang 39

Câu 348. Xác định kết quả tempt của chương trình khi EN=1 và HL=0 và I=2'b10.

A. 0100

B. 0000

[Đúng] C. 1011

D. 0010

Đáp án đúng: C - 1011

Phân tích đáp án đúng: Đáp án C - 1011 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 0100: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1011. B. 0000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1011. D. 0010: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 1011.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 7 | Trang 40

Câu 349. Sử dụng chương trình trên, xác định ngõ ra tempt nếu EN=1, HL=1, I=3'b 001.

A. 1101

B. 0010

C. 0000

[Đúng] D. Không tồn tại

Đáp án đúng: D - Không tồn tại

Phân tích đáp án đúng: Đáp án D - Không tồn tại phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Không tồn tại. B. 0010: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Không tồn tại. C. 0000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Không tồn tại.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 8 | Trang 40

Câu 350. Sử dụng chương trình trên, xác định ngõ ra tempt nếu EN=0, HL=1, I=0

A. 1101

B. 0010

[Đúng] C. 0000

D. Không tồn tại

Đáp án đúng: C - 0000

Phân tích đáp án đúng: Đáp án C - 0000 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1101: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 0000. B. 0010: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 0000. D. Không tồn tại: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 0000.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 9 | Trang 40

Câu 351. Đoạn chương trình sau mô tả mạch điện?

[Đúng] A. MUX

B. DEMUX

C. ENCODER

D. DECODER

Đáp án đúng: A - MUX

Phân tích đáp án đúng: Đáp án A - MUX phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. DEMUX: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - MUX. C. ENCODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - MUX. D. DECODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - MUX.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 10 | Trang 40

Câu 352. Đoạn chương trình sau mô tả mạch điện?

A. MUX

[Đúng] B. DEMUX

C. ENCODER

D. DECODER

Đáp án đúng: B - DEMUX

Phân tích đáp án đúng: Đáp án B - DEMUX phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. MUX: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - DEMUX. C. ENCODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - DEMUX. D. DECODER: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - DEMUX.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 11 | Trang 40

Câu 353. Đoạn chương trình sau mô tả mạch điện?

[Đúng] A. Cộng bán phần

B. Cộng toàn phần

C. Trừ nhị phân

D. Mạch so sánh

Đáp án đúng: A - Cộng bán phần

Phân tích đáp án đúng: Đáp án A - Cộng bán phần phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Cộng toàn phần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Cộng bán phần. C. Trừ nhị phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Cộng bán phần. D. Mạch so sánh: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Cộng bán phần.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 11 | Trang 40

Câu 354. Đoạn chương trình sau mô tả mạch điện?

A. Cộng bán phần

[Đúng] B. Cộng toàn phần

C. Trừ nhị phân

D. Mạch so sánh Cho đoạn chương trình sau, trả lời các câu hỏi từ câu 1 đến

Đáp án đúng: B - Cộng toàn phần

Phân tích đáp án đúng: Đáp án B - Cộng toàn phần phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Cộng bán phần: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Cộng toàn phần. C. Trừ nhị phân: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Cộng toàn phần. D. Mạch so sánh Cho đoạn chương trình sau, trả lời các câu hỏi từ câu 1 đến: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Cộng toàn phần.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 1 | Trang 41

Câu 355. Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

[Đúng] A. 1

B. 2

C. 4

D. 5

Đáp án đúng: A - 1

Phân tích đáp án đúng: Đáp án A - 1 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1. D. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 2 | Trang 41

Câu 356. Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

[Đúng] A. 3

B. 2

C. 4

D. 5

Đáp án đúng: A - 3

Phân tích đáp án đúng: Đáp án A - 3 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 3. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 3. D. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 3.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 4: MẠCH TỔ HỢP | Câu gốc 3 | Trang 41

Câu 357. Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 6

[Đúng] B. 7

C. 8

D. 11

Đáp án đúng: B - 7

Phân tích đáp án đúng: Đáp án B - 7 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 6: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 7. C. 8: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 7. D. 11: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 7.

Câu 358. Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 8

[Đúng] B. 9

C. 11

D. 12

Đáp án đúng: B - 9

Phân tích đáp án đúng: Đáp án B - 9 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 8: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 9. C. 11: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 9. D. 12: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 9.

Câu 359. Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

[Đúng] A. 10

B. 11

C. 12

D. 13

Đáp án đúng: A - 10

Phân tích đáp án đúng: Đáp án A - 10 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 11: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 10. C. 12: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 10. D. 13: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 10.

Câu 360. Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 12

B. 13

[Đúng] C. 14

D. 15

Đáp án đúng: C - 14

Phân tích đáp án đúng: Đáp án C - 14 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 12: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 14. B. 13: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 14. D. 15: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 14.

Câu 361. Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 2

B. 8

C. 12

[Đúng] D. 16

Đáp án đúng: D - 16

Phân tích đáp án đúng: Đáp án D - 16 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 16. B. 8: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 16. C. 12: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 16.

Câu 362. Lỗi sai ở dòng số 10 là?

- [Đúng] A. Kiểu biến
B. Kích thước biến
C. Biến trùng lặp
D. Từ khóa

Đáp án đúng: A - Kiểu biến

Phân tích đáp án đúng: Đáp án A - Kiểu biến phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Kích thước biến: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Kiểu biến. C. Biến trùng lặp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Kiểu biến. D. Từ khóa: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Kiểu biến.

Câu 363. Lỗi sai ở dòng số 16 là?

- A. Ngữ nghĩa
B. Cú pháp
C. Biến trùng lặp
[Đúng] D. Từ khóa

Đáp án đúng: D - Từ khóa

Phân tích đáp án đúng: Đáp án D - Từ khóa phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Ngữ nghĩa: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Từ khóa. B. Cú pháp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Từ khóa. C. Biến trùng lặp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Từ khóa.

Câu 364. Lỗi sai ở dòng số 15 là?

- A. Ngữ nghĩa
B. Cú pháp
[Đúng] C. Tên định danh
D. Từ khóa

Đáp án đúng: C - Tên định danh

Phân tích đáp án đúng: Đáp án C - Tên định danh phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Ngữ nghĩa: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tên định danh. B. Cú pháp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tên định danh. D. Từ khóa: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Tên định danh.

Câu 365. Đặc điểm nào sau đây là của mạch chốt (Latch)?

- A. Là mạch không đồng bộ
B. Đầu ra thay đổi ngay sau khi đầu vào thay đổi
C. Độ trễ lan truyền (nếu có) rất nhỏ
[Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Là mạch không đồng bộ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. Đầu ra thay đổi ngay sau khi đầu vào thay đổi: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. Độ trễ lan truyền (nếu có) rất nhỏ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 2 | Trang 42

Câu 366. Đặc điểm nào sau đây là của Flip Flop?

- A. Là mạch đồng bộ
 - B. Đầu ra chỉ thay đổi khi có sự thay đổi cạnh của tín hiệu điều khiển
 - C. Sự thay đổi ngõ vào nhưng không có sự thay đổi cạnh của tín hiệu điều khiển không làm thay đổi ngõ ra
- [Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Là mạch đồng bộ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. Đầu ra chỉ thay đổi khi có sự thay đổi cạnh của tín hiệu điều khiển: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. Sự thay đổi ngõ vào nhưng không có sự thay đổi cạnh của tín hiệu điều khiển không làm thay đổi ngõ ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 3 | Trang 42

Câu 367. Có bao nhiêu cách thực hiện việc nối dây giữa các module?

- [Đúng] A. 2
- B. 3
 - D. 4 5

Đáp án đúng: A - 2

Phân tích đáp án đúng: Đáp án A - 2 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. D. 4 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 4 | Trang 42

Câu 368. Phương pháp nối dây có thể là?

- A. Nối dây theo tên, các biến được kết nối với đầu vào hay đầu ra được chỉ định trong dấu ngoặc đơn. Thứ tự các kết nối không phân biệt.
- B. Kết nối theo thứ tự đặt sẵn bởi module chuẩn, thứ tự các cổng phải khớp với thứ tự xuất hiện của module được khởi tạo.

[Đúng] C. Cả A và B đều đúng

D. Cả A và B đều sai.

Đáp án đúng: C - Cả A và B đều đúng

Phân tích đáp án đúng: Đáp án C - Cả A và B đều đúng phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Nối dây theo tên, các biến được kết nối với đầu vào hay đầu ra được chỉ định trong dấu ngoặc đơn. Thứ tự các kết nối không phân biệt.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng. B. Kết nối theo thứ tự đặt sẵn bởi module chuẩn, thứ tự các cổng phải khớp với thứ tự xuất hiện của module được khởi tạo.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng. D. Cả A và B đều sai.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B đều đúng.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 1 | Trang 43

Câu 369. Đây là sơ đồ mạch điện nào?

A. Mạch chốt D

[Đúng] B. Mạch chốt SR

C. Flip Flop JK

D. Flip Flop SR

Đáp án đúng: B - Mạch chốt SR

Phân tích đáp án đúng: Đáp án B - Mạch chốt SR phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch chốt D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chốt SR. C. Flip Flop JK: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chốt SR. D. Flip Flop SR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chốt SR.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 2 | Trang 43

Câu 370. Chương trình sau mô tả mạch điện nào?

A. Mạch chốt D

[Đúng] B. Mạch chốt SR

C. Flip Flop JK

D. Flip Flop SR

Đáp án đúng: B - Mạch chốt SR

Phân tích đáp án đúng: Đáp án B - Mạch chốt SR phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch chốt D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chốt SR. C. Flip Flop JK: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chốt SR. D. Flip Flop SR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Mạch chốt SR.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 3 | Trang 43

Câu 371. Đây là sơ đồ mạch điện nào ?

[Đúng] A. Mạch chốt D

B. Mạch chốt SR

C. Flip Flop T

D. Flip Flop SR

Đáp án đúng: A - Mạch chốt D

Phân tích đáp án đúng: Đáp án A - Mạch chốt D phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Mạch chốt SR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Mạch chốt D. C. Flip Flop T: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Mạch chốt D. D. Flip Flop SR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Mạch chốt D.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 4 | Trang 43

Câu 372. Chương trình sau mô tả mạch điện nào?

A. Mạch chốt D

B. Mạch chốt SR

[Đúng] C. Flip Flop JK

D. Flip Flop SR

Đáp án đúng: C - Flip Flop JK

Phân tích đáp án đúng: Đáp án C - Flip Flop JK phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch chốt D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Flip Flop JK. B. Mạch chốt SR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Flip Flop JK. D. Flip Flop SR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Flip Flop JK.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 5 | Trang 43

Câu 373. Chương trình sau mô tả mạch điện nào?

A. Mạch chốt D

B. Mạch chốt SR

C. Flip Flop JK

[Đúng] D. Flip Flop D

Đáp án đúng: D - Flip Flop D

Phân tích đáp án đúng: Đáp án D - Flip Flop D phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch chốt D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Flip Flop D. B. Mạch chốt SR: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Flip Flop D. C. Flip Flop JK: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Flip Flop D.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 6 | Trang 43

Câu 374. Chương trình sau mô tả mạch điện nào?

A. Mạch chốt T

B. Mạch chốt D

C. Flip Flop D

[Đúng] D. Flip Flop T

Đáp án đúng: D - Flip Flop T

Phân tích đáp án đúng: Đáp án D - Flip Flop T phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch chốt T: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Flip Flop T. B. Mạch chốt D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Flip Flop T. C. Flip Flop D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Flip Flop T.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 7 | Trang 44

Câu 375. Chương trình sau mô tả?

[Đúng] A. Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp

B. Thanh ghi dịch 4 bit vào nối tiếp ra song song

C. Thanh ghi dịch 4 bit và song song ra nối tiếp hoặc song song

D. Mạch đếm không đồng bộ 4 bit

Đáp án đúng: A - Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp

Phân tích đáp án đúng: Đáp án A - Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Thanh ghi dịch 4 bit vào nối tiếp ra song song: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp. C. Thanh ghi dịch 4 bit và song song ra nối tiếp hoặc song song: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp. D. Mạch đếm không đồng bộ 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 8 | Trang 44

Câu 376. Chương trình sau mô tả?

A. Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp

[Đúng] B. Thanh ghi dịch 4 bit vào nối tiếp ra song song

C. Thanh ghi dịch 4 bit và song song ra nối tiếp hoặc song song

D. Mạch đếm không đồng bộ 4 bit

Đáp án đúng: B - Thanh ghi dịch 4 bit vào nối tiếp ra song song

Phân tích đáp án đúng: Đáp án B - Thanh ghi dịch 4 bit vào nối tiếp ra song song phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thanh ghi dịch 4 bit vào nối tiếp ra song song. C. Thanh ghi dịch 4 bit và song song ra nối tiếp hoặc song song: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thanh ghi dịch 4 bit vào nối tiếp ra song song. D. Mạch đếm không đồng bộ 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thanh ghi dịch 4 bit vào nối tiếp ra song song.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 9 | Trang 45

Câu 377. Chương trình sau mô tả?

A. Mạch đếm lên 4 bit

B. Mạch đếm xuống 4 bit

C. Mạch đếm lên xuống 4 bit tự động

[Đúng] D. Mạch đếm lên xuống 4 bit có điều khiển

Đáp án đúng: D - Mạch đếm lên xuống 4 bit có điều khiển

Phân tích đáp án đúng: Đáp án D - Mạch đếm lên xuống 4 bit có điều khiển phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Mạch đếm lên 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạch đếm lên xuống 4 bit có điều khiển. B. Mạch đếm xuống 4 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạch đếm lên xuống 4 bit có điều khiển. C. Mạch đếm lên xuống 4 bit tự động: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Mạch đếm lên xuống 4 bit có điều khiển.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 10 | Trang 46

Câu 378. Chương trình sau mô tả?

[Đúng] A. Mạch đếm lên không đồng bộ 3 bit

B. Mạch đếm xuống không đồng bộ 3 bit

C. Mạch đếm lên đồng bộ 3 bit

D. Mạch đếm xuống đồng bộ 3 bit

Đáp án đúng: A - Mạch đếm lên không đồng bộ 3 bit

Phân tích đáp án đúng: Đáp án A - Mạch đếm lên không đồng bộ 3 bit phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Mạch đếm xuống không đồng bộ 3 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Mạch đếm lên không đồng bộ 3 bit. C. Mạch đếm lên đồng bộ 3 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Mạch đếm lên không đồng bộ 3 bit. D. Mạch đếm xuống đồng bộ 3 bit: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Mạch đếm lên không đồng bộ 3 bit.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 11 | Trang 46

Câu 379. Đây là sơ đồ mạch điện của?

[Đúng] A. Flip Flop T

B. Mạch chốt T

C. Flip Flop D

D. Mạch chốt D

Đáp án đúng: A - Flip Flop T

Phân tích đáp án đúng: Đáp án A - Flip Flop T phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Mạch chốt T: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Flip Flop T. C. Flip Flop D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Flip Flop T. D. Mạch chốt D: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Flip Flop T.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 12 | Trang 47

Câu 380. Chương trình sau cho phép điều khiển LED sáng như thế nào?

[Đúng] A. Sáng dịch từ trái sang phải

B. Sáng dẫn từ trái sang phải

C. Sáng dẫn từ trái sang phải

D. Sáng tắt liên tục

Đáp án đúng: A - Sáng dịch từ trái sang phải

Phân tích đáp án đúng: Đáp án A - Sáng dịch từ trái sang phải phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Sáng dẫn từ trái sang phải: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dịch từ trái sang phải. C. Sáng dẫn từ trái sang phải: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dịch từ trái sang phải. D. Sáng tắt liên tục: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dịch từ trái sang phải.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 13 | Trang 47

Câu 381. Chương trình sau cho phép điều khiển LED sáng như thế nào?

[Đúng] A. Sáng dịch từ ngoài vào trong

B. Sáng dẫn ra hai phía

C. Sáng dẫn từ ngoài vào trong

D. Sáng dịch ra hai phía

Đáp án đúng: A - Sáng dịch từ ngoài vào trong

Phân tích đáp án đúng: Đáp án A - Sáng dịch từ ngoài vào trong phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Sáng dẫn ra hai phía: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dịch từ ngoài vào trong. C. Sáng dẫn từ ngoài vào trong: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dịch từ ngoài vào trong. D. Sáng dịch ra hai phía: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dịch từ ngoài vào trong.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 14 | Trang 47

Câu 382. Chương trình sau cho phép điều khiển LED sáng như thế nào?

A. Sáng dịch từ trái sang phải

[Đúng] B. Sáng dẫn từ trái sang phải

C. Sáng dẫn từ trái sang phải

D. Sáng tắt liên tục

Đáp án đúng: B - Sáng dẫn từ trái sang phải

Phân tích đáp án đúng: Đáp án B - Sáng dẫn từ trái sang phải phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Sáng dịch từ trái sang phải: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sáng dẫn từ trái sang phải. C. Sáng dẫn từ trái sang phải: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sáng dẫn từ trái sang phải. D. Sáng tắt liên tục: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Sáng dẫn từ trái sang phải.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 5: MẠCH TUẦN TỰ | Câu gốc 15 | Trang 48

Câu 383. Chương trình sau cho phép điều khiển LED sáng như thế nào?

[Đúng] A. Sáng dẫn từ ngoài vào trong

B. Sáng dẫn ra hai phía

C. Sáng dẫn từ ngoài vào trong

D. Sáng dịch ra hai phía

Đáp án đúng: A - Sáng dẫn từ ngoài vào trong

Phân tích đáp án đúng: Đáp án A - Sáng dẫn từ ngoài vào trong phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Sáng dẫn ra hai phía: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dẫn từ ngoài vào trong. C. Sáng dẫn từ ngoài vào trong: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dẫn từ ngoài vào trong. D. Sáng dịch ra hai phía: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Sáng dẫn từ ngoài vào trong.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 1 | Trang 49

Câu 384. Đầu là đặc điểm của mạch tuần tự ?

[Đúng] A. $K = A/(2B)$

B. $K = B/(2A)$

C. $K = A/B$

D. $K = B/A$

Đáp án đúng: A - $K = A/(2B)$

Ghi chú/sửa đáp án: Sửa lại lựa chọn bị OCR vỡ dòng: với bộ chia tần dùng bộ đếm đảo trạng thái, hệ số nạp thường lấy theo $K = f_{in}/(2*f_{out}) = A/(2B)$.

Phân tích đáp án đúng: Sửa lại lựa chọn bị OCR vỡ dòng: với bộ chia tần dùng bộ đếm đảo trạng thái, hệ số nạp thường lấy theo $K = f_{in}/(2*f_{out}) = A/(2B)$.

Phân tích các đáp án sai: B. $K = B/(2A)$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $K = A/(2B)$. C. $K = A/B$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $K = A/(2B)$. D. $K = B/A$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $K = A/(2B)$.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 2 | Trang 49

Câu 385. Tín hiệu nào được sử dụng để điều khiển hoạt động của mạch tuần tự đồng bộ?

[Đúng] A. Xung đồng hồ

B. Tín hiệu sin

C. Xung tam giác

D. Xung dirak

Đáp án đúng: A - Xung đồng hồ

Phân tích đáp án đúng: Đáp án A - Xung đồng hồ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Tín hiệu sin: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Xung đồng hồ. C. Xung tam giác: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Xung đồng hồ. D. Xung dirak: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Xung đồng hồ.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 3 | Trang 49

Câu 386. Đặc điểm mạch tuần tự đồng bộ là?

A. Chứa bộ nhớ hình thành các trạng thái bên trong mạch

B. Đầu ra là một hàm của đầu vào và trạng thái bên trong mạch

C. Tín hiệu xung đồng hồ điều khiển hoạt động toàn mạch, dữ liệu được lấy mẫu tại cạnh lên hay xuống của xung đồng hồ

[Đúng] D. Cả A, B và C

Đáp án đúng: D - Cả A, B và C

Phân tích đáp án đúng: Đáp án D - Cả A, B và C phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Chưa bộ nhớ hình thành các trạng thái bên trong mạch: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. B. Đầu ra là một hàm của đầu vào và trạng thái bên trong mạch: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C. C. Tín hiệu xung đồng hồ điều khiển hoạt động toàn mạch, dữ liệu được lấy mẫu tại cạnh lên hay xuống của xung đồng hồ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả A, B và C.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 4 | Trang 49

Câu 387. Đầu là phép gán chặn Blocking?

A. ==

[Đúng] B. =

C. ==>

D. ==>

Đáp án đúng: B - =

Phân tích đáp án đúng: Đáp án B - = phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. ==: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - =. C. ==>: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - =. D. ==>: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - =.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 5 | Trang 49

Câu 388. Đầu là phép gán không chặn Non - Blocking?

A. ==

B. =

C. ==>

[Đúng] D. <=

Đáp án đúng: D - <=

Phân tích đáp án đúng: <= là non-blocking assignment. Các vế phải được lấy mẫu trước, sau đó các vế trái cập nhật đồng thời ở cuối bước thời gian mô phỏng.

Phân tích các đáp án sai: A. ==: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - <=. B. =: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - <=. C. ==>: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - <=.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 6 | Trang 49

Câu 389. Các công việc với dấu gán chặn Blocking được thực hiện như thế nào?

A. Thực hiện theo thứ tự từ trên xuống

B. Thực hiện đồng thời song song với nhau

C. Thực hiện từ dưới lên

[Đúng] D. Thực hiện có điều kiện

Đáp án đúng: D - Thực hiện có điều kiện

Phân tích đáp án đúng: Đáp án D - Thực hiện có điều kiện phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Thực hiện theo thứ tự từ trên xuống: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Thực hiện có điều kiện. B. Thực hiện đồng thời song song với nhau: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Thực hiện có điều kiện. C. Thực hiện từ dưới lên: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Thực hiện có điều kiện.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 7 | Trang 49

Câu 390. Các công việc với dấu gán không chặn Non - Blocking được thực hiện như thế nào?

A. Thực hiện theo thứ tự từ trên xuống

[Đúng] B. Thực hiện đồng thời song song với nhau

- C. Thực hiện từ dưới lên
- D. Thực hiện có điều kiện

Đáp án đúng: B - Thực hiện đồng thời song song với nhau

Phân tích đáp án đúng: $\leq$ là non-blocking assignment. Các vế phải được lấy mẫu trước, sau đó các vế trái cập nhật đồng thời ở cuối bước thời gian mô phỏng.

Phân tích các đáp án sai: A. Thực hiện theo thứ tự từ trên xuống: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thực hiện đồng thời song song với nhau. C. Thực hiện từ dưới lên: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thực hiện đồng thời song song với nhau. D. Thực hiện có điều kiện: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Thực hiện đồng thời song song với nhau.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 8 | Trang 49

Câu 391. Kết quả của a và b khi thực hiện $a=b=0$; $a=1$; $b=a$;

[Đúng] A. $a=b=1$

B. $a=b=0$

C. $a=1$, $b=0$

D. $a=0$, $b=1$

Đáp án đúng: A - $a=b=1$

Phân tích đáp án đúng: Đáp án A - $a=b=1$ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. $a=b=0$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $a=b=1$. C. $a=1$, $b=0$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $a=b=1$. D. $a=0$, $b=1$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $a=b=1$.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 9 | Trang 50

Câu 392. Kết quả của a và b khi thực hiện $a = b = 0$; $a <= 1$; $b <= a$

A. $a=b=1$

B. $a=b=0$

[Đúng] C. $a=1$, $b=0$

D. $a=0$, $b=1$

Đáp án đúng: C - $a=1$, $b=0$

Phân tích đáp án đúng: $\leq$ là non-blocking assignment. Các vế phải được lấy mẫu trước, sau đó các vế trái cập nhật đồng thời ở cuối bước thời gian mô phỏng.

Phân tích các đáp án sai: A. $a=b=1$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $a=1$, $b=0$. B. $a=b=0$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $a=1$, $b=0$. D. $a=0$, $b=1$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - $a=1$, $b=0$.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 10 | Trang 50

Câu 393. Phép gán nào đảm bảo được tính logic cho các mạch tổ hợp?

[Đúng] A. Blocking

B. Non - Blocking

C. Assign

D. Reg

Đáp án đúng: A - Blocking

Phân tích đáp án đúng: Đáp án A - Blocking phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Non – Blocking: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Blocking. C. Assign: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Blocking. D. Reg: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Blocking.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 11 | Trang 50

Câu 394. Cấu trúc mạch tuần tự đồng bộ bao gồm bao nhiêu khối?

A. 2

[Đúng] B. 3

C. 4

D. 5

Đáp án đúng: B - 3

Phân tích đáp án đúng: Đáp án B - 3 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3. D. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 3.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 12 | Trang 50

Câu 395. Các khối trong cấu trúc mạch tuần tự đồng bộ là?

[Đúng] A. Thanh ghi trạng thái, trạng thái logic kế tiếp, logic ngõ ra

B. Logic ngõ vào, xử lý, logic ngõ ra

C. Trạng thái quá khứ, trạng thái hiện tại, trạng thái tương lai

D. Logic quá khứ, xử lý, ngõ ra

Đáp án đúng: A - Thanh ghi trạng thái, trạng thái logic kế tiếp, logic ngõ ra

Phân tích đáp án đúng: Đáp án A - Thanh ghi trạng thái, trạng thái logic kế tiếp, logic ngõ ra phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Logic ngõ vào, xử lý, logic ngõ ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Thanh ghi trạng thái, trạng thái logic kế tiếp, logic ngõ ra. C. Trạng thái quá khứ, trạng thái hiện tại, trạng thái tương lai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Thanh ghi trạng thái, trạng thái logic kế tiếp, logic ngõ ra. D. Logic quá khứ, xử lý, ngõ ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Thanh ghi trạng thái, trạng thái logic kế tiếp, logic ngõ ra.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 13 | Trang 50

Câu 396. Cấu trúc của thanh ghi trạng thái là?

[Đúng] A. Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ

B. Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.

C. Một mạch tổ hợp tạo các tín hiệu ngõ ra

D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.

Đáp án đúng: A - Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ

Phân tích đáp án đúng: Đáp án A - Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ. C. Một mạch tổ hợp tạo các tín hiệu ngõ ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ. D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ.

Câu 397. Mạch logic tạo trạng thái kế tiếp là?

A. Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ

[Đúng] B. Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.

C. Một mạch tổ hợp tạo các tín hiệu ngõ ra

D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.

Đáp án đúng: B - Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.

Phân tích đáp án đúng: Đáp án B - Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.. C. Một mạch tổ hợp tạo các tín hiệu ngõ ra: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.. D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi..

Câu 398. Mạch logic ngõ ra là?

A. Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ

B. Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.

[Đúng] C. Một mạch tổ hợp tạo các tín hiệu ngõ ra

D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.

Đáp án đúng: C - Một mạch tổ hợp tạo các tín hiệu ngõ ra

Phân tích đáp án đúng: Đáp án C - Một mạch tổ hợp tạo các tín hiệu ngõ ra phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Một mạch tổ hợp tạo các tín hiệu ngõ ra. B. Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Một mạch tổ hợp tạo các tín hiệu ngõ ra. D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Một mạch tổ hợp tạo các tín hiệu ngõ ra.

Câu 399. FSM viết tắt cho?

[Đúng] A. Finite State Machine

B. Final Show MGI

C. Foundation Similiar Machine

D. Fixed Syntax Masssge

Đáp án đúng: A - Finite State Machine

Phân tích đáp án đúng: Đáp án A - Finite State Machine phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Final Show MGI: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Finite State Machine. C. Foundation Similiar Machine: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Finite State Machine. D. Fixed Syntax Masssge: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Finite State Machine.

Câu 400. Có mấy loại máy trạng thái?

[Đúng] A. 2

B. 3

C. 4

D. 5

Đáp án đúng: A - 2

Phân tích đáp án đúng: Đáp án A - 2 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. C. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. D. 5: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2.

Câu 401. Các máy trạng thái bao gồm?

A. Moore

B. Mealy

[Đúng] C. Cả A và B

D. Moocgan

Đáp án đúng: C - Cả A và B

Phân tích đáp án đúng: Đáp án C - Cả A và B phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Moore: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B. B. Mealy: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B. D. Moocgan: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - Cả A và B.

Câu 402. Máy trạng thái Mealy là?

[Đúng] A. Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính.

B. Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.

C. Cả A và B đều đúng

D. Cả A và B đều sai

Đáp án đúng: A - Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính.

Phân tích đáp án đúng: Đáp án A - Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính.. C. Cả A và B đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính.. D. Cả A và B đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính..

Câu 403. Máy trạng thái Moore là?

A. Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính

[Đúng] B. Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.

C. Cả A và B đều đúng

D. Cả A và B đều sai

Đáp án đúng: B - Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.

Phân tích đáp án đúng: Đáp án B - Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính. phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.. C. Cả A và B đều đúng: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.. D. Cả A và B đều sai: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính..

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 1 | Trang 51

Câu 404. Trong mạch chia tần số, giả sử đầu vào có tần số là A, đầu ra có tần số là B. Với A lớn gấp

[Đúng] A. $K = A/(2B)$

B. $K = B/(2A)$

C. $K = A/B$

D. $K = B/A$

Đáp án đúng: A - $K = A/(2B)$

Ghi chú/sửa đáp án: Sửa lại lựa chọn bị OCR vỡ dòng: với bộ chia tần dùng bộ đếm đảo trạng thái, hệ số nạp thường lấy theo $K = f_{in}/(2*f_{out}) = A/(2B)$.

Phân tích đáp án đúng: Sửa lại lựa chọn bị OCR vỡ dòng: với bộ chia tần dùng bộ đếm đảo trạng thái, hệ số nạp thường lấy theo $K = f_{in}/(2*f_{out}) = A/(2B)$.

Phân tích các đáp án sai: B. $K = B/(2A)$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $K = A/(2B)$. C. $K = A/B$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $K = A/(2B)$. D. $K = B/A$: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - $K = A/(2B)$.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 2 | Trang 51

Câu 405. Với tần số xung vào là 50MHz, xác định tần số ngõ ra bộ chia xung được mô tả sau đây?

A. 10 MHz

B. 1 Hz

C. 1 KHz

[Đúng] D. 10 Hz

Đáp án đúng: D - 10 Hz

Phân tích đáp án đúng: Đáp án D - 10 Hz phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 10 MHz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 10 Hz. B. 1 Hz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 10 Hz. C. 1 KHz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - 10 Hz.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 3 | Trang 52

Câu 406. Tính toán hệ số chia tần được so sánh trong mạch đếm nếu muốn chia xung từ 50 MHz còn 2 Hz?

A. 50.000.000

B. 25.000.000

[Đúng] C. 12.500.000

D. 12.000.000 Cho đoạn chương trình sau trả lời các câu hỏi từ câu 4 đến

Đáp án đúng: C - 12.500.000

Phân tích đáp án đúng: Đáp án C - 12.500.000 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 50.000.000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 12.500.000. B. 25.000.000: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 12.500.000. D. 12.000.000 Cho đoạn chương trình sau trả lời các câu hỏi từ câu 4 đến: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng C - 12.500.000.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 4 | Trang 53

Câu 407. Sơ đồ khối của hệ thống trên bao gồm mấy module ?

[Đúng] A. 2

B. 3

C. 1

D. 4

Đáp án đúng: A - 2

Phân tích đáp án đúng: Đáp án A - 2 phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. C. 1: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2. D. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 2.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 5 | Trang 53

Câu 408. Khi speed=1, xác định xung nhịp đếm cho các trạng thái của bộ đếm?

A. 1 Hz

B. 50 MHz

C. 2 Hz

[Đúng] D. Chưa đủ dữ kiện

Đáp án đúng: D - Chưa đủ dữ kiện

Phân tích đáp án đúng: Đáp án D - Chưa đủ dữ kiện phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1 Hz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa đủ dữ kiện. B. 50 MHz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa đủ dữ kiện. C. 2 Hz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa đủ dữ kiện.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 6 | Trang 53

Câu 409. Chương trình nào tồn tại lỗi cú pháp/ngữ nghĩa trong các chương trình trên?

A. Chương trình 1 và chương trình 2

B. Chương trình 1 và chương trình 3

C. Chương trình 2 và chương trình 3

[Đúng] D. Cả ba chương trình đều tồn tại lỗi

Đáp án đúng: D - Cả ba chương trình đều tồn tại lỗi

Phân tích đáp án đúng: Đáp án D - Cả ba chương trình đều tồn tại lỗi phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. Chương trình 1 và chương trình 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba chương trình đều tồn tại lỗi. B. Chương trình 1 và chương trình 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba chương trình đều tồn tại lỗi. C. Chương trình 2 và chương trình 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Cả ba chương trình đều tồn tại lỗi.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 7 | Trang 53

Câu 410. Lỗi tồn tại ở chương trình là gì?

[Đúng] A. Kiểu biến

- B. Cú pháp
- C. Định danh
- D. Ngữ nghĩa

Đáp án đúng: A - Kiểu biến

Phân tích đáp án đúng: Đáp án A - Kiểu biến phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: B. Cú pháp: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Kiểu biến. C. Định danh: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Kiểu biến. D. Ngữ nghĩa: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - Kiểu biến.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 8 | Trang 53

Câu 411. Khi $rst = 0$, xác định xung nhịp đếm cho các trạng thái của bộ đếm?

- A. 1 Hz
- B. 50 MHz
- C. 2 Hz

[Đúng] D. Chưa thể xác định

Đáp án đúng: D - Chưa thể xác định

Phân tích đáp án đúng: Đáp án D - Chưa thể xác định phù hợp với khái niệm chính của câu hỏi. Khi làm bài, cần đối chiếu trực tiếp với quy tắc Verilog/thiết kế số đang được hỏi: kiểu dữ liệu, cú pháp gán, bảng chân trị, cấu trúc mạch hoặc trình tự thiết kế.

Phân tích các đáp án sai: A. 1 Hz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa thể xác định. B. 50 MHz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa thể xác định. C. 2 Hz: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng D - Chưa thể xác định.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 9 | Trang 53

Câu 412. Số ngõ vào hoàn chỉnh của module tổng thể sau khi tổng hợp là?

- A. 4
- [Đúng] B. 5
- C. 6
- D. 7

Đáp án đúng: B - 5

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: A. 4: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 5. C. 6: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 5. D. 7: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng B - 5.

Nguồn: TỔNG HỢP CÂU HỎI TRẮC NGHIỆM - chỉ Chương 1 đến Chương 6 | CHƯƠNG 6: MẠCH TUẦN TỰ ĐỒNG BỘ | Câu gốc 10 | Trang 53

Câu 413. Số ngõ ra hoàn chỉnh của module tổng thể sau khi tổng hợp là?

- [Đúng] A. 1
- B. 2
- C. 3
- D. 4

Đáp án đúng: A - 1

Phân tích đáp án đúng: Synthesis là quá trình chuyển mô tả HDL/đặc tả logic thành mạch phần cứng tương ứng gồm cổng, thanh ghi và kết nối.

Phân tích các đáp án sai: B. 2: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1. C. 3: sai vì không thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1. D. 4: sai vì không

thỏa điều kiện của đề hoặc nhầm với khái niệm/cú pháp khác; đối chiếu với đáp án đúng A - 1.