JTE
HCM-UTE
ISSN: 1859-1272

TẠP CHÍ KHOA HỌC GIÁO DỤC KỸ THUẬT
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh
Website: https://jte.edu.vn
Email: jte@hcmute.edu.vn

Design of an FPGA Accelerated Convolutional Neural Network System for Brain MRI Classification on the PYNQ-Z2 SoC

Quoc Khanh Le*, Quang Duoc Dang, Minh Hai Le, Mai Trung Dung Nguyen, Huu Duc Nguyen, Phan An Ky La
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh, Việt Nam
*Corresponding author. Email: khanhlq06@gmail.com

ARTICLE INFO

Received:

Revised:

Accepted:

Published:

KEYWORDS

Brain MRI;

Convolutional neural network;

INT8 quantization;

FPGA acceleration;

PYNQ Z2.

ABSTRACT

This study presents a brain magnetic resonance image classification system implemented on the PYNQ-Z2 system on chip. A compact convolutional neural network classifies images into glioma, meningioma, no tumor and pituitary categories. The first convolution, rectified linear activation and max pooling are executed on the programmable logic, while the processor executes the remaining layers. The network uses grayscale images of 96 by 96 pixels and eight bit integer quantization. Evaluation on 995 test images shows that both configurations correctly classify 922 images, achieving 92.66 percent accuracy and a macro F1 score of 0.9194. The saved evaluation records indicate identical final integer output tensors for all test images. Median inference latency decreases from 23.644 milliseconds on the processor to 17.855 milliseconds with acceleration, corresponding to a speedup of 1.324 times. Measurements include data transfer and inference, but exclude image loading, preprocessing and initialization. The results demonstrate the feasibility of the hardware and software partition. Further evaluation requires consistent preprocessing and independent patient level test data.

Thiết Kế Hệ Thống Phân Loại Ảnh MRI Não Sử Dụng Mạng Nơ-ron Tích Chập Tăng Tốc Bằng FPGA Trên SoC PYNQ-Z2

Lê Quốc Khánh*, Đặng Quang Được, Lê Minh Hải, Nguyễn Mai Trung Dũng, Nguyễn Hữu Đức, Lã Phan Ân Kỳ
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh, Việt Nam
Giảng viên hướng dẫn: TS. Trương Quang Phúc
**Tác giả liên hệ. Email: khanhlq06@gmail.com*

THÔNG TIN BÀI BÁO

Ngày nhận bài:

Ngày hoàn thiện:

Ngày chấp nhận đăng:

Ngày đăng:

TỪ KHÓA

Ảnh MRI não;

Mạng nơ-ron tích chập;

Lượng tử hóa INT8;

Tăng tốc FPGA;

PYNQ Z2.

TÓM TẮT

Nghiên cứu thiết kế hệ thống phân loại ảnh cộng hưởng từ não trên SoC PYNQ-Z2 bằng mạng nơ-ron tích chập. Hệ thống phân biệt bốn nhóm ảnh: u thần kinh đệm, u màng não, không có u và u tuyến yên. FPGA thực hiện lớp tích chập đầu tiên, hàm kích hoạt và phép gộp cực đại; ARM xử lý các lớp còn lại. Mạng sử dụng ảnh xám 96 × 96 điểm ảnh và biểu diễn số nguyên 8 bit. Thực nghiệm trên 995 ảnh ghi nhận 922 ảnh được phân loại đúng, đạt độ chính xác 92,66% và macro F1 bằng 0,9194. Kết quả đánh giá đã lưu cho biết đầu ra của hai phương án giống nhau trên toàn bộ tập kiểm thử. Thời gian suy luận trung vị giảm từ 23,644 ms xuống 17,855 ms, tương ứng tăng tốc 1,324 lần. Phép đo gồm truyền dữ liệu và suy luận, không gồm đọc ảnh, tiền xử lý và khởi tạo. Kết quả xác nhận khả năng triển khai hệ thống kết hợp ARM–FPGA, đồng thời cho thấy nhu cầu chuẩn hóa tiền xử lý và đánh giá độc lập theo bệnh nhân.

1. Giới thiệu

Triển khai mạng nơ-ron tích chập (convolutional neural network, CNN) trên hệ thống nhúng đòi hỏi cân đối độ chính xác, thời gian xử lý và chi phí truyền dữ liệu. Sze và cộng sự nhấn mạnh vai trò của kiến trúc phần cứng, tái sử dụng dữ liệu và phương pháp đánh giá hiệu năng [1]. Nghiên cứu này thiết kế hệ thống phân loại ảnh cộng hưởng từ (magnetic resonance imaging, MRI) não trên hệ thống trên chip (system on chip, SoC) PYNQ-Z2. Hệ thống nhận dạng bốn nhóm ảnh: u thần kinh đệm (glioma), u màng não (meningioma), không có u (no_tumor) và u tuyến yên (pituitary).

Lượng tử hóa cho phép thực hiện suy luận với phép toán số nguyên; Jacob và cộng sự trình bày cách phối hợp lượng tử hóa và huấn luyện để cân đối độ chính xác với hiệu quả suy luận [2]. Ở hướng tăng tốc bằng mảng cổng lập trình được (field programmable gate array, FPGA), FINN cho thấy khả năng tổ chức các lớp mạng theo luồng dữ liệu [3]. FINN tập trung vào mạng nhị phân, vì vậy kết quả của công trình đó chỉ là cơ sở tham khảo kiến trúc, không phải đối chứng trực tiếp cho mạng INT8 và bộ dữ liệu MRI trong đề tài.

Dữ liệu nghiên cứu thuộc nhánh phân loại của bộ dữ liệu BRISC [4]. Mô hình được xuất ở định dạng TensorFlow Lite và lượng tử hóa về số nguyên 8 bit (INT8), nghĩa là biểu diễn trọng số và dữ liệu kích hoạt bằng các giá trị số nguyên thay cho số thực 32 bit. Các hệ số lượng tử hóa được giữ nhất quán khi chuyển phép tính sang FPGA [5]. Mục tiêu thực nghiệm là xác định mức giảm thời gian suy luận khi tăng tốc lớp tích chập đầu tiên, đồng thời kiểm tra khả năng bảo toàn kết quả so với phương án chạy toàn bộ mạng trên ARM.

Hệ thống sử dụng FPGA để thực hiện lớp tích chập đầu tiên (Conv1), hàm kích hoạt tuyến tính chỉnh lưu (ReLU) và phép gộp cực đại (MaxPool). Bộ xử lý ARM thực hiện các lớp còn lại. Dữ liệu giữa bộ nhớ và FPGA được truyền bằng khối truy cập bộ nhớ trực tiếp (direct memory access, DMA). Hai phương án được đánh giá trên cùng 995 ảnh, cùng mô hình và cùng quy trình tiền xử lý. Nội dung nghiên cứu gồm chuẩn bị dữ liệu, thiết kế và huấn luyện mạng, xây dựng bộ tăng tốc, tích hợp hệ thống và đánh giá thực nghiệm.

2. Phương pháp nghiên cứu

2.1. Dữ liệu và phân chia tập

Bộ dữ liệu ban đầu gồm 5.000 ảnh huấn luyện và 1.000 ảnh kiểm thử. Kiểm tra mã băm SHA-256 phát hiện 50 tệp dư thừa trong 46 nhóm có nội dung giống nhau; 7 nhóm xuất hiện ở cả hai tập. Sau khi loại bỏ tệp trùng, dữ liệu còn 4.955 ảnh huấn luyện và 995 ảnh kiểm thử như Bảng 1. Kiểm tra lại xác nhận không còn tệp có cùng mã băm. Phương pháp này chỉ phát hiện tệp giống hệt nhau, chưa loại trừ ảnh gần giống hoặc nhiều ảnh thuộc cùng một bệnh nhân.

Bảng 1. *Phân bố dữ liệu sau xử lý ảnh trùng*

Lớp	Huấn luyện	Kiểm thử	Tổng
Glioma	1.147	253	1.400
Meningioma	1.310	303	1.613
No tumor	1.058	139	1.197
Pituitary	1.440	300	1.740
Tổng	4.955	995	5.950

2.2. Kiến trúc mạng CNN và quy trình huấn luyện

Mạng CNN được thiết kế trên nền tảng Edge Impulse bằng chế độ lập trình mô hình Keras. Trong 4.955 ảnh thuộc tập huấn luyện, 3.964 ảnh dùng để cập nhật trọng số và 991 ảnh dùng để đánh giá trong quá trình huấn luyện (tập xác thực). Tập kiểm thử 995 ảnh được giữ riêng. Mạng nhận ảnh xám 96 × 96 điểm ảnh và gồm bốn khối tích chập với 8, 24, 48 và 64 kênh đầu ra. Conv1 sử dụng bộ lọc 3 × 3, bước trượt bằng 1 và không bổ sung điểm ảnh ở biên. Các lớp tích chập sau có bổ sung biên để giữ kích thước không gian trước phép gộp. Bảng 2 trình bày cấu trúc mạng. Ký hiệu BN trong bảng là lớp chuẩn hóa theo lô (Batch Normalization).

Bảng 2. *Kiến trúc mạng và vị trí phân chia ARM–FPGA*

Khối	Cấu hình	Đầu ra	Thực thi
Đầu vào	Ảnh xám INT8	96 × 96 × 1	ARM chuẩn bị
Conv1 + ReLU	3 × 3; 8 kênh; valid	94 × 94 × 8	FPGA
MaxPool1	2 × 2; stride 2	47 × 47 × 8	FPGA
Conv2 + BN + ReLU + Pool	3 × 3; 24 kênh; same	23 × 23 × 24	ARM
Conv3 + BN + ReLU + Pool	3 × 3; 48 kênh; same	11 × 11 × 48	ARM
Conv4 + BN + ReLU + Pool	3 × 3; 64 kênh; same	5 × 5 × 64	ARM
Phân loại	Flatten; Dense 64; Dropout; Softmax	4 lớp	ARM

Mô hình được huấn luyện bằng thuật toán Adam, kích thước lô 32 ảnh, tốc độ học ban đầu 0,0003 và tối đa 80 chu kỳ huấn luyện. Để hạn chế quá khớp, mô hình sử dụng điều chuẩn L2 với hệ số 0,0001 tại các lớp được cấu hình và Dropout với tỷ lệ 0,35. Tốc độ học được giảm khi hàm mất mát trên tập xác thực không cải thiện; quá trình huấn luyện được dừng sớm và khôi phục bộ trọng số tốt nhất. Chương trình cũng có các phép tăng cường dữ liệu như xoay, dịch chuyển, thay đổi độ sáng và độ tương phản. Việc áp dụng các phép này phụ thuộc chế độ bảo đảm tính lặp lại của môi trường huấn luyện.

Mô hình lượng tử hóa đạt độ chính xác 95,9% và giá trị hàm mất mát 0,15 trên tập xác thực nội bộ. Các chỉ số này phản ánh quá trình lựa chọn mô hình, không thay thế kết quả trên tập kiểm thử độc lập. Độ chính xác cuối cùng của hệ thống được xác định bằng phép đánh giá 995 ảnh trên PYNQ-Z2, trình bày tại Mục 3.


2.3. Tiền xử lý ảnh và định dạng dữ liệu

Trên PYNQ-Z2, thư viện Pillow chuyển ảnh về mức xám và thay đổi kích thước trực tiếp thành 96 × 96 bằng nội suy song tuyến tính. Mỗi giá trị điểm ảnh được trừ 128 rồi chuyển sang INT8. Cả hai phương án ARM và ARM–FPGA sử dụng cùng mảng dữ liệu đầu vào. Dữ liệu nhiều chiều của mạng, gọi là tensor, có kích thước (1, 96, 96, 1), trong đó chiều đầu tiên là số ảnh và chiều cuối là số kênh. Phần mạng sau khối tăng tốc nhận tensor (1, 47, 47, 8). Nhãn phân loại được xác định bằng phần tử có giá trị lớn nhất trong bốn phần tử đầu ra.

Mô hình đầy đủ, mô hình chứa các lớp sau MaxPool1 và các tham số Conv1 được lưu để có thể tái lập thực nghiệm. Ranh giới phân chia sau MaxPool1 cho phép FPGA tạo trực tiếp tensor INT8 mà phần mạng chạy trên ARM cần sử dụng, hạn chế chuyển đổi kiểu và sắp xếp lại dữ liệu.

2.4. Thiết kế bộ tăng tốc lớp tích chập đầu tiên

Bộ tăng tốc được mô tả bằng C/C++ và tổng hợp bằng Vitis HLS 2026.1 cho thiết bị xc7z020clg400-1, với chu kỳ xung nhịp mục tiêu 10 ns. Conv1 có tám bộ lọc 3 × 3 trên một kênh đầu vào, tạo dữ liệu 94 × 94 × 8. Riêng lớp này thực hiện 94 × 94 × 8 × 3 × 3 = 636.192 phép nhân–cộng tích lũy. Sau ReLU và phép gộp cực đại 2 × 2 với bước trượt bằng 2, đầu ra còn 47 × 47 × 8 = 17.672 phần tử.



Hình 1. *Luồng suy luận và điểm phân chia giữa ARM và FPGA*

Hình 1 mô tả cách phân chia xử lý giữa ARM và FPGA. Hai hàng ảnh trước được lưu trong bộ đệm dòng; cửa sổ 3 × 3 được cập nhật khi nhận điểm ảnh mới. Các phép tính của bộ lọc được triển khai song song. Vòng đọc ảnh được tổ chức theo kỹ thuật đường ống; báo cáo tổng hợp cho biết có thể bắt đầu xử lý một điểm ảnh mới sau mỗi chu kỳ xung nhịp (II = 1). Khối MaxPool chỉ lưu các giá trị cần thiết của hàng trước và vị trí bên trái, thay vì lưu toàn bộ đầu ra Conv1 trước khi thực hiện phép gộp.

Trọng số Conv1 được trích từ mô hình INT8 có kích thước [8, 3, 3, 1] và chuyển thành mảng [8][3][3] cho phần cứng. Hệ số độ lệch (bias) dùng số nguyên 32 bit; trọng số và hệ số chuyển đổi được lưu riêng cho từng kênh đầu ra. Trong phép lượng tử hóa, zero-point là giá trị số nguyên biểu diễn số thực 0, còn scale là hệ số tỷ lệ chuyển đổi giữa hai miền giá trị. Đầu vào có zero-point −128 và scale xấp xỉ 0,0039215689; đầu ra Conv1 có zero-point −128 và scale xấp xỉ 0,0039095692.

Kết quả tích chập được tích lũy từ hệ số độ lệch và các tích giữa trọng số với đầu vào đã hiệu chỉnh zero-point. Sau đó, kết quả được chuyển lại về INT8 bằng phép nhân với hệ số tỷ lệ, làm tròn và dịch bit theo từng kênh. Giá trị đầu ra được cộng zero-point và giới hạn trong [−128, 127]. Vì −128 biểu diễn số thực 0 ở đầu ra, giới hạn dưới này đồng thời thực hiện ReLU. Việc giữ đúng quy tắc làm tròn và giới hạn giá trị là cần thiết để đối chiếu kết quả phần cứng với mô hình phần mềm [5].

Giao tiếp nhận AXI4-Stream rộng 8 bit, tương ứng một điểm ảnh INT8 mỗi lần truyền; giao tiếp phát rộng 64 bit, đóng gói tám kênh tại một vị trí sau phép gộp. Mỗi ảnh truyền vào 9.216 byte và truyền ra 2.209 từ dữ liệu 64 bit, tương đương 17.672 byte. Tín hiệu TLAST được đặt tại từ dữ liệu cuối cùng để thông báo kết thúc gói truyền cho DMA.

2.5. Tích hợp hệ thống và triển khai trên PYNQ-Z2

Thiết kế trong Vivado 2026.1 gồm khối xử lý Zynq, AXI DMA và khối phần cứng Conv1. ARM điều khiển DMA và bộ tăng tốc qua AXI4-Lite trên cổng GP0. DMA đọc bộ nhớ qua cổng HP0 và ghi kết quả qua HP2. Kênh MM2S truyền dữ liệu từ bộ nhớ đến đầu vào bộ tăng tốc; kênh S2MM đưa kết quả từ bộ tăng tốc trở lại bộ nhớ. DMA hoạt động ở chế độ truyền đơn giản, sử dụng địa chỉ 32 bit, đường dữ liệu bộ nhớ 64 bit, luồng vào 8 bit và luồng ra 64 bit [6].

Thanh ghi độ dài DMA được cấu hình 16 bit vì dữ liệu đầu ra 17.672 byte vượt giới hạn 16.383 byte của trường độ dài 14 bit. Các khối sử dụng xung nhịp mục tiêu 100 MHz và tín hiệu đặt lại từ khối Processor System Reset. Cấu hình phần cứng chuẩn của PYNQ-Z2 được áp dụng để thống nhất thông số bộ nhớ DDR, các chân vào/ra và xung nhịp. Bộ nhớ DDR có độ rộng dữ liệu 16 bit, sử dụng linh kiện MT41J256M16 RE-125. Tệp cấu hình FPGA và tệp mô tả phần cứng được đặt cùng tên gốc để thư viện PYNQ nạp đúng thiết kế.

Môi trường triển khai trên PYNQ-Z2 sử dụng Python 3.10.4, kiến trúc ARM 32 bit và thư viện tflite-runtime 2.13.0. Mỗi bộ thực thi mô hình TensorFlow Lite sử dụng một luồng xử lý. Mô hình đầy đủ, mô hình chứa các lớp còn lại và bộ nhớ tensor được khởi tạo một lần trước phép đo; cấu hình FPGA cũng được nạp một lần. Bộ đệm đầu vào chứa 9.216 phần tử INT8 và bộ đệm đầu ra chứa 47 × 47 × 8 phần tử INT8.

2.6. Phương pháp đo và kiểm chứng

Ở phương án ARM, thời gian đo gồm đưa đầu vào vào mô hình, thực thi mạng và sao chép kết quả. Ở phương án ARM–FPGA, thời gian đo bắt đầu từ bước chép dữ liệu vào bộ đệm, đồng bộ bộ nhớ đệm, khởi động DMA và bộ tăng tốc; kết thúc sau khi ARM xử lý các lớp còn lại và lấy kết quả. Đồng hồ thời gian độ phân giải cao time.perf_counter() được sử dụng cho cả hai phương án. Phép đo không bao gồm đọc ảnh, tiền xử lý, nạp cấu hình FPGA và khởi tạo mô hình.

Trước khi đánh giá, hệ thống chạy khởi động bằng năm ảnh để ổn định quá trình thực thi. Trong lượt đánh giá chính, mỗi ảnh kiểm thử được chạy một lần ở mỗi phương án; thứ tự thực thi ARM và ARM–FPGA được đảo luân phiên giữa các ảnh. Chương trình so sánh toàn bộ tensor đầu ra INT8 và lưu nhãn thật, nhãn dự đoán, kết quả so sánh cùng các khoảng thời gian vào tệp CSV. Số 995/995 biểu thị số ảnh có đầu ra của hai phương án giống nhau, khác với số ảnh được phân loại đúng.

Độ chính xác tổng thể là tỷ lệ ảnh dự đoán đúng trong tập kiểm thử. Với từng lớp, precision là tỷ lệ dự đoán đúng trong các ảnh được gán vào lớp đó; recall là tỷ lệ nhận dạng đúng trong các ảnh thực sự thuộc lớp đó. F1 là trung bình điều hòa của precision và recall; macro F1 là trung bình F1 của bốn lớp, không tính trọng số theo số ảnh. Hệ số tăng tốc được tính bằng tỷ số thời gian trung vị của ARM và ARM–FPGA. Tỷ số tổng thời gian được tính bổ sung để đối chiếu.

Hồ sơ thực nghiệm gồm chương trình đánh giá, các tệp dự đoán và ma trận nhầm lẫn, bảng tổng hợp kết quả, mô hình và các tệp cấu hình phần cứng. Kết quả mô phỏng, tổng hợp phần cứng và phép đo trên thiết bị được phân biệt rõ để tránh nhầm lẫn giữa thời gian ước lượng với thời gian thực tế.

3. Kết quả và bàn luận

3.1. Kết quả kiểm chứng phần cứng

Mô phỏng C xác nhận 2.209 nhóm kết quả sau phép gộp, tương ứng 17.672 giá trị INT8, giống chương trình tham chiếu trên CPU và không phát hiện sai khác. Mô phỏng đối chiếu C/RTL cũng đạt yêu cầu, với độ trễ toàn khối 9.230 chu kỳ. Các phép kiểm tra này xác nhận sự nhất quán giữa mô hình thiết kế và phần cứng được sinh ra; chúng không thay thế phép đánh giá trên thiết bị thực.

Bảng 3. *Kết quả tổng hợp và triển khai phần cứng*

Giai đoạn	Chỉ tiêu	Kết quả
HLS	Chu kỳ mục tiêu / ước lượng	10 ns / 6,955 ns
HLS	Độ trễ toàn khối	9.230 chu kỳ; 92,300 µs
HLS	II vòng đọc 9.216 pixel	1
HLS	LUT / FF / BRAM_18K / DSP	5.487 / 4.856 / 6 / 58
Vivado sau tổng hợp	LUT / FF / BRAM tile / DSP	4.405 / 4.484 / 6 / 62
Vivado sau bố trí	LUT / FF / BRAM tile / DSP	4.102 / 4.477 / 6 / 62
Vivado sau định tuyến	WNS / WHS	+1,355 ns / +0,047 ns
Vivado sau định tuyến	TNS / THS	0 ns / 0 ns

Bảng 3 phân biệt các giai đoạn tổng hợp và đơn vị thống kê tài nguyên. Báo cáo HLS tổng thể ghi 5.493 LUT, còn báo cáo riêng của khối Conv1 ghi 5.487 LUT; bảng sử dụng giá trị của báo cáo riêng. BRAM_18K và BRAM tile là các đơn vị bộ nhớ khác nhau, không cộng hoặc so sánh trực tiếp. Sau bố trí phần cứng, thiết kế sử dụng 7,71% LUT, 4,21% thanh ghi, 4,29% BRAM tile và 28,18% DSP của thiết bị. LUT là bảng tra logic, FF là phần tử nhớ một bit, BRAM là bộ nhớ tích hợp trên chip và DSP là khối xử lý số chuyên dụng.

Sau định tuyến, biên thời gian thiết lập nhỏ nhất WNS đạt +1,355 ns và tổng vi phạm thời gian thiết lập TNS bằng 0. Kết quả cho thấy thiết kế đáp ứng các ràng buộc thời gian đã khai báo cho mục tiêu 100 MHz. Công cụ vẫn ghi nhận ba cảnh báo LUTAR-1 liên quan đến LUT điều khiển tín hiệu đặt lại bất đồng bộ. Tệp cấu hình FPGA được tạo thành công và sử dụng trong thực nghiệm tích hợp. Trong Bảng 3, WHS là biên thời gian giữ nhỏ nhất và THS là tổng vi phạm thời gian giữ; WHS dương và THS bằng 0 cho thấy các ràng buộc này được đáp ứng.

3.2. Tương đương đầu ra và độ chính xác

Tệp kết quả có 995 bản ghi tương ứng 995 ảnh kiểm thử khác nhau. Kết quả lưu cho biết tensor đầu ra của ARM và ARM–FPGA giống nhau ở cả 995 ảnh. Hai phương án có cùng dự đoán và cùng ma trận nhầm lẫn. Có 922 ảnh được phân loại đúng và 73 ảnh sai, tương ứng độ chính xác 922/995 = 92,6633%, làm tròn thành 92,66%.

Sự trùng khớp được xác định bằng phép so sánh toàn bộ tensor INT8 trong chương trình đánh giá và được lưu dưới dạng kết quả đúng/sai cho từng ảnh. Tệp CSV không chứa các vector INT8 gốc để thực hiện lại phép so sánh sau khi đo. Vì vậy, kết luận tương đương đầu ra chỉ áp dụng cho tập kiểm thử và quy trình thực nghiệm đã lưu; chưa xác nhận sự trùng khớp của mọi phần tử trung gian tại đầu ra MaxPool1 trên toàn bộ tập ảnh.

3.3. Phân tích sai số phân loại

Bảng 4 trình bày ma trận nhầm lẫn chung của hai phương án. Hàng biểu thị nhãn thực tế, cột biểu thị nhãn dự đoán, theo thứ tự glioma, meningioma, no_tumor và pituitary. Tổng từng hàng lần lượt là 253, 303, 139 và 300, khớp số ảnh kiểm thử của từng lớp.

Bảng 4. *Ma trận nhầm lẫn chung của ARM và ARM–FPGA*

Nhãn thật / Dự đoán	Glioma	Meningioma	No tumor	Pituitary
Glioma	244	7	0	2
Meningioma	17	264	12	10
No tumor	3	13	117	6
Pituitary	1	2	0	297

Sai số tập trung nhiều nhất ở meningioma với 39/303 ảnh bị phân loại sai, gồm 17 ảnh sang glioma, 12 ảnh sang no_tumor và 10 ảnh sang pituitary. Lớp no_tumor có 22/139 ảnh sai, trong đó 13 ảnh bị nhận thành meningioma. Ma trận này cho thấy chỉ xét độ chính xác tổng thể chưa phản ánh đầy đủ chênh lệch chất lượng nhận dạng giữa các nhóm ảnh.

Bảng 5. *Chỉ số phân loại theo từng lớp của cả hai cấu hình*

Lớp	Precision	Recall	F1	Số ảnh
Glioma	0,9208	0,9644	0,9421	253
Meningioma	0,9231	0,8713	0,8964	303
No tumor	0,9070	0,8417	0,8731	139
Pituitary	0,9429	0,9900	0,9659	300
Macro	0,9234	0,9169	0,9194	995

Các chỉ số trong Bảng 5 được tính từ ma trận nhầm lẫn của tập kiểm thử. Pituitary có recall cao nhất, 297/300 = 99,00%, còn no_tumor thấp nhất, 117/139 = 84,17%. Macro F1 đạt 0,9194 và phản ánh đồng đều bốn lớp dù số ảnh mỗi lớp khác nhau. Hai phương án có cùng các chỉ số vì dự đoán giống nhau trên từng ảnh.

Độ chính xác 92,66% phản ánh khả năng phân loại bốn nhóm ảnh trong tập kiểm thử này. Nghiên cứu không đánh giá phân vùng khối u, thể tích ba chiều hoặc dữ liệu bên ngoài từ cơ sở y tế khác. Điểm dự đoán của một ảnh và tỷ lệ phân loại đúng trên toàn bộ tập dữ liệu là các đại lượng khác nhau; không sử dụng điểm dự đoán riêng lẻ để thay thế các chỉ số trong Bảng 4–5.


Việc FPGA không làm thay đổi kết quả cuối cùng là điều kiện cần khi đánh giá hiệu năng của cấu hình ARM–FPGA: mức giảm thời gian được so sánh trên cùng bài toán và cùng đầu ra. Tuy nhiên, sai số phân loại vốn có của mạng CNN vẫn tồn tại ở cả hai cấu hình. Hướng cải thiện độ chính xác cần tập trung vào dữ liệu, tiền xử lý và mô hình, đồng thời tiếp tục duy trì phép kiểm tra tương đương khi thay đổi phần cứng.

3.4. Hiệu năng suy luận trên PYNQ Z2

Bảng 6 tổng hợp thời gian suy luận trên 995 ảnh kiểm thử. Trung vị ARM là 23,644480 ms và ARM–FPGA là 17,855397 ms; làm tròn đến ba chữ số thập phân lần lượt được 23,644 ms và 17,855 ms. Tỷ số hai trung vị bằng 1,324220, tương ứng hệ số tăng tốc 1,324 lần. Tỷ số tổng thời gian là 1,324107, cũng làm tròn thành 1,324 lần.

Bảng 6. *Thời gian suy luận và hệ số tăng tốc trên tập kiểm thử*

Chỉ tiêu	Kết quả	Phạm vi
ARM thuần	23,644 ms	Trung vị 995 ảnh
FPGA + DMA	1,452 ms	Truyền dữ liệu và điều khiển IP
Các lớp còn lại trên ARM	16,431 ms	Phần mạng sau Pool1
ARM–FPGA	17,855 ms	FPGA + DMA và các lớp còn lại
Hệ số tăng tốc	1,324×	Tỷ số hai trung vị
Thời gian giảm	5,789 ms; 24,48%	So với trung vị ARM



Hình 2. *So sánh thời gian suy luận trung vị của hai cấu hình trên 995 ảnh*

Hình 2 biểu diễn hai trung vị tổng thể trên cùng một thang đo. ARM–FPGA giảm khoảng 5,789 ms, tương ứng 24,48% thời gian suy luận so với ARM thuần. Đây là giảm độ trễ của phần suy luận đã xác định, không phải thời gian từ khi người dùng chọn tệp đến khi có kết quả. Chi phí đọc ảnh và tiền xử lý chưa được tính, vì vậy chưa thể suy ra cùng mức cải thiện cho một ứng dụng đầu cuối.

Thời gian trung vị của FPGA kèm DMA là 1,452 ms, lớn hơn mức 92,300 µs do công cụ HLS ước lượng cho tính toán bên trong bộ tăng tốc. Hai giá trị khác phạm vi: thời gian đo thực tế còn gồm truyền dữ liệu, đồng bộ bộ nhớ đệm và điều khiển phần cứng. Các lớp còn lại trên ARM chiếm phần lớn thời gian của phương án kết hợp. Vì vậy, tối ưu tiếp cần xem xét cả phần mạng chạy trên ARM và chi phí giao tiếp.

Tổng hai trung vị thành phần, 1,452 + 16,431 = 17,883 ms, khác trung vị toàn hệ thống ARM–FPGA là 17,855 ms. Sự khác biệt xuất hiện vì trung vị của tổng không nhất thiết bằng tổng các trung vị. Thử nghiệm ban đầu trên một ảnh, với 5 lượt khởi động và 30 lượt đo, đạt hệ số tăng tốc 1,309 lần. Đánh giá trên toàn bộ 995 ảnh đạt 1,324 lần và được sử dụng làm kết quả hiệu năng chính.

3.5. Đối chiếu với Edge Impulse và giới hạn đánh giá

Đánh giá mô hình INT8 trên Edge Impulse cho độ chính xác kiểm thử 93,07%, trong khi kết quả trên PYNQ-Z2 là 92,66%, chênh 0,41 điểm phần trăm. Hai kết quả được trình bày riêng vì quy trình xử lý chưa được xác minh giống nhau. Edge Impulse thay đổi kích thước theo trục dài nhất và chuyển ảnh xám; chương trình trên PYNQ-Z2 sử dụng Pillow để chuyển mức xám rồi thay đổi kích thước trực tiếp bằng nội suy song tuyến tính. Edge Impulse cũng có nhóm kết quả chưa đủ chắc chắn, còn chương trình trên thiết bị luôn chọn nhãn có giá trị đầu ra lớn nhất.

Chênh lệch tỷ lệ nhận dạng đúng của lớp no_tumor giữa hai môi trường cần được khảo sát qua danh sách ảnh, nhãn, dữ liệu sau tiền xử lý và cách tổng hợp chỉ số. Chưa có đủ bằng chứng để xác định một nguyên nhân duy nhất. Sự giống nhau giữa ARM và ARM–FPGA xác nhận tính nhất quán trong cùng quy trình trên thiết bị, chưa chứng minh quy trình đó tương đương với Edge Impulse.

Kiểm tra SHA-256 xác nhận không còn tệp trùng byte trong bộ dữ liệu đã xử lý. Tuy vậy, kiểm tra này không loại trừ ảnh gần trùng, nhiều lát cắt từ cùng bệnh nhân hoặc sự phụ thuộc giữa các nguồn ảnh. Chưa có phép chia và đánh giá được xác minh độc lập theo bệnh nhân. Do đó, kết quả phù hợp với mục tiêu thực nghiệm triển khai SoC trong phạm vi đề tài, chưa đủ để khẳng định hiệu quả chẩn đoán trên dữ liệu lâm sàng mới.

Phép đo hiệu năng gồm một lượt đánh giá chính trên 995 ảnh, với một lần chạy mỗi cấu hình cho mỗi ảnh; chưa có nhiều lượt đánh giá độc lập, khoảng tin cậy hay kiểm soát đầy đủ trạng thái nhiệt và tải nền. Đề tài chưa đo công suất hoặc năng lượng mỗi ảnh, nên không kết luận hiệu quả năng lượng từ tốc độ. Việc tổng hợp còn tài nguyên trống cũng không bảo đảm có thể mở rộng tùy ý số lớp do các ràng buộc bộ nhớ, DSP và truyền dữ liệu.

4. Kết luận

Nghiên cứu đã triển khai hệ thống phân loại ảnh MRI não bằng mạng CNN trên SoC PYNQ-Z2. FPGA thực hiện Conv1, ReLU và MaxPool; ARM thực hiện các lớp còn lại. Trên 995 ảnh kiểm thử, hệ thống đạt độ chính xác 92,66% và macro F1 bằng 0,9194. Kết quả so sánh ghi nhận đầu ra INT8 giống nhau ở 995/995 ảnh. Thời gian suy luận trung vị giảm từ 23,644 ms xuống 17,855 ms, tương ứng tăng tốc 1,324 lần, trong phạm vi đo gồm DMA và các lớp còn lại trên ARM.

Kết quả chứng minh phương án phân chia phần cứng–phần mềm hoạt động trên thiết bị và giữ nguyên kết quả của cấu hình ARM trong lượt kiểm thử. Hướng phát triển gồm chuẩn hóa tiền xử lý theo từng pixel, kiểm tra trực tiếp tensor Pool1, đo lặp có thống kê độ biến thiên, đánh giá độc lập theo bệnh nhân và khảo sát mở rộng tăng tốc sang các lớp sau. Các thay đổi tiếp theo cần được kiểm chứng đồng thời về độ chính xác, đầu ra INT8 và chi phí truyền dữ liệu.

Lời cảm ơn

Nhóm tác giả trân trọng cảm ơn TS. Trương Quang Phúc đã hướng dẫn thực hiện đề tài.

Tuyên bố dữ liệu sẵn có

Dữ liệu gốc BRISC được công bố tại nguồn [4]. Mã nguồn, mô hình xuất, notebook và kết quả thực nghiệm của đề tài được lưu trong hồ sơ dự án để phục vụ đối chiếu và tái lập.

Xung đột lợi ích

Các tác giả tuyên bố không có xung đột lợi ích trong bài báo này.

TÀI LIỆU THAM KHẢO

[1] V. Sze, Y.-H. Chen, T.-J. Yang, and J. S. Emer, "Efficient Processing of Deep Neural Networks: A Tutorial and Survey," *Proc. IEEE*, vol. 105, no. 12, pp. 2295–2329, 2017, doi: 10.1109/JPROC.2017.2761740.

[2] B. Jacob et al., "Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference," in *Proc. IEEE/CVF Conf. Computer Vision and Pattern Recognition*, 2018, pp. 2704–2713. [Online]. Available: https://openaccess.thecvf.com/content_cvpr_2018/html/Jacob_Quantization_and_Training_CVPR_2018_paper.html

[3] Y. Umuroglu et al., "FINN: A Framework for Fast, Scalable Binarized Neural Network Inference," arXiv:1612.07119, 2016. [Online]. Available: https://arxiv.org/abs/1612.07119

[4] A. Fateh et al., "BRISC: Annotated Dataset for Brain Tumor Segmentation and Classification," *Scientific Data*, vol. 13, Art. no. 361, 2026, doi: 10.1038/s41597-026-06753-y. Dataset: https://www.kaggle.com/datasets/briscdataset/brisc2025/.

[5] Google, "LiteRT 8-bit quantization specification." Accessed: Oct. 31, 2026. [Online]. Available: https://developers.google.com/edge/litert/conversion/tensorflow/quantization/quantization_spec

[6] PYNQ, "DMA," PYNQ documentation. Accessed: Oct. 31, 2026. [Online]. Available: https://pynq.readthedocs.io/en/latest/pynq_libraries/dma.html

Thông tin nhóm tác giả

Bảng 7. *Danh sách thành viên thực hiện đề tài*

Họ và tên	Mã số sinh viên
Lê Quốc Khánh	24161276
Đặng Quang Được	24161217
Lê Minh Hải	24161225
Nguyễn Mai Trung Dũng	24161206
Nguyễn Hữu Đức	24161221
Lã Phan Ân Kỳ	24161294

Đơn vị: Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh. Giảng viên hướng dẫn: TS. Trương Quang Phúc. Email tác giả liên hệ: khanhlq06@gmail.com.