JTE
HCM-UTE
ISSN: 1859-1272

TẠP CHÍ KHOA HỌC GIÁO DỤC KỸ THUẬT
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh
Website: https://jte.edu.vn
Email: jte@hcmute.edu.vn

Design and Evaluation of a Hardware Accelerator for an INT8-Quantized Convolutional Neural Network Applied to Brain MRI Classification on the PYNQ-Z2 SoC

Quoc Khanh Le*, Quang Duoc Dang, Minh Hai Le, Mai Trung Dung Nguyen, Huu Duc Nguyen, Phan An Ky La
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh, Việt Nam
*Corresponding author. Email: khanhlq06@gmail.com

ARTICLE INFO

Received:
Revised:
Accepted:
Published:

KEYWORDS

Brain MRI;
Convolutional neural network;
INT8 quantization;
FPGA acceleration;
PYNQ-Z2.

ABSTRACT

This study presents the design and evaluation of an INT8-quantized convolutional neural network for brain MRI classification on the PYNQ-Z2 SoC. Grayscale images of size 96 × 96 are classified into four categories: glioma, meningioma, no tumor, and pituitary. The first convolutional block, including Conv1, ReLU, and MaxPooling, is accelerated on the FPGA using Vitis HLS, while the remaining layers run on the ARM Cortex-A9 processor. On 995 test images, both ARM-only and ARM-FPGA implementations correctly classified 922 images, achieving 92.66% accuracy and a macro F1-score of 0.9194. Their final INT8 output tensors matched across all 995 images. Median inference latency decreased from 23.644 to 17.855 ms per image, corresponding to a 1.324× speedup. The reported measurements include data transfer and inference but exclude image loading, preprocessing, and system initialization. Further evaluation on patient-level independent data is needed.

Thiết kế và đánh giá bộ tăng tốc phần cứng cho mạng nơ-ron tích chập lượng tử hóa INT8 trong phân loại ảnh MRI não trên SoC PYNQ-Z2

Lê Quốc Khánh*, Đặng Quang Được, Lê Minh Hải, Nguyễn Mai Trung Dũng, Nguyễn Hữu Đức, Lã Phan Ân Kỳ
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh, Việt Nam
Giảng viên hướng dẫn: TS. Trương Quang Phúc
**Tác giả liên hệ. Email: khanhlq06@gmail.com*

THÔNG TIN BÀI BÁO

Ngày nhận bài:
Ngày hoàn thiện:
Ngày chấp nhận đăng:
Ngày đăng:

TỪ KHÓA

Ảnh MRI não;
Mạng nơ-ron tích chập;
Lượng tử hóa INT8;
Tăng tốc FPGA;
PYNQ Z2.

TÓM TẮT

Nghiên cứu trình bày thiết kế và đánh giá hệ thống phân loại ảnh MRI não trên SoC PYNQ-Z2 sử dụng mạng CNN lượng tử hóa INT8. Mạng phân loại ảnh xám 96 × 96 thành bốn nhóm: glioma, meningioma, không có khối u và pituitary. Khối Conv1, ReLU và MaxPooling được tăng tốc trên FPGA bằng Vitis HLS; các lớp còn lại thực thi trên ARM Cortex-A9. Trên 995 ảnh kiểm thử, cả hai cấu hình ARM thuần và ARM–FPGA đạt độ chính xác 92,66% (922 ảnh đúng), Macro F1-score 0,9194 và đầu ra INT8 trùng khớp trên 995/995 ảnh. Thời gian suy luận trung vị giảm từ 23,644 xuống 17,855 ms/ảnh, tương ứng hệ số tăng tốc 1,324 lần. Phép đo bao gồm truyền dữ liệu và suy luận, không bao gồm đọc ảnh, tiền xử lý và khởi tạo hệ thống. Cần đánh giá thêm trên dữ liệu độc lập theo bệnh nhân.

1. Giới thiệu

Việc triển khai mạng nơ-ron tích chập (convolutional neural network, CNN) trên hệ thống nhúng đòi hỏi cân đối giữa độ chính xác, thời gian xử lý và chi phí truyền dữ liệu. Sze và cộng sự đã tổng quan các phương pháp xử lý mạng nơ-ron hiệu quả, nhấn mạnh vai trò của kiến trúc phần cứng, tái sử dụng dữ liệu và các tiêu chí đánh giá hiệu năng [1]. Trên cơ sở đó, nghiên cứu này thiết kế hệ thống phân loại ảnh cộng hưởng từ não (magnetic resonance imaging, MRI) trên bo mạch PYNQ-Z2 sử dụng chip Zynq-7020, thuộc nền tảng hệ thống trên chip (system-on-chip, SoC). Hệ thống phân loại ảnh thành bốn nhóm: u thần kinh đệm (glioma), u màng não (meningioma), không có u (no tumor) và u tuyến yên (pituitary).

Lượng tử hóa cho phép biểu diễn dữ liệu và thực hiện suy luận bằng các phép toán số nguyên. Jacob và cộng sự đã trình bày phương pháp phối hợp lượng tử hóa với huấn luyện nhằm duy trì độ chính xác khi thực hiện suy luận số nguyên [2]. Trong lĩnh vực tăng tốc bằng mảng cổng lập trình được (field-programmable gate array, FPGA), FINN cho thấy khả năng tổ chức phép tính của mạng nơ-ron theo kiến trúc luồng dữ liệu [3]. Công trình FINN được sử dụng làm tài liệu tham khảo về kiến trúc phần cứng; do tập trung vào mạng nhị phân, công trình này không được xem là đối chứng trực tiếp cho mô hình INT8 và bộ dữ liệu MRI của nghiên cứu.


Dữ liệu nghiên cứu thuộc nhánh phân loại của bộ dữ liệu BRISC [4]. Nhóm huấn luyện mô hình CNN, lượng tử hóa số nguyên 8 bit (INT8) và xuất dưới dạng TensorFlow Lite (.tflite). Các tham số Conv1 được trích xuất để xây dựng phép tính tương ứng trên FPGA [5]. Thực nghiệm đánh giá thời gian suy luận và đối chiếu đầu ra cuối với cấu hình chạy toàn bộ mạng trên ARM.

Trong hệ thống đề xuất, FPGA thực hiện lớp tích chập đầu tiên (Conv1), hàm kích hoạt tuyến tính chỉnh lưu (ReLU) và lớp gộp cực đại đầu tiên (MaxPool1); bộ xử lý ARM thực hiện các lớp còn lại. Dữ liệu giữa bộ nhớ và bộ tăng tốc được truyền thông qua khối truy cập bộ nhớ trực tiếp (direct memory access, DMA). Hai phương án ARM thuần và ARM kết hợp FPGA được đánh giá trên cùng 995 ảnh kiểm thử, sử dụng cùng dữ liệu đầu vào sau tiền xử lý và các tham số tương ứng của mô hình CNN INT8. Nghiên cứu tập trung vào quá trình chuẩn bị dữ liệu, xây dựng mô hình và bộ tăng tốc, tích hợp hệ thống, sau đó đánh giá kết quả phân loại và thời gian suy luận.

2. Phương pháp nghiên cứu

2.1. Dữ liệu và phân chia tập

Nghiên cứu sử dụng bộ dữ liệu ảnh cộng hưởng từ (MRI) não BRISC, gồm bốn lớp phân loại: Glioma, Meningioma, No tumor và Pituitary. Bộ dữ liệu ban đầu có 6.000 ảnh, trong đó 5.000 ảnh thuộc tập huấn luyện (Training) và 1.000 ảnh thuộc tập kiểm thử (Test). Hình 1 minh họa đặc điểm hình ảnh của bốn nhóm MRI được xem xét trong nghiên cứu.



Hình 1. *Ảnh MRI của No tumor, Glioma, Meningioma và Pituitary (từ trái sang phải).*


Để hạn chế ảnh hưởng của dữ liệu trùng lặp đến tính khách quan của quá trình đánh giá, nhóm sử dụng thuật toán băm SHA-256 để kiểm tra các tệp ảnh. Kết quả phát hiện 50 tệp dư thừa thuộc 46 nhóm ảnh có nội dung giống nhau, trong đó 7 nhóm xuất hiện đồng thời ở cả hai tập Training và Test. Sau khi loại bỏ các tệp trùng, bộ dữ liệu còn 5.950 ảnh, gồm 4.955 ảnh Training và 995 ảnh Test. Kết quả kiểm

tra lại xác nhận không còn các tệp có cùng mã băm SHA-256. Phân bố dữ liệu sau xử lý được trình bày trong Bảng 1.

Bảng 1. *Phân bố dữ liệu sau xử lý ảnh trùng*

Lớp	Huấn luyện	Kiểm thử	Tổng
Glioma	1.147	253	1.400
Meningioma	1.310	303	1.613
No tumor	1.058	139	1.197
Pituitary	1.440	300	1.740
Tổng	4.955	995	5.950

Trong quá trình huấn luyện trên nền tảng Edge Impulse, tập Training gồm 4.955 ảnh tiếp tục được chia thành 3.964 ảnh dùng để cập nhật trọng số mô hình và 991 ảnh dùng để xác thực (Validation). Tập Test gồm 995 ảnh được giữ riêng để đánh giá hiệu quả phân loại sau khi hoàn tất quá trình huấn luyện và lựa chọn mô hình.



Hình 2. *Minh họa quy trình huấn luyện, xác thực và kiểm thử. Tỷ lệ Test thực tế là 16,72%;*

Tuy nhiên, phương pháp SHA-256 chỉ phát hiện các tệp có nội dung giống hệt nhau, chưa bảo đảm loại bỏ ảnh gần trùng hoặc xác nhận tính độc lập của dữ liệu theo từng bệnh nhân.

2.2. Tiền xử lý ảnh và định dạng dữ liệu

Trên nền tảng PYNQ-Z2, ảnh MRI đầu vào được tiền xử lý bằng thư viện Pillow trước khi đưa vào mô hình CNN. Cụ thể, ảnh được chuyển sang mức xám (Grayscale) và thay đổi kích thước về 96 × 96 pixel bằng phương pháp nội suy song tuyến tính (Bilinear Interpolation). Sau đó, mỗi giá trị điểm ảnh trong khoảng [0, 255] được trừ 128 và chuyển sang kiểu số nguyên có dấu 8 bit (INT8), tương ứng với miền giá trị [-128, 127]. Dữ liệu sau tiền xử lý được tổ chức thành tensor có kích thước (1, 96, 96, 1), lần lượt biểu thị số ảnh trong một batch, chiều cao, chiều rộng và số kênh ảnh.

Để bảo đảm tính nhất quán khi đánh giá hiệu năng, cả hai cấu hình ARM thuần và ARM-FPGA đều sử dụng cùng tensor đầu vào đã được tiền xử lý. Trong cấu hình kết hợp, FPGA thực hiện Conv1, ReLU và MaxPool1, tạo tensor INT8 có kích thước (1, 47, 47, 8). Tensor này được truyền về bộ nhớ thông qua AXI DMA và cung cấp trực tiếp cho phần mạng còn lại chạy trên ARM. Sau khi hoàn tất suy luận, mô hình tạo ra bốn giá trị đầu ra tương ứng với bốn lớp MRI; nhãn dự đoán được xác định bằng cách chọn phần tử có giá trị lớn nhất (argmax).


Nhóm lưu mô hình CNN INT8 đầy đủ, mô hình chứa các lớp sau MaxPool1 (phần mạng còn lại, CNN tail) và tham số Conv1. Điểm phân chia sau MaxPool1 cho phép ARM nhận trực tiếp tensor INT8 từ FPGA, hạn chế chuyển đổi kiểu và sắp xếp lại dữ liệu.

2.3. Kiến trúc mạng CNN và quy trình huấn luyện

Mô hình CNN được xây dựng bằng TensorFlow/Keras trong Keras Expert Mode của Edge Impulse. Mạng nhận ảnh xám 96 × 96 và gồm bốn khối tích chập với 8, 24, 48 và 64 kênh đầu ra. Bảng 2 trình bày cấu hình và vị trí phân chia sau MaxPool1. BN là lớp chuẩn hóa theo lô (Batch Normalization). Sau khối cuối, Flatten chuyển tensor 5 × 5 × 64 thành vectơ 1.600 phần tử; bộ phân loại gồm Dense 64, Dropout 0,35 và Dense 4 với Softmax.

Bảng 2. *Kiến trúc mạng và vị trí phân chia ARM-FPGA*

Khối	Cấu hình	Đầu ra	Thực thi
Đầu vào	Ảnh xám INT8	96 × 96 × 1	ARM chuẩn bị
Conv1 + ReLU	3 × 3; 8 kênh; valid	94 × 94 × 8	FPGA
MaxPool1	2 × 2; stride 2	47 × 47 × 8	FPGA
Conv2 + BN + ReLU + Pool	3 × 3; 24 kênh; same	23 × 23 × 24	ARM
Conv3 + BN + ReLU + Pool	3 × 3; 48 kênh; same	11 × 11 × 48	ARM
Conv4 + BN + ReLU + Pool	3 × 3; 64 kênh; same	5 × 5 × 64	ARM
Phân loại	Flatten; Dense 64; Dropout; Dense 4 + Softmax	4 lớp	ARM



Hình 3. *Kiến trúc mô hình CNN.*


Mô hình được huấn luyện bằng Adam với lô 32 ảnh, tốc độ học ban đầu 0,0003 và tối đa 80 epoch. Mô hình dùng điều chuẩn L2 với hệ số 0,0001 và Dropout 0,35. Khi hàm mất mát trên tập xác thực không cải thiện, tốc độ học giảm một nửa sau 5 epoch. Quá trình huấn luyện dừng sau 16 epoch không cải thiện và khôi phục bộ trọng số có giá trị hàm mất mát xác thực thấp nhất.

Mô hình INT8 đạt độ chính xác xác thực 95,9% và hàm mất mát 0,15 trên 991 ảnh. Đây là kết quả phục vụ lựa chọn mô hình, được phân biệt với kết quả kiểm thử 92,66% trên 995 ảnh chạy tại PYNQ-Z2.

Sau huấn luyện, mô hình được lượng tử hóa INT8 và xuất sang TensorFlow Lite để chạy trên ARM. FPGA sử dụng riêng tham số Conv1: trọng số INT8 với hệ số lượng tử hóa theo từng kênh, hệ số chệch (bias) và bộ tích lũy INT32. Điểm không (zero-point) biểu diễn số thực 0 trong miền số nguyên; hệ số tỷ lệ (scale) liên hệ hai miền theo x = scale × (q − zero-point). Sau tích lũy, phép tái lượng tử hóa (requantization) đưa kết quả về INT8 theo từng kênh. Với zero-point đầu ra −128, ReLU giới hạn dưới tại −128 để biểu diễn mức 0 thực.

2.4. Thiết kế bộ tăng tốc lớp tích chập đầu tiên

Bộ tăng tốc được mô tả bằng C/C++ và tổng hợp bằng Vitis HLS 2026.1 cho thiết bị xc7z020clg400-1, với chu kỳ xung nhịp mục tiêu 10 ns. Conv1 có tám bộ lọc 3 × 3 trên một kênh đầu vào, tạo dữ liệu 94 × 94 × 8. Riêng lớp này thực hiện 94 × 94 × 8 × 3 × 3 = 636.192 phép nhân-cộng tích lũy. Sau ReLU và phép gộp cực đại 2 × 2 với bước trượt bằng 2, đầu ra còn 47 × 47 × 8 = 17.672 phần tử.



Hình 4. *Luồng suy luận và điểm phân chia giữa ARM và FPGA*

Hình 4 mô tả luồng xử lý ARM–FPGA. ARM đọc và tiền xử lý ảnh thành tensor INT8 96 × 96 × 1. AXI DMA truyền dữ liệu giữa DDR và bộ tăng tốc qua AXI4-Stream; AXI4-Lite phục vụ cấu hình và điều khiển IP.

Bộ đệm dòng (line buffer) giữ hai hàng ảnh trước và cập nhật cửa sổ 3 × 3 khi nhận điểm ảnh mới. Thiết kế tái sử dụng dữ liệu và tính tám bộ lọc tại mỗi vị trí, tạo tám kênh đặc trưng.


Kỹ thuật loop unrolling triển khai các phép toán của vòng lặp thành phần cứng song song. Kỹ thuật đường ống (pipeline) đạt khoảng khởi phát II = 1 ở vòng đọc ảnh, cho phép bắt đầu xử lý một điểm ảnh mới mỗi chu kỳ khi dữ liệu sẵn sàng.

Kết quả tích chập được tích lũy bằng INT32, tái lượng tử hóa về INT8 và áp dụng ReLU, tạo bản đồ đặc trưng (feature map) 94 × 94 × 8. MaxPool1 chọn giá trị lớn nhất trong cửa sổ 2 × 2, bước trượt 2, tạo đầu ra 47 × 47 × 8 mà không lưu toàn bộ tensor Conv1.

Cuối cùng, tám giá trị INT8 tại mỗi vị trí được đóng gói thành dữ liệu 64 bit và truyền về DDR qua AXI DMA. Mỗi ảnh tạo ra 2.209 từ dữ liệu 64 bit, tương đương 17.672 byte, để ARM tiếp tục xử lý các lớp CNN còn lại.

2.5. Tích hợp hệ thống và triển khai trên PYNQ-Z2

Thiết kế trong Vivado 2026.1 gồm khối xử lý Zynq, AXI DMA và khối phần cứng Conv1. ARM điều khiển DMA và bộ tăng tốc qua AXI4-Lite trên cổng GP0. DMA đọc bộ nhớ qua cổng HP0 và ghi kết quả qua HP2. Kênh MM2S truyền dữ liệu từ bộ nhớ đến đầu vào bộ tăng tốc; kênh S2MM đưa kết quả từ bộ tăng tốc trở lại bộ nhớ. DMA hoạt động ở chế độ truyền đơn giản, sử dụng địa chỉ 32 bit, đường dữ liệu bộ nhớ 64 bit, luồng vào 8 bit và luồng ra 64 bit [6].



Hình 5. *Sơ đồ tổng quan môi trường điều khiển Jupyter và phân chia ARM (PS) – FPGA (PL) trên PYNQ-Z2.*

Thanh ghi độ dài DMA được cấu hình 16 bit vì đầu ra 17.672 byte vượt giới hạn 16.383 byte của trường 14 bit. Các khối dùng xung nhịp mục tiêu 100 MHz và tín hiệu đặt lại từ Processor System Reset. Cấu hình bo mạch PYNQ-Z2 cung cấp thông số DDR và chân vào/ra. Độ rộng DDR vật lý 16 bit khác

với độ rộng giao tiếp AXI phía bộ nhớ 64 bit. Tệp .bit và .hwh được đặt cùng tên gốc để PYNQ nạp và quản lý thiết kế.

Môi trường triển khai trên PYNQ-Z2 sử dụng Python 3.10.4, kiến trúc ARM 32 bit và thư viện tflite-runtime 2.13.0. Mỗi bộ thực thi mô hình TensorFlow Lite sử dụng một luồng xử lý. Mô hình đầy đủ, mô hình chứa các lớp còn lại và bộ nhớ tensor được khởi tạo một lần trước phép đo; cấu hình FPGA cũng được nạp một lần. Bộ đệm đầu vào chứa 9.216 phần tử INT8 và bộ đệm đầu ra chứa 47 × 47 × 8 phần tử INT8.

2.6. Phương pháp đo và kiểm chứng

Ở phương án ARM, thời gian đo gồm đưa đầu vào vào mô hình, thực thi mạng và sao chép kết quả. Ở phương án ARM-FPGA, thời gian đo bắt đầu từ bước chép dữ liệu vào bộ đệm, đồng bộ bộ nhớ đệm, khởi động DMA và bộ tăng tốc; kết thúc sau khi ARM xử lý các lớp còn lại và lấy kết quả. Đồng hồ thời gian độ phân giải cao time.perf_counter() được sử dụng cho cả hai phương án. Phép đo không bao gồm đọc ảnh, tiền xử lý, nạp cấu hình FPGA và khởi tạo mô hình.

Trước khi đánh giá, hệ thống chạy khởi động bằng năm ảnh để ổn định quá trình thực thi. Trong lượt đánh giá chính, mỗi ảnh kiểm thử được chạy một lần ở mỗi phương án; thứ tự thực thi ARM và ARM-FPGA được đảo luân phiên giữa các ảnh. Chương trình so sánh toàn bộ tensor đầu ra INT8 và lưu nhãn thật, nhãn dự đoán, kết quả so sánh cùng các khoảng thời gian vào tệp CSV. Số 995/995 biểu thị số ảnh có đầu ra của hai phương án giống nhau, khác với số ảnh được phân loại đúng.

Độ chính xác tổng thể là tỷ lệ ảnh dự đoán đúng trong tập kiểm thử. Với từng lớp, precision là tỷ lệ dự đoán đúng trong các ảnh được gán vào lớp đó; recall là tỷ lệ nhận dạng đúng trong các ảnh thực sự thuộc lớp đó. F1 là trung bình điều hòa của precision và recall; macro F1 là trung bình F1 của bốn lớp, không tính trọng số theo số ảnh. Hệ số tăng tốc được tính bằng tỷ số thời gian trung vị của ARM và ARM-FPGA. Tỷ số tổng thời gian được tính bổ sung để đối chiếu.

3. Kết quả và bàn luận

3.1. Kết quả kiểm chứng phần cứng

Kết quả C Simulation cho thấy bộ tăng tốc Conv1 + ReLU + MaxPool1 xử lý chính xác 2.209 vector đầu ra, tương ứng 17.672 giá trị INT8, với số sai khác bằng 0 so với chương trình tham chiếu trên CPU. Mô phỏng C/RTL Co-Simulation cũng đạt yêu cầu, ghi nhận độ trễ khoảng 9.228 chu kỳ. Các kết quả này xác nhận tính nhất quán giữa thuật toán C/C++ và phần cứng RTL được tổng hợp trong phạm vi testbench.

Bảng 3. *Kết quả tổng hợp và triển khai phần cứng*

Giai đoạn	Chỉ tiêu	Kết quả
C Simulation	Sai khác với CPU Reference	0
C/RTL Co-Simulation	Độ trễ mô phỏng	9.228 chu kỳ
HLS	Chu kỳ mục tiêu / ước lượng	10 ns / 6,955 ns
HLS	Độ trễ toàn khối	9.230 chu kỳ; 92,3 µs
HLS	II vòng đọc 9.216 pixel	1
HLS	LUT / FF / BRAM_18K / DSP	5.487 / 4.856 / 6 / 58
Vivado sau tổng hợp	LUT / FF / BRAM tile / DSP	4.405 / 4.484 / 6 / 62
Vivado sau bố trí	LUT / FF / BRAM tile / DSP	4.102 / 4.477 / 6 / 62
Vivado sau định tuyến	WNS / WHS	+1,355 ns / +0,047 ns
Vivado sau định tuyến	TNS / THS	0 ns / 0 ns

Bảng 3 phân biệt kết quả HLS với các giai đoạn Vivado. Sau tổng hợp, thiết kế dùng 4.405 LUT (8,28%), 4.484 FF (4,21%), 6 BRAM tile (4,29%) và 62 DSP (28,18%), thống nhất với slide. Sau bố trí, LUT và FF còn 4.102 và 4.477. HLS thống kê riêng khối Conv1 với 5.487 LUT; báo cáo tổng thể ghi 5.493 LUT. BRAM_18K của HLS và BRAM tile của Vivado khác đơn vị. LUT là bảng tra logic, FF là phần tử nhớ một bit, BRAM là bộ nhớ trên chip và DSP là khối tính toán số chuyên dụng.

Kết quả HLS cho thấy vòng đọc dữ liệu đạt Pipeline II = 1, cho phép bắt đầu xử lý một pixel mới sau mỗi chu kỳ Clock. Độ trễ toàn khối được ước lượng khoảng 92,3 µs tại tần số 100 MHz. Tuy nhiên, đây chỉ là thời gian tính toán ước lượng của IP, chưa bao gồm chi phí truyền dữ liệu AXI DMA và điều khiển từ ARM, do đó không đại diện cho độ trễ suy luận thực tế của toàn hệ thống.

Sau định tuyến, biên thời gian thiết lập nhỏ nhất WNS đạt +1,355 ns và biên thời gian giữ nhỏ nhất WHS đạt +0,047 ns. TNS = THS = 0 ns và số điểm kết thúc vi phạm bằng 0 cho thấy thiết kế đáp ứng các ràng buộc thời gian đã khai báo ở mục tiêu 100 MHz. Tệp cấu hình FPGA được tạo và sử dụng trên PYNQ-Z2.

3.2. Tương đương đầu ra và độ chính xác

Kết quả đánh giá trên 995 ảnh kiểm thử cho thấy hai cấu hình ARM thuần và ARM-FPGA tạo ra tensor đầu ra INT8 trùng khớp ở cả 995 trường hợp. Cả hai phương án đều phân loại đúng 922 ảnh và sai 73 ảnh, tương ứng Accuracy = 922/995 = 92,66%. Điều này cho thấy việc chuyển khối Conv1 + ReLU + MaxPool1 sang FPGA không làm thay đổi đầu ra cuối cùng và kết quả phân loại so với ARM thuần trong phạm vi tập kiểm thử. Tuy nhiên, 995/995 tensor trùng khớp không đồng nghĩa với việc mô hình phân loại chính xác toàn bộ 995 ảnh.

Chương trình so sánh từng phần tử INT8 ở đầu ra cuối và lưu trạng thái trùng khớp vào CSV. Các vectơ gốc không được lưu để đối chiếu lại. Kết quả vì vậy xác nhận sự trùng khớp trong lượt kiểm thử đã thực hiện, chưa chứng minh mọi tensor trung gian đều giống nhau.

3.3. Phân tích sai số phân loại

Bảng 4 trình bày ma trận nhầm lẫn (confusion matrix) chung của hai cấu hình; hàng là nhãn thật, cột là nhãn dự đoán. Meningioma có số ảnh sai lớn nhất, 39/303 ảnh (12,87%). No tumor có tỷ lệ sai cao hơn, 22/139 ảnh (15,83%), nên cần xem xét cả số lượng và tỷ lệ sai theo lớp.

Bảng 4. *Ma trận nhầm lẫn chung của ARM và ARM-FPGA*

Nhãn thật / Dự đoán	Glioma	Meningioma	No tumor	Pituitary
Glioma	244	7	0	2
Meningioma	17	264	12	10
No tumor	3	13	117	6
Pituitary	1	2	0	297

Các chỉ số Precision, Recall và F1 tính từ ma trận nhầm lẫn được tổng hợp trong Bảng 5.

Bảng 5. *Chỉ số phân loại theo từng lớp của cả hai cấu hình*

Lớp	Precision	Recall	F1	Số ảnh
Glioma	0,9208	0,9644	0,9421	253
Meningioma	0,9231	0,8713	0,8964	303
No tumor	0,9070	0,8417	0,8731	139
Pituitary	0,9429	0,9900	0,9659	300
Macro	0,9234	0,9169	0,9194	995

Kết quả cho thấy lớp *pituitary* đạt Recall cao nhất với 99,00%, trong khi *no_tumor* thấp nhất với 84,17%, tương ứng chỉ nhận diện đúng 117/139 ảnh. Đây là hạn chế đáng chú ý vì mô hình vẫn nhầm lẫn một số ảnh không có khối u sang các nhóm có khối u. Chỉ số Macro F1 đạt 0,9194, được tính bằng trung bình F1 của bốn lớp với trọng số ngang nhau, giúp đánh giá chất lượng phân loại mà không ưu tiên lớp có số lượng ảnh lớn.


Hai cấu hình có cùng chỉ số phân loại vì dự đoán giống nhau trên từng ảnh. Tăng tốc phần đầu mạng giữ nguyên kết quả trong tập kiểm thử, đồng thời vẫn giữ các sai số vốn có của mô hình.

3.4. Hiệu năng suy luận trên PYNQ-Z2

Bảng 6 tổng hợp kết quả trên 995 ảnh: trung vị ARM thuần là 23,644480 ms/ảnh và ARM–FPGA là 17,855397 ms/ảnh. Tỷ số hai trung vị bằng 1,324220, làm tròn thành 1,324 lần. Tỷ số tổng thời gian bằng 1,324107, cho cùng kết quả làm tròn.

Bảng 6. *Thời gian suy luận và hệ số tăng tốc trên tập kiểm thử*

Chỉ tiêu	Kết quả	Phạm vi
ARM thuần	23,644 ms	Trung vị 995 ảnh
FPGA + DMA	1,452 ms	Truyền dữ liệu và điều khiển IP
Các lớp còn lại trên ARM	16,431 ms	Phần mạng sau Pool1
ARM-FPGA	17,855 ms	FPGA + DMA và các lớp còn lại
Hệ số tăng tốc	1,324×	Tỷ số hai trung vị
Thời gian giảm	5,789 ms; 24,48%	So với trung vị ARM




Hình 6. *So sánh thời gian suy luận trung vị của hai cấu hình trên 995 ảnh*

Hình 6 cho thấy thời gian suy luận trung vị giảm 5,789 ms/ảnh, tương đương 24,48% so với ARM thuần. Phạm vi đo gồm truyền dữ liệu và suy luận; không bao gồm đọc ảnh, tiền xử lý, nạp FPGA hoặc khởi tạo mô hình, nên chưa đại diện cho toàn bộ thời gian đáp ứng của ứng dụng.

Thời gian trung vị của FPGA kèm DMA là 1,452 ms, lớn hơn mức 92,300 µs do công cụ HLS ước lượng cho tính toán bên trong bộ tăng tốc. Hai giá trị khác phạm vi: thời gian đo thực tế còn gồm truyền dữ liệu, đồng bộ bộ nhớ đệm và điều khiển phần cứng. Các lớp còn lại trên ARM chiếm phần lớn thời gian của phương án kết hợp. Vì vậy, tối ưu tiếp cần xem xét cả phần mạng chạy trên ARM và chi phí giao tiếp.

Tổng hai trung vị thành phần, 1,452 + 16,431 = 17,883 ms, khác trung vị toàn hệ thống ARM-FPGA là 17,855 ms. Sự khác biệt xuất hiện vì trung vị của tổng không nhất thiết bằng tổng các trung vị. Thử nghiệm ban đầu trên một ảnh, với 5 lượt khởi động và 30 lượt đo, đạt hệ số tăng tốc 1,309 lần. Đánh giá trên toàn bộ 995 ảnh đạt 1,324 lần và được sử dụng làm kết quả hiệu năng chính.

3.5. Giới hạn đánh giá và hướng cải thiện



Hình 7. *Minh họa các yếu tố cân nhắc giữa độ chính xác, độ trễ và chi phí tài nguyên khi triển khai CNN.*

Bộ dữ liệu đã loại bỏ các tệp trùng hoàn toàn bằng SHA-256 nhưng chưa xác minh tính độc lập theo bệnh nhân. Recall lớp No tumor còn thấp (84,17%). Edge Impulse ghi nhận độ chính xác kiểm thử INT8 93,07%, cao hơn kết quả trên PYNQ-Z2 0,41 điểm phần trăm; quy trình thay đổi kích thước và xử lý kết quả chưa chắc chắn khác nhau nên chưa đủ bằng chứng quy chênh lệch cho một nguyên nhân.

Mô phỏng C và đối chiếu C/RTL xác nhận thiết kế trong phạm vi testbench. Trên 995 ảnh, hệ thống mới đối chiếu tensor INT8 cuối, chưa kiểm tra trực tiếp sự trùng khớp từng bit (bit-exact) của tensor sau MaxPool1.

Mỗi ảnh được đo một lần ở mỗi cấu hình, chưa có lượt đo lặp độc lập toàn tập hoặc khoảng tin cậy. Nghiên cứu chưa có cấu hình FPGA cơ bản để tách riêng hiệu quả của pipeline và loop unrolling, và chưa đo công suất để kết luận về năng lượng. Hình 7 minh họa các yếu tố cần cân nhắc khi mở rộng bộ tăng tốc.

4. Kết luận

Nghiên cứu đã triển khai hệ thống phân loại ảnh MRI não bằng mạng CNN trên SoC PYNQ-Z2. FPGA thực hiện Conv1, ReLU và MaxPool; ARM thực hiện các lớp còn lại. Trên 995 ảnh kiểm thử, hệ thống đạt độ chính xác 92,66% và macro F1 bằng 0,9194. Kết quả so sánh ghi nhận đầu ra INT8 giống nhau ở 995/995 ảnh. Thời gian suy luận trung vị giảm từ 23,644 ms xuống 17,855 ms, tương ứng tăng tốc 1,324 lần, trong phạm vi đo gồm DMA và các lớp còn lại trên ARM.

Kết quả xác nhận phương án phân chia phần cứng–phần mềm hoạt động trên thiết bị và giữ đầu ra cuối của ARM trong lượt kiểm thử. Hướng phát triển gồm mở rộng tăng tốc Conv2–Conv4 phù hợp tài nguyên FPGA, tối ưu DMA và xử lý đường ống giữa PS–PL, chuẩn hóa tiền xử lý và kiểm chứng trực tiếp tensor Pool1. Các phép đo tiếp theo cần đánh giá lặp, phân vị 95 của độ trễ (P95), thông lượng và dữ liệu độc lập theo bệnh nhân.

Lời cảm ơn

Nhóm tác giả trân trọng cảm ơn TS. Trương Quang Phúc đã hướng dẫn thực hiện đề tài.

Tuyên bố dữ liệu sẵn có

Dữ liệu gốc BRISC được công bố tại nguồn [4]. Mã nguồn, mô hình xuất, notebook và kết quả thực nghiệm của đề tài được lưu trong hồ sơ dự án để phục vụ đối chiếu và tái lập.

Xung đột lợi ích

Các tác giả tuyên bố không có xung đột lợi ích trong bài báo này.

TÀI LIỆU THAM KHẢO

[1] V. Sze, Y.-H. Chen, T.-J. Yang, and J. S. Emer, "Efficient Processing of Deep Neural Networks: A Tutorial and Survey," *Proc. IEEE*, vol. 105, no. 12, pp. 2295-2329, 2017, doi: 10.1109/JPROC.2017.2761740.

[2] B. Jacob et al., "Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference," in *Proc. IEEE/CVF Conf. Computer Vision and Pattern Recognition*, 2018, pp. 2704-2713. [Online]. Available: https://openaccess.thecvf.com/content_cvpr_2018/html/Jacob_Quantization_and_Training_CVPR_2018_paper.html

[3] Y. Umuroglu et al., "FINN: A Framework for Fast, Scalable Binarized Neural Network Inference," arXiv:1612.07119, 2016. [Online]. Available: https://arxiv.org/abs/1612.07119

[4] A. Fateh et al., "BRISC: Annotated Dataset for Brain Tumor Segmentation and Classification," *Scientific Data*, vol. 13, Art. no. 361, 2026, doi: 10.1038/s41597-026-06753-y. Dataset: https://www.kaggle.com/datasets/briscdataset/brisc2025/.

[5] Google, "LiteRT 8-bit quantization specification." Accessed: Oct. 31, 2026. [Online]. Available: https://developers.google.com/edge/litert/conversion/tensorflow/quantization/quantization_spec

[6] PYNQ, "DMA," PYNQ documentation. Accessed: Oct. 31, 2026. [Online]. Available: https://pynq.readthedocs.io/en/latest/pynq_libraries/dma.html

Thông tin nhóm tác giả

Bảng 7. *Danh sách thành viên thực hiện đề tài*

Họ và tên	Mã số sinh viên
Lê Quốc Khánh	24161276
Đặng Quang Được	24161217
Lê Minh Hải	24161225
Nguyễn Mai Trung Dũng	24161206
Nguyễn Hữu Đức	24161221
Lã Phan Ân Kỳ	24161294

Đơn vị: Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh. Giảng viên hướng dẫn: TS. Trương Quang Phúc. Email tác giả liên hệ: khanhlq06@gmail.com.