THUẬT NGỮ DFT / ATPG / SEMICONDUCTOR TESTING

Bảng thuật ngữ tổng hợp về kiểm thử bán dẫn (DFT / ATPG)

Thuật ngữ	Viết đầy đủ	Giải thích ngắn gọn
DFT	Design For Testability	Thiết kế hướng kiểm thử
ATPG	Automatic Test Pattern Generation	Tự động sinh mẫu kiểm thử
Scan Test	Scan-Based Testing	Kỹ thuật kiểm thử dùng scan chain
Scan Chain	Scan Chain	Chuỗi scan nối các flip-flop
Scan Cell	Scan Flip-Flop	Flip-flop hỗ trợ scan
Muxed Scan FF	Multiplexed Scan Flip-Flop	Scan flip-flop dùng mux chọn dữ liệu
SE	Scan Enable	Tín hiệu điều khiển scan mode
SI	Scan Input	Ngõ vào dữ liệu scan
SO	Scan Output	Ngõ ra dữ liệu scan
Shift Mode	Shift Mode	Chế độ dịch dữ liệu scan
Capture Mode	Capture Mode	Chế độ bắt dữ liệu logic
Functional Mode	Functional Operation	Chế độ hoạt động bình thường
Fault Coverage	Fault Coverage	Tỷ lệ lỗi được phát hiện
Fault Model	Fault Model	Mô hình lỗi
SA0	Stuck-At-0 Fault	Lỗi kẹt logic 0
SA1	Stuck-At-1 Fault	Lỗi kẹt logic 1
TF	Transition Fault	Lỗi chuyển trạng thái timing
Bridge Fault	Bridging Fault	Lỗi chập tín hiệu
Open Fault	Open Defect	Lỗi đứt kết nối
Delay Fault	Delay Fault	Lỗi trễ timing
Path Delay Fault	Path Delay Fault	Lỗi trễ trên đường tín hiệu
Fault Activation	Fault Excitation	Kích hoạt lỗi
Fault Propagation	Fault Propagation	Lan truyền ảnh hưởng lỗi
Fault Effect	Fault Effect	Ảnh hưởng logic của lỗi
Fault Masking	Fault Masking	Lỗi bị che khuất
Controllability	Controllability	Khả năng điều khiển node nội bộ
Observability	Observability	Khả năng quan sát node nội bộ
Sensitized Path	Sensitized Path	Đường propagation được mở
Non-Controlling Value	Non-Controlling Logic Value	Giá trị logic không chặn propagation
Reconvergent Fanout	Reconvergent Fanout	Fanout hội tụ lại
CLG	Combinational Logic	Logic tổ hợp
FF	Flip-Flop	Phần tử lưu trạng thái
Scan Shift	Scan Shifting	Dịch dữ liệu scan
Launch Cycle	Launch Cycle	Chu kỳ phát dữ liệu
Capture Cycle	Capture Cycle	Chu kỳ bắt dữ liệu

Thuật ngữ	Viết đầy đủ	Giải thích ngắn gọn
Clock Edge	Clock Edge	Cạnh xung clock
Active Edge	Active Clock Edge	Cạnh clock hoạt động
tcQ	Clock-to-Q Delay	Độ trễ từ clock đến output Q
tPD	Propagation Delay	Độ trễ lan truyền
Testup	Setup Time	Thời gian setup
Thold	Hold Time	Thời gian hold
STA	Static Timing Analysis	Phân tích timing tĩnh
Scan Compression	Scan Compression	Nén dữ liệu scan
EDT	Embedded Deterministic Test	Kỹ thuật scan compression tích hợp
LBIST	Logic Built-In Self-Test	Tự kiểm thử logic tích hợp
MBIST	Memory Built-In Self-Test	Tự kiểm thử bộ nhớ
BISR	Built-In Self-Repair	Tự sửa lỗi bộ nhớ
Boundary Scan	Boundary Scan	Kỹ thuật scan biên
JTAG	Joint Test Action Group	Chuẩn boundary scan IEEE 1149.1

CÁC CỤM TỪ QUAN TRỌNG THƯỜNG DÙNG

- High Fault Coverage – Độ bao phủ lỗi cao
- Manufacturing Defect Detection – Phát hiện lỗi sản xuất
- Structural Testing – Kiểm thử cấu trúc
- Functional Testing – Kiểm thử chức năng
- Parametric Testing – Kiểm thử thông số điện
- Scan-Based Production Testing – Kiểm thử sản xuất dùng scan

- Testability Improvement – Cải thiện khả năng kiểm thử
- Silicon Debug – Debug trên silicon thực
- Shift-and-Capture Operation – Chu trình shift và capture
- Fault Simulation – Mô phỏng lỗi
- Coverage Optimization – Tối ưu fault coverage
- Test Pattern Generation – Sinh test pattern

- Semiconductor Test Flow – Quy trình kiểm thử bán dẫn
- Wafer-to-Test Pipeline – Pipeline từ wafer đến testing
- Production Screening – Sàng lọc sản phẩm
- Test Compression Architecture – Kiến trúc nén test
- Test Access Mechanism – Cơ chế truy cập kiểm thử
- Design-for-Test Insertion – Chèn logic DFT vào thiết kế

- Timing-Aware ATPG – ATPG có xét timing
- Test Program – Chương trình kiểm thử
- Test Vector – Vector kiểm thử
- Pattern Count – Số lượng test patterns
- Coverage Report – Báo cáo fault coverage