TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN KỸ THUẬT MÁY TÍNH

ĐỀ TÀI CUỐI KỲ

CÁC KỸ THUẬT THIẾT KẾ HƯỚNG KIỂM THỬ: PHÂN TÍCH KHẢ NĂNG KIỂM THỬ VÀ THIẾT KẾ DỰA TRÊN SCAN

GVHD: ThS. Nguyễn Văn Thành Lộc

Sinh viên thực hiện:

1. Phạm Triệu Khang Duy - 24161204
2. Nguyễn Hữu Đức - 24161221
3. Lê Quốc Khánh - 24161276
4. Nguyễn Bửu Phúc - 24161356

TP. HỒ CHÍ MINH, 10/2026

DANH SÁCH NHÓM THAM GIA THỰC HIỆN THUYẾT TRÌNH

STT	HỌ VÀ TÊN	MSSV	Nội dung thực hiện	Mức độ hoàn thành
1	Phạm Triệu Khang Duy	24161204	Soạn nội dung thiết kế scan	100%
2	Nguyễn Hữu Đức	24161221	Soạn nội dung phân tích khả năng kiểm thử	100%
3	Lê Quốc Khánh	24161276	Soạn nội dung giới thiệu, nền tảng kiểm thử cấu trúc và mô hình lỗi VLSI	100%
4	Nguyễn Bửu Phúc	24161356	Mô phỏng, kết quả, quay video bài tập minh họa	100%

NỘI DUNG TRÌNH BÀY

1. **Cơ sở kiểm thử**
2. **Phân tích khả năng kiểm thử**
3. **Thiết kế Scan**
4. **Mô phỏng UART TX & đánh giá**

Defect / Fault
Fault Coverage

CC0 / CC1 / CO
SCOAP

Scan Cell
Shift-Capture-Shift-Out

UART TX
36 fault RTL

VLSI ngày càng phức tạp và dễ phát sinh khuyết tật trong chế tạo, làm việc phát hiện lỗi trở nên khó hơn. Do đó, mô hình lỗi, mẫu kiểm thử và các kỹ thuật thiết kế hướng kiểm thử được sử dụng để hỗ trợ phát hiện và đánh giá lỗi. Báo tập trung vào khả năng điều khiển, khả năng quan sát và SCOAP, sau đó trình bày Scan Based Design để tăng khả năng truy cập trạng thái nội bộ. Cuối cùng, hiệu quả được đánh giá qua mô phỏng UART TX ở hai trường hợp No-Scan và Full-Scan

Trọng tâm phần sau: mô phỏng Full-Scan và so sánh thời gian kiểm thử

TESTABILITY PHẢI ĐƯỢC XEM XÉT NGAY TRONG THIẾT KẾ

Khó tiếp cận trạng thái bên trong

Nhiều internal lines của mạch tuần tự khó control và observe từ các chân ngoài.

Defect xuất phát từ chế tạo

Process variations và manufacturing imperfections có thể gây bridging, open hoặc via lỗi.

DFT xử lý vấn đề từ sớm


Testability Analysis xác định vùng khó kiểm thử trước khi bổ sung kỹ thuật DFT.

MỤC TIÊU

Định lượng khả năng kiểm thử → cải thiện bằng test point / scan → kiểm chứng bằng mô phỏng fault

[1] Wang et al., 2006, pp. 8–10, 29–31.

DEFECT → FAULT → ERROR → FAILURE



Bảng 2.1. Phân biệt Defect, Fault, Error và Failure

Khái niệm	Ý nghĩa	Vai trò
Defect	Khuyết tật vật lý trong quá trình chế tạo	Có thể tạo ra fault
Fault	Biểu diễn của defect làm mạch sai hành vi yêu cầu	Có thể gây error
Error	Tín hiệu hoặc trạng thái sai do mạch có fault tạo ra	Có thể gây ra failure
Failure	Mạch hoặc hệ thống lệch khỏi hành vi quy định	Biểu hiện sai hỏng ở mức chức năng

Fault model là cầu nối để test generation và fault simulation xử lý sai hỏng bằng mô hình tính toán.

TỪ FAULT MODEL ĐẾN FAULT COVERAGE

Exhaustive testing

Số pattern tăng theo lũy thừa số ngõ vào; không thực tế khi mạch lớn.

Structural testing

Chọn test pattern theo cấu trúc mạch và fault model.

Do số dạng khuyết tật vật lý rất lớn, việc mô phỏng từng defect là không thực tế. Vì vậy, mô hình lỗi được dùng để đơn giản hóa sai hỏng và hỗ trợ sinh mẫu, mô phỏng kiểm thử. Các mô hình phổ biến gồm Stuck-at, Transition và Path-Delay Fault. Trong Structural Testing, mẫu kiểm thử được xây dựng dựa trên cấu trúc mạch và mô hình lỗi. So với kiểm thử toàn diện phải xét 2 mũ n tổ hợp với n ngõ vào, phương pháp này giúp giảm số mẫu mà vẫn đánh giá được khả năng phát hiện lỗi. Khả năng này được thể hiện qua Fault Coverage (FC).

Bảng 2.2. Stuck-at, Transition và Path Delay

Tiêu chí	Stuck-at	Transition	Path Delay
Đối tượng	Đường tín hiệu	Node hoặc gate	Đường truyền
Biểu hiện	Kẹt ở 0 hoặc 1	Chuyển mức quá chậm	Thời gian truyền tín hiệu quá lớn
Số vector	Một vector	Hai vector có thứ tự	Hai vector có thứ tự
Kiểm tra	Tốc độ thấp	Tốc độ hoạt động thực tế	Tốc độ hoạt động thực tế

Fault Coverage

$$\mathrm{FC} = \frac{N_{\mathrm{detected}}}{N_{\mathrm{total}}} \times 100\%$$

trong đó, $Ndetected$ là số lỗi phát hiện được và $Ntotal$ là tổng số lỗi được xét. FC cao chỉ phản ánh hiệu quả kiểm thử trong phạm vi mô hình lỗi đã chọn; một số lỗi vẫn có thể không phát hiện được

Lưu ý: có thể tồn tại undetectable fault - không có test phân biệt mạch tốt và mạch lỗi.

Testability Analysis


CONTROLLABILITY VÀ OBSERVABILITY QUYẾT ĐỊNH TESTABILITY

Testability *(khả năng kiểm thử)* phản ánh mức độ dễ hay khó khi kiểm tra một mạch logic

Testability Analysis đánh giá khả năng điều khiển và quan sát các node trong mạch, từ đó phát hiện vùng khó kiểm thử và hỗ trợ tối ưu quá trình tạo mẫu kiểm tra.

Controllability

Độ khó thiết lập node nội bộ về logic 0 hoặc 1 từ PI.
Ví dụ AND: Y = A.B
Để Y = 1 cần A = B = 1.
Để Y = 0 chỉ cần 1 ngõ vào = 0



Observability

Độ khó truyền giá trị / fault effect từ node đến PO.
Với cổng AND $Y = A.B$, muốn quan sát A tại Y thì B phải bằng 1; nếu B = 0, thay đổi tại A bị che.

CONTROLLABILITY GẮN VỚI KÍCH HOẠT FAULT, CÒN OBSERVABILITY GẮN VỚI QUAN SÁT FAULT EFFECT

SCOAP

Bảng 3.1. Ý nghĩa các đại lượng SCOAP

Đại lượng	Ý nghĩa	Cách hiểu
CC0(s)	0-controllability	Độ khó đưa s về 0
CC1(s)	1-controllability	Độ khó đưa s về 1
CO(s)	Observability	Độ khó quan sát s tại PO

Điều kiện biên

CC0(PI) = CC1(PI) = 1

CO(PO) = 0

Giá trị CC0, CC1 hoặc CO càng lớn → node càng khó test và khó quan sát

Controllability: PI → PO | Observability: PO → PI

Controllability: PI → PO | Observability: PO → PI

Bảng 3.2: Quy tắc SCOAP rút gọn cho các cổng cơ bản

Cổng	CC0(Y)	CC1(Y)	CO của ngõ vào A
AND	$\min(CC0_i) + 1$	$\sum CC1_i + 1$	$CO(Y) +$ $\sum CC1$(các ngõ còn lại) + 1
OR	$\sum CC0_i + 1$	$\min(CC1_i) + 1$	$CO(Y) +$ $\sum CC0$(các ngõ còn lại) + 1
NOT	$CC1(A) + 1$	$CC0(A) + 1$	$CO(Y) + 1$

GIÁ TRỊ +1 TRONG CÔNG THỨC BIỂU DIỄN VIỆC TÍN HIỆU ĐI QUA THÊM MỘT CẤP CỔNG LOGIC.

VÍ DỤ SCOAP CHỈ RA NODE KHÓ TEST

$$X = A \cdot B, \qquad Y = X + C$$

Giá trị tại PI / PO

CC0 = CC1 = 1
CO(Y) = 0

Đại lượng	Kết quả
CC0(X)	2
CC1(X)	3
CC0(Y)	4
CC1(Y)	2
CO(X)	2
CO(A) = CO(B)	4

Kết luận 1


Y khó điều khiển về 0 hơn về 1 vì CC0(Y) > CC1(Y).

Kết luận 2

A và B khó quan sát hơn X vì CO(A) = CO(B) = 4 > CO(X).

SCOAP giúp xác định node khó test và giải thích nguyên nhân.


AD HOC DFT: CHÈN ĐIỂM QUAN SÁT VÀ ĐIỀU KHIỂN



■ FIGURE 2.5

Observation point insertion.

Hình 3.1: Cải thiện Observability tại node nội bộ



■ FIGURE 2.6

Control point insertion.

Hình 3.2. Minh họa cải thiện controllability tại node nội bộ


Observation point

- Các node khó quan sát A, B, C được nối tới các Observation Point (OP).
- SE = 0: giá trị tại node được chốt vào flip-flop theo xung ck.
- SE = 1: các observation point được nối thành một thanh ghi dịch dữ liệu được dịch ra qua OP_output.
- → Giúp quan sát các node nội bộ dễ hơn, tăng observability của mạch.

Control point

- Các node khó điều khiển A, B, C được bổ sung MUX + flip-flop.
- TM = 0: mạch hoạt động bình thường, giữ nguyên chức năng gốc.
- TM = 1: MUX chọn dữ liệu từ flip-flop của control point; dữ liệu kiểm thử từ CP_input được dùng để đặt trạng thái node.
- → Giúp điều khiển node nội bộ dễ hơn, tăng controllability.
- Lưu ý: MUX có thể làm tăng độ trễ nên tránh đặt trên đường tới hạn.

MUXED-D SCAN CELL TẠO HAI CHẾ ĐỘ HOẠT ĐỘNG



Hình 4.1. Muxed-DScan Cell

Normal / Capture mode


SE = 0 → chọn DI → D-FF nhận dữ liệu chức năng

Shift mode

SE = 1 → chọn SI → các Scan Cell nối tiếp thành Scan Chain

Mục tiêu: tăng khả năng điều khiển và quan sát trạng thái bên trong.

FULL-SCAN TĂNG KHẢ NĂNG TRUY CẬP TRẠNG THÁI




Hình 4.2. Cấu trúc Muxed-D Full-Scan

Bảng 4.1. So sánh Partial Scan và Random-Access Scan

Tiêu chí	Partial Scan	Random-Access Scan
Phần tử quét	Một tập con FF	Phần lớn / toàn bộ FF
Truy cập	Dịch nối tiếp	Đọc/ghi theo địa chỉ
ATPG	Sequential ATPG phức tạp hơn	Mô hình hóa đơn giản hơn
Chi phí	Thấp hơn Full-Scan	Routing / decoder cao hơn

Full-Scan thay toàn bộ FF bằng Scan Cell → PPI/PPO được điều khiển và quan sát trực tiếp.

SHIFT → CAPTURE → SHIFT-OUT



Hình 4.3. Giản đồ các giai đoạn trong quy trình kiểm thử Muxed-D Full-Scan

1 Shift

SE=1; nạp vector qua SI

2 Capture


SE=0; logic thực thi và chụp response

3 Shift-Out

SE=1; dịch response ra SO

Ghi chú: Shift-Out mẫu trước có thể chồng với Shift-In mẫu kế tiếp.

QUY TẮC CỦA SCAN DESIGN VÀ LUỒNG TRIỂN KHAI RÕ RÀNG



Hình 4.4.Scan Design Flow

Các cấu trúc cần kiểm soát


- Tristate / bidirectional xung đột
- Gated / derived clock không kiểm soát
- Combinational feedback
- Asynchronous set/reset trong shift/test

Luồng tổng quát


Scan DRC & Repair → Scan Synthesis → Scan Extraction → Scan Verification

Đánh đổi: thêm cell, pin/routing và có thể ảnh hưởng timing.

UART TX ĐƯỢC XÂY DỰNG Ở HAI PHIÊN BẢN NO-SCAN VÀ FULL-SCAN



Hình 5.1. Sơ đồ khối UART TX không Scan



Hình 5.2. Sơ đồ khối UART TX Full-Scan

10 ns	8N1	18 bit	18	16
Clock mô phỏng	1 start + 8 data + 1 stop	8 + 3 + 4 + 2 +1 trạng thái	Muxed-D scan cells	CLKS_PER_BIT

FSM chức năng: IDLE → START → DATA → STOP

KỊCH BẢN KIỂM THỬ DÙNG CÙNG 36 STUCK-AT FAULT RTL

Bảng 5.1. Phạm vi kiểm thử lỗi

Nội dung	No-Scan	Full-Scan
Thiết lập	Cấp byte chức năng	Shift-in → capture
Mẫu kiểm thử	0x00, 0xFF, 0xA5, 0x5A	P0–P3
Số fault	36 stuck-at fault RTL	36 stuck-at fault RTL
Cổng quan sát	uart_tx, tx_ready	scan_out
Thước đo	Tổng clock bộ bốn mẫu	Tổng clock bộ bốn mẫu


Điều kiện phát hiện

Ít nhất một mẫu tạo sai khác xác định so với mạch không lỗi.

Không tính phát hiện

Giá trị X/Z không được tính là phát hiện hợp lệ.


KHI TẮT SCAN, HAI PHIÊN BẢN GIỮ NGUYÊN CHỨC NĂNG UART



Hình 5.3. Waveform truyền byte 53 (01010011) khi tắt scan

- Truyền LSB trước: 1–1–0–0–1–0–1–0
- uart_tx_ref trùng uart_tx_scan_out
- tx_ready_ref và tx_ready_scan chuyển mức đồng thời
- Bộ đếm lỗi bằng 0

PATTERN P0: SHIFT-IN → CAPTURE → SHIFT-OUT THÀNH CÔNG




uart_tx = 0
state = START = 2'b01
clk_count = 4'h5 = 4'b0101
bit_index = 3'h0 = 3'b000
data_reg = 8'hA5

scan_q = 18'h0A8A5
= 18'b001010100010100101

Hình 5.4. Quá trình dịch pattern P0 vào chuỗi scan 18 bit

{uart_tx, state, clk_count, bit_index, data_reg}

PATTERN P0: SHIFT-IN → CAPTURE → SHIFT-OUT THÀNH CÔNG



Hình 5.5. Capture và dịch đáp ứng P0 ra khỏi chuỗi scan

FULL-SCAN GIẢM 79,2% THỜI GIAN ÁP DỤNG BỘ MẪU

```
=== FUNCTIONAL SUMMARY ===
Patterns = 4: 00 FF A5 5A
Cycles/pattern = 197
Pattern-set cycles = 788
Pattern-set time = 7880 ns
Detected union = 36/36
Selected RTL coverage = 100.00%
Errors = 0
First_offset=-999 means not detected.
PASS: campaign completed; coverage reported separately.
```

Hình 5.6. Kết quả không sử dụng scan

```
=== FULL-SCAN SUMMARY ===
Patterns = 4: P0 P1 P2 P3
Cycles/pattern = 41
Breakdown: reset=3 wait=1 load=18 capture=1 unload=18
Pattern-set cycles = 164
Pattern-set time = 1640 ns
Detected union = 36/36
Selected RTL coverage = 100.00%
Errors = 0
PASS: campaign completed; coverage reported separately.
```

Hình 5.7. Kết quả Full-Scan

Coverage bằng nhau - lợi ích nằm ở thời gian và khả năng truy cập trạng thái.

Bảng 5.2. Tổng hợp kết quả kiểm thử UART TX

Tiêu chí	No-Scan	Full-Scan
Fault phát hiện	36/36	36/36
Coverage	100%	100%
Chu kỳ / mẫu	197	41
Tổng chu kỳ	788	164
Thời gian	7880 ns	1640 ns

624
Chu kỳ giảm

79,2%

41
Chu kỳ / mẫuFull-Scan

3reset +1chờ + 18 shift-in +1capture +18 shift-out = 41chu kỳ

Phúc

DFT/SCAN CẢI THIỆN KHẢ NĂNG KIỂM THỬ NHƯNG KHÔNG LOẠI BỎ MỌI GIỚI HẠN

SCOAP chọn nơi cần cải thiện

Xác định node khó điều khiển quan sát để định hướng test point hoặc scan.

Faultsimulation kiểm chứng

Testability metric và Fault Coverage phải được đánh giá riêng.

Full-Scan tăng truy cập

Cho phép shift-in, capture, shift-out và truy cập trạng thái nội bộ trực tiếp.

GIỚI HẠN CỦA ĐỀ TÀI

- Coverage 100% chỉ cho 36 stuck-at fault RTL đã chọn
- Chưa bao quát fault mức cổng và lỗi đường scan
- Clock 10 ns chưa chứng minh phát hiện transition/path-delay
- Chi phí diện tích và hiệu năng chưa được định lượng bằng synthesis/timing

KẾT LUẬN - Q&A

01
SCOAP xác định node khó test và hỗ trợ chọn giải pháp DFT.

02
Scan Cell và Scan Chain tạo đường truy cập trạng thái nội bộ.

03
Full-Scan giảm thời gian bộ mẫu 79,2% trong kịch bản khảo sát.

HƯỚNG PHÁT TRIỂN

- Faultmức cổng và lỗi đường scan
- At-speed vớitransition / path-delay
- Synthesis / timing để định lượng chi phí

TÀI LIỆU THAM KHẢO

[1] L.-T. Wang, C.-W. Wu, and X. Wen, eds., VLSI Test Principles and Architectures: Design for Testability. Morgan Kaufmann, 2006.
[2] K.-T. Cheng and V. D. Agrawal, “A Partial Scan Method for Sequential Circuits with Feedback,” IEEE Trans. Computers, 1990.
[3] B. Cheung and L.-T. Wang, “The Seven Deadly Sins of Scan-Based Designs,” Integrated System Design, 1996.
[4] E. Peña and M. G. Legaspi, “UART: A Hardware Communication Protocol - Understanding Universal Asynchronous Receiver/Transmitter,” Analog Dialogue, 2020.

CẢM ƠN THẦY VÀ CÁC BẠN - Q&A