Лабораторная работа №2	Б10	2022
Моделирование схем в Verilog	Хорохорин Андрей Сергеевич	

Цель работы

Построение кэша и моделирование системы «процессов-кэш память» на языке описания Verilog.

Инструментарий

- Компилятор Icarus Verilog version 11.0 (stable)
- SystemVerilog стандарта IEEE1800-2012
- Лучший текстовый редактор Vim с использованием языкового сервера для SystemVerilog
- gtkwave как средство для просмотра . vcd файлов
- LATEX с расширением XeLaTeX для написания отчёта

Задача

Имеется следующее определение глобальных переменных и функций:

```
#define M 64
    #define N 60
    #define K 32
    int8 a[M][K];
    int16 b[K][N];
    int32 c[M][N];
   void mmul() {
     int8 *pa = a;
int32 *pc = c;
10
     for (int y = 0; y < M; y++) {</pre>
      for (int x = 0; x < N; x++) {
12
          int16 *pb = b;
13
          int32 s = 0;
          for (int k = 0; k < K; k++) {
15
            s += pa[k] * pb[x];
16
          - pa[
pb += N;
}
17
18
19
          pc[x] = s;
20
         pa += K;
21
         pc += N;
23
```

• Сложение, инициализация переменных и переход на новую итерацию цикла, выход из функции занимают 1 такт. Умножение – 5 тактов. Обращение к памяти вида pc [x] считается за одну команду.

- Массивы последовательно хранятся в памяти, и первый из них начинается с 0.
- Все локальные переменные лежат в регистрах процессора.
- По моделируемой шине происходит только обмен данными (не командами).

Необходимо определить процент попаданий (число попаданий к общему числу обращений) для кэша и общее время (в тактах), затраченное на выполнение этой функции.

Вычисление недостающих параметров системы

Вычисление размера областей памяти

Везде далее будет считаться, что байт = 8 бит. Для начала выпишем все параметры кэша и памяти, которые были даны в условии:

- **CACHE WAY** 2
- CACHE TAG SIZE $10~{\rm бит}$
- **CACHE_LINE_SIZE** 16 байт
- **CACHE_LINE_COUNT** 64 линии
- **мем_size** 512 Кбайт

Так как всего в нашем распоряжении **CACHE_LINE_COUNT**(64) линии, каждая по **CACHE_LINE_SIZE**(16 байт), то из них легко вычисляется общий объём полезных данных, хранимых нашим кэшом.

САСНЕ_SIZE
$$= 64 \cdot 16$$
 байт $= 1024$ байт $= 1$ Кбайт

Исходя из того, что всего необходимо проиндексировать 512 Кбайт памяти:

$$extbf{CACHE_ADDR_SIZE} = \lfloor \log_2(512 \cdot 2^{10}) \rfloor = 19 \ ext{бит}$$

Исходя из того, что всего у нас **CACHE_LINE_COUNT**(64) линий и все их нам необходимо разбить в блоки размера **CACHE_WAY**(2), то количество блоков

CACHE_SETS_COUNT =
$$64/2 = 32$$

Для индексации внутри каждого блока будет использоваться **CACHE_OFFSET_SIZE**, поэтому его размер зависит непосредственно от размера блока **CACHE_LINE_SIZE**(16 байт)

CACHE_OFFSET_SIZE
$$=\log_2 16 = 4$$
 бит

Осталось посчитать размер индекса в наборе кэш-линий **CACHE_SET_SIZE**, он должен индексировать все блоки, которые мы имеем, а их количество нам известно **CACHE SETS COUNT**(32).

САСНЕ_SET_SIZE =
$$\log_2(32) = 5$$
 бит

Заметим, что тег адреса, номер блока и сдвиг внутри блока должен однозначно задавать адрес ячейки в оперативной памяти, поэтому можно ещё раз проверить верность расчётов, проверив следующее равенство:

$$\label{eq:cache_set_sz} \begin{split} \textbf{CACHE_TAG_SZ} + \textbf{CACHE_SET_SZ} + \textbf{CACHE_OFFSET_SZ} &= \textbf{CACHE_ADDR_SZ} \\ 10 + 5 + 4 &= 19 \end{split}$$

Видим, что всё в порядке — равенство верно.

Подводя итог, ниже перечислим все необходимые параметры системы:

- **MEM_SIZE** 512 Кбайт
- **CACHE_SIZE** 1 Кбайт
- **CACHE LINE SIZE** 16 байт
- **CACHE LINE COUNT** 64 линии
- CACHE_WAY 2
- **CACHE SETS COUNT** 32 блока
- CACHE TAG SIZE $10~{\rm бит}$
- **CACHE_SET_SIZE** 5 бит
- CACHE_OFFSET_SIZE 4 бит
- **CACHE_ADDR_SIZE** 19 бит

Вычисление размерности шин

Начнём с вычисления размера шины адреса между CPU и Cache. В нашей системе обмен данными по этой шине происходит за два такта. За первый необходимо успеть передать данные о теге и о номере блока, а за второй — offset внутри блока. Больше ни для чего эта шина не используется, а значит её размер можно сделать следующим:

addr1_bus_sz =
$$\max(\text{cache_tag_sz} + \text{cache_set_sz}, \text{cache_offset_sz})$$
 addr1_bus_sz = $\max(10+5,4) = 15 \text{ but}$

По шине A2 кэш передаёт интересующий его адрес памяти в контроллер памяти, причём часть адреса offset не передаётся, так как в нашем кэше мы делаем адреса начала кэш линий кратными их размеру. Так как данная шина ни для чего больше не используется, то её размер вычисляется следующем образом:

ADDR2_BUS_SZ = CACHE_TAG_SZ + CACHE_SET_SZ =
$$10 + 5 = 15$$
 бит

Вычисление размерностей шин команд это тривиальная задача, но для неё нам потребуется вспомнить, какие вообще команды(сигналы) могут передаваться по этим шинам.

Cpu → Cache	Cpu ← Cache
0 — C1_NOP	0 — C1_NOP
1 — C1_READ8	7— C1_RESPONSE
2 — C1_READ16	
3 — C1_READ32	
4 — C1_INVALIDATE_LINE	
5 — C1_WRITE8	
6 — C1_WRITE16	
7 — C1_WRITE32	
Cache → Mem	Cache ← Mem
0 — C2_NOP	0 — C2_NOP
2 — C2_READ_LINE	1 — C2_RESPONSE
3 — C2_WRITE_LINE	

Из таблицы хорошо видно, что для передачи необходимых сигналов между Сри и Cache достаточно 3 бит за такт, а для Cache и Mem - 2 бита за такт. Таким образом, имеем:

$$\mathtt{CTR1_BUS_SZ} = 3 \, \mathsf{бит}$$
 $\mathtt{CTR2_BUS_SZ} = 2 \, \mathsf{бит}$

Аналитическое решение задачи

Попытаемся решить задачу аналитически. Для начала немного более строго сформулировать приведённую в задании систему. Далее будет считаться, что ни процессор ни кэш не обладают ни асинхронностью ни параллельностью. То есть когда процессор отправляет запрос кэшу, он только ждёт ответа и ничего не вычисляет. То же самое относится и к записи. Помимо этого, в ситуации, когда кэш ждёт ответа от памяти, он сначала примет все данные от памяти и только потом начнёт взаимодействие с процессором. То есть никогда не возникает ситуации, что кэш одновременно общается по шине и с процессором и с памятью. В ситуации, когда кэш сообщает памяти новые кэш линии он не ждёт никакого ответа от памяти. Кроме того, в конце выполнения не обязательно все кэш линии будут совпадать с памятью, в подсчёте времени работы не будет закладываться время на то, чтобы полностью синхронизировать кэш и память с точки зрения того, чтобы ни оказалось ни одной кэш линии с параметром dirty=1.

Для того, чтобы упростить себе задачу давайте разделим все такты на два вида: когда процессор просто ждёт ответа кэша и когда процессор что-то вычисляет. Подсчитывать количество попаданий/промахов вручную мне показалось сложным, поэтому был написан следующий код, который симулирует работу кэша по модулю того, что явно не хранит полезные данные и, соответственно, не возвращает их на запрос.

Тип Word используется для указания количества байт, используемых при Read/Write запросах. Класс CacheLine тоже ничего умного не делает, это просто удобный контейнер, представляющий собой кэш-линию, без хранящихся в ней данных.

```
typedef unsigned long long Addr;
enum Word { WORD=8, DWORD=16, QWORD=32 };

struct CacheLine {
    const int size;
    bool valid = 0;
    bool dirty = 0;
    Addr tag = -1;
    int last_call = 0;
    CacheLine& operator = (CacheLine oth) {
        assert(size == oth.size);
        tie(valid, dirty, tag, last_call) = tie(oth.valid, oth.dirty, oth.tag, oth.last_call);
        return *this;
    }
};
```

Ниже описан класс, представляющий собой один блок(set) из кэш-линий. Функции read и write условно эмулируют операцию нашей модели кэша, при этом read ещё возвращает есть ли запрашиваемый адрес в блоке или нет. Наверное, самой интересной функцией является find_LRO, которая ищет кандидата на вытеснение из кэша по следующей логике: если есть свободная линия(valid=0), то вытесняем её, иначе вытесняется линия, к которой условное время последнего запроса было минимальным. За условное время запроса берётся просто количество запросов совершенных до этого. Помимо этого, в классе вычисляется количество вытесняемый кэш линий, которые необходимо записать в память. Эта информация пригодится для работы других классов.

```
struct CacheSet {
private:
```

```
vector<CacheLine> lines;
   const int line_size;
   int total mem pushes = 0;
public:
   CacheSet(int way, int line size) : line size(line size) {
       lines = vector<CacheLine>(way, CacheLine{line size});
   bool exists(Addr tag) {
       return find_by_tag(tag) != lines.end();
    void read(Addr tag, int call) {
       auto it = find by tag(tag);
       if (it != lines.end()) {
           it->last call = call;
       } else {
           *(find_LRO()) = CacheLine {line_size, 1, 0, tag, call};
    }
    void write(Addr tag, int call) {
        auto it = find_by_tag(tag);
        if (it != lines.end()) {
           it->last_call = call;
           it->dirty = 1;
        } else {
           total mem pushes += find LRO()->dirty;
           *(find LRO()) = CacheLine {line size, 1, 1, tag, call};
   }
    int getMemPushes() const {
        return total_mem_pushes;
private:
   vector<CacheLine>::iterator find by tag(Addr tag) {
      return find_if(lines.begin(), lines.end(), [&] (const CacheLine& line) {
               return line.valid && line.tag == tag;
           }
       );
    vector<CacheLine>::iterator find LRO() {
       return min element (lines.begin (), lines.end (), [] (const CacheLine & a, const CacheLine & b) {
          return tie(a.valid, a.last_call) < tie(b.valid, b.last_call);</pre>
   }
};
```

Теперь можно перейти к самому сложному классу — Cache. Он занимается тем, что принимает запрос к памяти, определяет в каком он блоке выполняет его уже на уровне блока. Но помимо этого он считает интересную нам статистику — количество попаданий в кэш, количество промахов и прогнозируемое общее время работы данных операций на реальном кэше. Ещё он считает количество совершённых обращений к памяти в переменной calls, чтобы обеспечивать каждый запрос корректным условным временем.

Стоит отдельно объяснить почему время считается именно таким образом. В условии задания написано, что, в случае попадания, первый такт ответа кэша происходит через 6 тактов после первого такта запроса. Это значит, что если данные были переданы за один такт, то на седьмой такт процессор продолжит исполнять команды, получив ответ на запрос, который он послал ещё на первом такте. Итого на одном запросе процессор простаивает 7 тактов. Но данные от кэша могут передаваться не один такт, поэтому была сделана внутренняя функция transfer_lag, которая по порции данных определяет сколько она будет передаваться. Так как обе шины данных в нашей

системе имеют одинаковую пропускную способность, эта функция используется для аналогичных расчётов при передаче данных от памяти к кэшу.

В случае, когда на кэш поступает запрос записи всё происходит аналогично чтению за исключением одного момента: передачи данных от кэша к процессору не происходит, передаётся только команда-флаг, что всё отработало, но это всё равно занимает один дополнительный такт.

Помимо всего вышеперечисленного, необходимо помнить, что когда мы вытесняем из кэша линию, которая помечена dirty=1, то необходимо послать дополнительный запрос к памяти, эта поправка вычисляется непосредственно в методе get_time, используя насчитанные значения в каждой из CacheLine.

Также есть «волшебная» функция split_addr, в которой происходит много битовых операций, чтобы просто разбить адрес части на tag, set, offset.

```
struct Cache {
private:
   const int sets cnt;
   const int way;
   const int line_size; // byte
const int data_bus_size; // bits
                               // byte
   const int mem_size;
   int total hits = 0;
   int total_misses = 0;
    int total time = 0;
    int calls = 0:
    vector<CacheSet> sets;
    struct InnerAddr {
       Addr tag, set, offset;
   Cache(int sets_cnt, int way, int line_size, int data_bus_size, int mem_size) :
                                                                                                                \supset
       sets_cnt(sets_cnt), way(way), line_size(line_size), data_bus_size(data_bus_size),
  mem size(mem size) {
        sets = vector<CacheSet>(sets_cnt, CacheSet(way, line_size));
    void read(Word word, Addr addr) {
        auto [tag, set, offset] = split addr(addr);
        if (sets[set].exists(tag)) {
            total hits++;
            total time += 6; // Cache lag
            total_time += transfer_lag(word) + 1; // Cache -> Cpu
            total misses++;
            total_time += 4 + 100; // Cache + Mem lag
total_time += transfer_lag(WORD * line_size) + 1; // Mem -> Cache
            total time += transfer lag(word); // Cache -> Cpu
                                               // 114-115
        sets[set].read(tag, calls);
    void write(Word word, Addr addr) {
        calls++;
        auto [tag, set, offset] = split addr(addr);
        if (sets[set].exists(tag)) {
            total hits++;
            total_time += 6; // Cache lag
            total time += 1; // Cache->Cpu response
            total_misses++;
            total_time += 4 + 100;
                                                            // Cache + Mem lag
            total time += transfer lag(WORD * line size); // Mem -> Cache
            total_time += 1; // Cache->Cpu response
        sets[set].write(tag, calls);
```

```
int get_hits() const {
        return total hits;
    int get misses() const {
        return total misses;
    int get_time() const {
        int total pushes = accumulate(sets.begin(), sets.end(), 0,
            [] (int acc, const CacheSet& el) {
               return acc + el.getMemPushes();
        ):
        return total time + total pushes * (100 + 1);
private:
    InnerAddr split addr(Addr addr) const {
            (addr & ((mem size - 1) & \sim(sets cnt * line size - 1))) / (sets cnt * line size),
            (addr & (sets_cnt - 1) * line_size) / line_size ,
            addr & (line size - 1)
        };
    }
    int transfer lag(int data) const {
        return (data + data_bus_size - 1) / data_bus size;
};
```

Теперь давайте направим всё реализованное нами «чудо» на решение задачи. Код ниже не симулирует пример из задачи полностью, а лишь обращается с запросами чтения/записи к тем же адресам, но для анализа времени работы кэша это и требуется. Класс PseudoAllocator просто помогает симулировать последовательное выделение памяти для массивов, возвращая адреса начала каждого из них.

```
struct PseudoAllocator {
   Addr last_allocated_addr = 0;
    Addr allocate(int n, int m, int elem sz) {
        int res = last allocated addr;
       last allocated addr += n * m * elem sz;
       return res;
};
int main() {
   // 512Kb == [0x00000...0x7ffff]
    Cache cache (32, 2, 16, 16, 512 * 1024);
   PseudoAllocator alloc;
   const int M = 64;
   const int N = 60;
    const int K = 32;
   int8_t* a = (int8_t*) alloc.allocate(M, K, sizeof(int8_t)); // a[M][K];
    int16_t* b = (int16_t*)alloc.allocate(K, N, sizeof(int16_t)); // b[K][N];
   int32 t* c = (int32 t*)alloc.allocate(M, N, sizeof(int32 t)); // c[M][N];
    for (int y = 0; y < M; y++) {</pre>
       for (int x = 0; x < N; x++) {</pre>
            int16_t* pb = b;
            for (int k = 0; k < K; k++) {
                cache.read(WORD, (Addr) (a + k));
                cache.read(DWORD, (Addr) (pb + x));
            cache.write(QWORD, (Addr) (c + x));
        }
       a += K;
        c += N;
```

```
cout << "HITS: " << cache.get_hits() << "\nMISSES: " << cache.get_misses() << "\nTOTAL TIME: " <<
    cache.get_time() << endl;
    cout << "RATE: " << 1.0 * (cache.get_hits()) / (cache.get_hits() + cache.get_misses()) << endl;
    return 0;
}</pre>
```

Ниже приведён вывод данного кода:

HITS: 228080 MISSES: 21520

TOTAL TIME: 4274080

RATE: 0.913782

Теперь, когда мы знаем за сколько работает кэш, вычислим время работы всего остального.

- Один такт на выход из функции.
- Инициализация переменных, каждая из которых выполняется за один такт. Она явно выполняется в строчках 9, 10, 13, 14. И неявно в каждом из циклов. Будем считать, что переменные локальные для цикла выделяются заново на каждой итерации внешнего цикла. Тогда суммарное количество инициализаций вычисляется как: $3 + M + M \cdot N \cdot 3 = 11587$
- Подсчитаем количество тактов на сложение, включив в них такты на смену итерации цикла. $M \cdot 3 + M \cdot N + M \cdot N \cdot K \cdot 3 = 372672$
- Количество тактов на умножение: $M \cdot N \cdot K \cdot 5 = 614400$

Итого дополнительно имеем: 1+11587+372672+614400=998660. Тогда итоговое прогнозируемое время работы равно: 998660+4274080=5272740

Моделирование на языке Verilog

Структура проекта

Стоит начать с общей структуры модели и с её организации на файлы. Логически есть 3 модуля: процессор, кэш и память, причём процессор в нашем случае не был реализован явно, а лишь в тестового окружения на Verilog, который лишь симулирует работу настоящего процессора для кэша.

Пройдёмся по файлам:

- parameters.sv для описания глобальных констант и структур.
- clock.sv в котором задаётся модуль Clock, который используется для синхронизации схем и оценки времени их работы, так как внутри себя он считает количество тактов.

- cache.sv и mem.sv задают основные модули данного проекта Cache и Memory. Отдельно стоит отметить, что в этих же файлах располагаются удобные интерфейсы доступа к ним: CacheDriver, MemoryDriver. Они необходимы для избежания дублирования кода, так как к кэшу и к памяти есть нужда обращаться из разных модулей, а писать больше одного раза код, который описывает протокол общения с кэшом очень непродуктивно.
- mem_testbench.sv и cache_testbench.sv хранят реализацию модулей Unit тестов для памяти и кэша соответственно. Помимо корректности, они проверяют ещё и время работы модулей в различных ситуациях, что оказалось чрезвычайно полезным.

Для подключения модулей используется директива **include**, работающая аналогично одноимённой директиве в С и имеющая те же проблемы: а именно множественный include одного и того-же модуля и, как следствие, ошибка компиляции. В Verilog эта проблема решается точно так как, как и в С, при помощи так называемых include guards.

```
`ifndef CPU_GUARD
`define CPU_GUARD
...
`endif
```

Inout шины

Поясним, как реализованы inout шины на Verilog. Для примера возьмём часть кода из файла mem.sv, в которой реализована шина адреса cmd_w.

```
module Memory
    (
        inout wire[1:0] cmd_w
);

bit owner = 0;
logic[1:0] cmd;

assign cmd_w = owner ? cmd : 2'bzz;
```

Для каждой шины в модуле заводится bit переменная обозначающая, владеет ли данный модуль шиной в текущий момент времени. В данном примере она названа owner. Помимо этого, каждый inout выход модуля имеет logic переменную внутри модуля, данном случае это cmd. Она необходима для того, чтобы взаимодействовать с шиной cmd_w как output, так как напрямую записать значение в неё не получится. Поэтому делается интересный трюк при помощи конструкции

assign $cmd_w = owner$? cmd : 2 bzz, которая в конце каждого такта присваивает значение cmd_w и либо cmd_w если наш модуль должен выставлять значение на

шине, либо высокоимпедансное состояние для того, чтобы на проводках cmd_w принимались значения, которые выставляет другая сторона и не появлялось конфликтов сигналов, которые могут реальной схеме даже привести к короткому замыканию и натурально поджарить нашу схему.

Так как описанный выше трюк приходится осуществлять с любой шиной, работающей на ввод-вывод, то эти подробности реализации помещены в модули-драйверы, для удобства моделирования вышестоящих уровней.

Почему размер шин адреса не совпадает с минимальным достаточным?

Отдельно хочу отметить, что размер шин адреса **ADDR1_BUS_SIZE** и **ADDR2_BUS_SIZE** в моей реализации округлены до 16, для того, чтобы все шины адреса и данных единообразно задавались целым количеством байт, мне показалось это удобным программировать.

В действительности, если бы я писал код заново, лучшим решением было бы хранить все размеры в битах.

Функция skip

Почти в каждом модуле можно видеть следующую функцию, которая необходима для удобного программирования схемы.

Стоит отметить, что очень важным является то, что она ждёт не posedge/negedge, а именно такт, то есть данная функция не меняет чётности синхронизации. Это очень важно и много где используется. К сожалению, я не нашёл и не придумал способа не дублировать её код в каждом из модулей, так как если передавать clk по input logic clk аргумент, то он не будет обновляться внутри этой функции. Действительно в стандарте SystemVerilog на этот случай есть ref logic clk, что делало ровно то, что нам надо, но эта конструкция не поддерживается в Icarus Verilog 11, поэтому от её использования пришлось отказаться.

Про выравнивания структур

Стоит обратить внимание на ключевое слово **packed** в объявлениях структур. Выглядит это примерно так:

```
typedef struct packed {
    logic[cache_tag_size-1:0] tag;
    logic[cache_set_size-1:0] set;
    logic[cache_offset_size-1:0] offset;
} cacheAddr;
```

Такая конструкция гарантирует, что все данные структуры будут расположены последовательно, без каких-либо пропусков. Это позволяет значительно упростить себе присваивание значений для этой структуры, пользуясь конструкциями, описанными в следующем пункте.

Проблемы при записи в структуру

Из-за особенностей Verilog в массиве структур нельзя изменить отдельное поле, в этом случае при компиляции выдаётся следующая ошибка.

```
error: Array index expressions must be constant here. Это решается тем, что записывать структуру целиком можно, это выглядит так:
```

```
lines[it] <= {1'b1, 1'b1, total_hits + total_misses,
    curAddr.tag, buff_b};</pre>
```

В коде выше, конструкция с перечислением внутри фигурных скобок называется concatenatio operator, и занимается тем, что конкатенирует всё внутри в один регистр **logic**. Интересным моментом является то, как написаны константы 1 'b1, эта запись позволяет задаёт число в виде регистра заданной длины. В противном случае, запись 1 представляла бы собой регистра размера 32 и вся запись в структуру бы «поплыла».

Про блокирующие и неблокирующие присваивания

В коде выше используется нестандартное присваивание, которое называется неблокирующим. Оно применяется не сразу, а только в самом конце текущего такта, что позволяет делать следующие трюки. Вот код, который за такт меняет значение переменных а и b местами.

```
a <= b;
b <= a;
```

Его использование предохраняет от состояния «гонки» присвоения, так как гораздо проще спрогнозировать поведение несколько присвоений, которые происходят одновременно, чем нескольких последовательных. Помимо этого, код в котором меньше блокирующих присваиваний будет лучше преобразовываться в реальную схему.

В моей программе, я старался придерживаться следующей логики: переменные, которые используются для внутренней логики модуля и никак не взаимодействуют с другими модулями используют блокирующие присваивание, а значения на шинах и всё, что с ними связано — неблокирующее.

Протоколы взаимодействия модулей

Протокол работы с кэшом

При чтении из кэш у меня реализована следующая схема. На первом и втором такте передачи кэшу передаётся адрес, после чего владение шиной переходит кэшу. Спустя некоторое время, кэш на высокой синхронизации посылает значение **C1_RESPONSE**, одновременно с этим начиная передавать данные.

На схемах нарисован график синхронизации, на верхних значениях которого написаны действия кэша, а на нижних, соответственно, процессора в каждый такт синхронизации. Пунктирной линией обозначена смена владельца шины. В коде это реализовано таким образом, что процессор отрабатывает сразу после @ (posedge clk), а кэш наоборот, сразу после @ (negedge clk). Исключением из этого правила служит передача доступа от одной стороне другой, в этом случае сторона, которая прекращает владеть шиной, должна сообщить это не в свой такт, но в этот факт она просто снимает с себя владение шиной и ничего больше.

Приношу извинения за картинки от руки, inkscape неожиданно отказался работать должным образом.




Рис. 1: **C1 READ8**

При запросе записи всё проходит почти аналогично. Обратите внимание, тут данные тоже передаются не сразу, а с задержкой в один такт от адреса. Позже оказалось, что это самое удачное решение, ведь мы тратим лишний такт, но решил всё таки оставить так.





Рис. 2: **C1_WRITE16**

Протокол работы памятью

В ней всё очень похоже на работу кэша, но на всякий случай приведу схемы и для памяти. Сверху обозначены действия памяти, а снизу — кэша.



Pис. 3: C2_WRITELINE




Рис. 4: C2_READLINE

Для наглядности также привету код для считывания памяти с обеих сторон.

```
// Memory
   always @(posedge clk) begin
        if (cmd w == C2 READ LINE) begin
            cmd <= C2 NOP;
            owner <= 1;
            skip(mem feedback time - 1);
            @(negedge clk)
            cmd <= C2_RESPONSE;</pre>
            for (it = addr * cache line size; it < addr *</pre>
                                                                               \supset
\langle
   cache line size + cache line size; it += data2 bus size) begin
                 for (byte in bus = 0; byte in bus < data2 bus size;</pre>
                                                                               \subset
\langle
   byte in bus += 1) begin
                     data[byte in bus * BITS IN BYTE +: BITS IN BYTE]
                                                                               \subset
\langle
   <= heap[it + byte in bus];</pre>
                 end
                 if (it + data2 bus size >= addr * cache line size +
                                                                               \Diamond
\langle
   cache line size)
                     @(posedge clk);
                 else
                     @(negedge clk);
            end
            owner <= 0;
        end
   end
   // Cache
   task run read(input logic[cache set size + cache tag size-1:0]
   addr , output logic[cache line size*BITS IN BYTE-1:0] data ,
                                                                               \triangleright
\langle
   output longint timing);
        @(negedge clk);
        owner <= 1;
        cmd <= C2 READ LINE;
        addr <= addr ;</pre>
        timing = clk time;
        @(posedge clk);
        owner \ll 0;
        wait(cmd w == C2 RESPONSE);
        @(posedge clk);
        timing = clk time - timing;
        for (i = 0; i < cache line size; i += data2 bus size) begin</pre>
            data [i * BITS IN BYTE +: data2 bus size * BITS IN BYTE]
  <= data w;
            if (i + data2 bus size >= cache line size)
                 @(negedge clk);
            else
                 @(posedge clk);
        end
        owner <= 1;
        cmd <= C2 NOP;
   endtask
```

Воспроизведение задачи на Verilog

В файле testbench.sv задано тестовое окружение для данной задачи, в котором выводится интересная статистика. В неё входит общее количество тактов работы задачи, количество тактов, затраченное на работу кэша, количество попаданий и промахов в кэш, а также время работы после каждой итерации внешнего цикла.

Результат работы:

time: 0 83637
...
time: 62 5191123
time: 63 5272741
Finish cpu run
Time: 5272742
Cache time: 4274080
Alu time: 998662
Total hits: 228080
Total misses: 21520

Сравнение полученных результатов

Изначально прогнозированное время работы было меньше реально примерно на 20%. Это произошло главным образом из-за плохой реализации передачи данных по шине.

В коде на Verilog много где была сформирована модель, что принимающая сторона синхронизируется по **posedge** clk, а отдающая по **negedge** clk или наоборот. Из-за этого очередная операция считывания могла быть начата на такт позже из-за того, что на данном такте **negedge** clk, а эта схема синхронизируется по **posedge** clk перед отправкой.

Но описанная выше проблема была исправлена после исправления не оптимальных мест и изменения логики синхронизации. В этом мне очень помогли написанные

тесты. После этих изменений, время, полученное во время симуляции кода на Verilog в точности совпало с прогнозом.

Листининг кода

Код на С++ для оценки времени работы

```
#include <iostream>
   #include <vector>
    #include <algorithm>
    #include <numeric>
    #include <bitset>
    #include <cassert>
    #include <fstream>
    #include <tuple>
10
    using namespace std;
    typedef unsigned long long Addr;
12
13
    enum Word { WORD=8, DWORD=16, QWORD=32 };
14
15
16
    struct CacheLine {
     const int size;
17
       bool valid = 0;
bool dirty = 0;
18
19
       Addr tag = -1;
20
      int last_call = 0;
CacheLine& operator = (CacheLine oth) {
21
22
           assert(size == oth.size);
23
24
            tie(valid, dirty, tag, last call) = tie(oth.valid, oth.dirty, oth.tag, oth.last call);
26
27
   };
28
   struct CacheSet {
29
31
        vector<CacheLine> lines;
32
        const int line_size;
33
        int total mem pushes = 0;
   public:
34
35
     CacheSet(int way, int line size) : line size(line size) {
            lines = vector<CacheLine>(way, CacheLine{line size});
36
37
38
      bool exists (Addr tag) {
39
40
            return find_by_tag(tag) != lines.end();
41
42
       void read(Addr tag, int call) {
          auto it = find by tag(tag);
44
            if (it != lines.end()) {
45
                it->last call = call;
47
            } else {
                 *(find_LRO()) = CacheLine {line_size, 1, 0, tag, call};
48
50
51
        void write(Addr tag, int call) {
            auto it = find_by_tag(tag);
53
54
            if (it != lines.end()) {
                it->last call = call;
55
                it->dirty = 1;
56
                total mem pushes += find LRO()->dirty;
58
59
                 *(find_LRO()) = CacheLine {line_size, 1, 1, tag, call};
60
61
        int getMemPushes() const {
63
64
             return total_mem_pushes;
```

```
67
     private:
         vector<CacheLine>::iterator find_by_tag(Addr tag) {
68
             return find if (lines.begin(), lines.end(), [&] (const CacheLine& line) {
70
                     return line.valid && line.tag == tag;
71
             );
72
73
74
         vector<CacheLine>::iterator find LRO() {
75
             return min_element(lines.begin(), lines.end(), [] (const CacheLine& a, const CacheLine& b) {
76
                 return tie(a.valid, a.last_call) < tie(b.valid, b.last_call);</pre>
77
78
79
80
     };
81
     struct Cache {
83
     private:
84
        const int sets cnt;
85
         const int way;
86
87
         const int line size;
                                       // byte
                                       // bits
88
         const int data bus size;
                                       // byte
         const int mem size;
89
 90
         int total hits = 0;
91
92
         int total_misses = 0;
93
         int total_time = 0;
         int calls = 0;
94
95
96
         vector<CacheSet> sets;
97
         struct InnerAddr {
             Addr tag, set, offset;
99
100
         };
     public:
101
        Cache(int sets_cnt, int way, int line_size, int data_bus_size, int mem_size) :
102
103
             sets_cnt(sets_cnt), way(way), line_size(line_size), data_bus_size(data_bus_size), mem_size(mem_size)
104
             sets = vector<CacheSet>(sets_cnt, CacheSet(way, line_size));
105
106
         void read(Word word, Addr addr) {
107
108
             calls++;
              auto [tag, set, offset] = split addr(addr);
109
110
              if (sets[set].exists(tag)) {
111
                  total hits++;
                  total time += 6; // Cache lag
112
                  total_time += transfer_lag(word) + 1; // Cache -> Cpu
113
114
              } else {
115
                 total misses++;
                  total_time += 4 + 100; // Cache + Mem lag
total_time += transfer_lag(WORD * line_size) + 1; // Mem -> Cache
117
118
                  total time += transfer lag(word); // Cache -> Cpu
119
                                                      // 114-115
120
121
122
              sets[set].read(tag, calls);
123
124
125
         void write(Word word, Addr addr) {
126
              calls++;
127
              auto [tag, set, offset] = split addr(addr);
              if (sets[set].exists(tag)) {
128
129
                  total_hits++;
                  total_time += 6; // Cache lag
130
                  total_time += 1; // Cache->Cpu response
131
              } else {
133
                  total misses++;
                  total_time += 4 + 100;
                                                                   // Cache + Mem lag
134
135
                  total time += transfer lag(WORD * line size); // Mem -> Cache
                  total_time += 1; // Cache->Cpu response
136
137
138
              sets[set].write(tag, calls);
139
         };
140
         int get hits() const {
141
142
             return total_hits;
143
144
         int get misses() const {
145
```

```
146
              return total misses;
147
149
          int get_time() const {
150
              int total_pushes = accumulate(sets.begin(), sets.end(), 0,
                  [] (int acc, const CacheSet& el) {
151
152
                       return acc + el.getMemPushes();
153
              );
154
155
              return total_time + total_pushes * (100 + 1);
156
157
158
     private:
          InnerAddr split addr(Addr addr) const {
159
160
              return {
                   (addr & ((mem size - 1) & \sim(sets cnt * line size - 1))) / (sets cnt * line size),
                  (addr & (sets_cnt - 1) * line_size) / line_size , addr & (line_size - 1)
162
163
164
         }
165
166
167
          int transfer lag(int data) const {
              return (data + data_bus_size - 1) / data_bus_size;
168
169
170
171
     };
172
     struct PseudoAllocator {
173
174
         Addr last_allocated_addr = 0;
175
          Addr allocate(int n, int m, int elem_sz) {
176
177
              int res = last_allocated_addr;
              last_allocated_addr += n * m * elem_sz;
178
179
              return res;
180
     };
181
182
183
     int main() {
          // 512Kb == [0x000000...0x7ffff]
184
185
          Cache cache (32, 2, 16, 16, 512 * 1024);
186
          PseudoAllocator alloc;
187
          const int M = 64;
188
          const int N = 60:
189
190
          const int K = 32;
191
          int8_t* const a = (int8_t*) alloc.allocate(M, K, sizeof(int8_t)); // a[M][K];
192
          int16_t* const b = (int16_t*)alloc.allocate(K, N, sizeof(int16_t)); // b[K][N];
          int32_t* const c = (int32_t*)alloc.allocate(M, N, sizeof(int32_t)); // c[M][N];
194
195
          int8_t* pa = a;
          int32_t* pc = c;
197
198
          for (int y = 0; y < M; y++) {</pre>
199
              for (int x = 0; x < N; x++) {</pre>
200
201
                   int16_t* pb = b;
                   for (int k = 0; k < K; k++) {
202
203
                       cache.read(WORD, (Addr) (pa + k));
                       cache.read(DWORD, (Addr) (pb + x));
204
                       pb += N;
205
206
                  cache.write(QWORD, (Addr) (pc + x));
207
208
209
              pa += K;
              pc += N;
210
211
          cout << "HITS: " << cache.get hits() << "\nMISSES: " << cache.get misses() << "\nTOTAL TIME: " <<
213
          cache.get_time() << endl;</pre>
214
          cout << "\overline{\mathtt{NATE}}: " << 1.0 * (cache.get hits()) / (cache.get hits() + cache.get misses()) << endl;
215
216
          return 0;
217
```

Listing 1: main.cpp

Код на Verilog для симуляции схемы

```
`ifndef PARAMETERS_GUARD
    `define PARAMETERS GUARD
    parameter BITS IN BYTE = 8;
    parameter INF = 1000000000;
    parameter cache_line_size = 16;
    parameter cache way = 2;
   parameter cache tag size = 10;
10
   parameter cache_set_size = 5;
11
    parameter cache_offset_size = 4;
12
    parameter addr1_bus_size = 2;
13
14
    parameter data1_bus_size = 2;
15
16
    parameter data2_bus_size = 2;
17
    parameter addr2_bus_size = 2;
18
    parameter mem_feedback_time = 100;
19
20
    parameter cache hit time = 6;
    parameter cache_miss_time = 4 + mem_feedback_time + cache_line_size / data2_bus_size;
21
22
23
    parameter SEED = 225526;
24
    typedef enum logic[1:0] {
    C2_NOP=2'b00,
26
       C2 RESPONSE=2'b01,
27
      C2 READ LINE=2'b10,
       C2_WRITE_LINE=2'b11
29
30
    } mem_command_codes;
31
   typedef enum logic[2:0] {
32
    C1_NOP=3'b000,
C1 READ8=3'b001,
33
34
        C1_READ16=3'b010,
35
36
        C1 READ32=3'b011,
       C1 INVALIDATE LINE=3'b100,
37
38
       C1_WRITE8=3'b101,
       C1_WRITE16=3'b110,
C1_WRITE32=3'b111
39
40
   } cpu_cache_command_codes;
42
    typedef enum logic[2:0] {
43
      C1 RESPONSE=3'b111
45
    } cache_cpu_command_codes;
46
     `endif
```

Listing 2: parameters.sv

```
`ifndef CLOCK GUARD
     `define CLOCK_GUARD
    module Clock(output logic clk, output longint timing);
    always #1 clk = ~clk;
    always #2 timing++;
    initial begin
10
        timing = 0;
12
        clk = 0;
13
14
    endmodule
15
16
    `endif
17
```

Listing 3: clock.sv

```
`ifndef MEMORY GUARD
1
2
     `define MEMORY_GUARD
     `include "parameters.sv"
`include "clock.sv"
4
    module Memory
7
         # (
             parameter mem_size = 512 * 1024
10
11
12
             input wire clk, reset, dump,
             input wire[addr2_bus_size*BITS_IN_BYTE-1:0] addr,
13
             inout wire[data2 bus size*BITS IN BYTE-1:0] data w,
14
             inout wire[1:0] cmd_w
15
17
         logic[BITS_IN_BYTE-1:0] heap[0:mem_size-1];
18
         integer SEED = _SEED;
19
         integer i = 0;
20
21
22
         bit owner = 0;
         logic[1:0] cmd;
23
24
         logic[data2 bus size*BITS IN BYTE-1:0] data;
25
26
         assign cmd_w = owner ? cmd : 2'bzz;
         assign data w = owner ? data : {data2 bus size*BITS IN BYTE{1'bz}};
27
28
29
         always @(posedge reset) begin
30
             for (i = 0; i < mem_size; i += 1) begin</pre>
                  heap[i] <= $random(SEED)>>16;
31
32
33
         end
34
         integer fd;
35
         always @(posedge dump) begin
36
             fd = $fopen("mem.dump", "w");
37
             for (i = 0; i < mem size; i += 1) begin
38
                  $fdisplay(fd, "[%d] %d", i, heap[i]);
39
40
41
             $display("Memory has dumped to mem.dump");
42
             $fclose(fd);
43
44
45
         task automatic skip(input longint ticks = 1);
46
             logic enter clk = clk;
             while (ticks > 0) begin
47
                  wait(clk != enter_clk);
                  wait(clk == enter_clk);
49
50
                  ticks--;
             end
         endtask
52
53
54
         integer it, byte in bus;
55
56
         always @(posedge clk) begin
             if (cmd w == C2 WRITE LINE) begin
57
                                                                                                                           \supset
                  for (it = addr * cache_line_size; it < addr * cache_line_size + cache_line_size; it +=</pre>
58
         data2 bus size) begin
                      for (byte_in_bus = 0; byte_in_bus < data2_bus_size; byte_in_bus += 1) begin</pre>
59
60
                          heap[it + byte_in_bus] <= data_w[byte_in_bus * BITS_IN_BYTE +: BITS_IN_BYTE];</pre>
61
                      @(posedge clk);
62
63
                  end
                  skip(mem feedback time - cache line size / data2 bus size - 1);
64
65
                  @(negedge clk);
                  cmd <= C2 RESPONSE;</pre>
                  owner <= 1;
67
68
                  @(posedge clk);
69
                  owner <= 0;
70
             end
71
         end
72
         always @(posedge clk) begin
73
74
             if (cmd w == C2 READ LINE) begin
                  cmd <= C2_NOP;
75
                  owner <= \overline{1};
76
77
                  skip(mem feedback time - 1);
                  @(negedge clk)
78
                  cmd <= C2 RESPONSE;</pre>
```

```
for (it = addr * cache line size; it < addr * cache line size + cache line size; it +=</pre>
                                                                                                                            \supset
80
         data2_bus_size) begin
                       for (byte in bus = 0; byte in bus < data2 bus size; byte in bus += 1) begin</pre>
81
82
                           data[byte_in_bus * BITS_IN_BYTE +: BITS_IN_BYTE] <= heap[it + byte_in_bus];</pre>
 83
                       if (it + data2 bus size >= addr * cache line size + cache line size)
84
85
                           @(posedge clk);
 86
                           @(negedge clk);
87
88
                   end
89
                   owner <= 0;
90
              end
          end
91
92
     endmodule
93
     module MemoryDriver
94
95
         (
96
              input logic clk,
              input longint clk time,
              input logic reset,
98
99
              input logic m dump,
100
              output logic[addr2 bus size*BITS IN BYTE-1:0] addr w,
              inout logic[data2_bus_size*BITS_IN_BYTE-1:0] data_w,
101
102
              inout logic[1:0] cmd w
          );
103
104
          logic[1:0] cmd = C2 NOP;
105
          logic[addr2_bus_size*BITS IN BYTE-1:0] addr;
106
107
          logic[data2_bus_size*BITS_IN_BYTE-1:0] data;
108
          bit owner = 1;
109
          assign cmd_w = owner ? cmd : 2'bzz;
110
111
          assign addr w = addr;
          assign data_w = owner ? data : {data2_bus_size*BITS_IN_BYTE{1'bz}};
112
113
114
          integer i;
115
                                                                                                                            \supset
          task run read(input logic[cache set size + cache tag size-1:0] addr , output
116
         logic[cache_line_size*BITS_IN_BYTE-1:0] data_, output longint timing);
              @(negedge clk);
117
118
              owner <= 1;
              cmd <= C2_READ_LINE;</pre>
119
120
              addr <= addr ;
              timing = clk time;
121
122
              @(posedge clk);
123
              owner <= 0;
              wait(cmd w == C2 RESPONSE);
124
              @(posedge clk);
125
              timing = clk time - timing;
126
              for (i = 0; i < cache_line_size; i += data2_bus_size) begin</pre>
127
                   data [i * BITS IN BYTE +: data2 bus size * BITS IN BYTE] <= data w;
                   if (i + data2_bus_size >= cache_line_size)
129
130
                       @(negedge clk);
131
                      @(posedge clk);
132
133
              end
              owner <= 1;
134
135
              cmd <= C2_NOP;
136
          endtask
137
                                                                                                                            \supset
138
          task run write(input int addr , input logic[cache line size*BITS IN BYTE-1:0] data , output longint
         timing);
              @(negedge clk);
139
              timing = clk_time;
140
              owner <= 1;
141
              cmd <= C2_WRITE_LINE;</pre>
142
              addr <= addr ;
143
              for (i = 0; i < cache_line_size / data2_bus_size; i += 1) begin</pre>
144
                   data <= data_[i * data2_bus_size * BITS_IN_BYTE +: data2_bus_size * BITS_IN_BYTE];</pre>
145
146
                   @(negedge clk);
              end
147
148
              owner <= 0;
              wait(cmd_w == C2_RESPONSE);
149
              timing = clk_time - timing;
150
151
              cmd <= C2 NOP;
              owner \leq \frac{1}{1};
152
153
          endtask
154
     endmodule
155
      `endif
```

Listing 4: mem.sv

```
`ifndef CACHE GUARD
1
2
     `define CACHE GUARD
    `include "parameters.sv"
4
     `include "mem.sv"
     `include "clock.sv"
6
    module Cache (
9
             input wire
                                                             clk, reset, dump,
             input wire[addr1 bus size*BITS IN BYTE-1:0] addr cpu w,
10
             inout wire[data1 bus size*BITS IN BYTE-1:0] data cpu w,
            inout wire[2:0]
                                                             cmd_cpu_w,
12
13
             output wire[addr2_bus_size*BITS_IN_BYTE-1:0] addr_mem_w,
14
             inout wire[data2 bus size*BITS IN BYTE-1:0] data mem w,
15
             inout wire[1:0]
                                                            cmd_mem_w,
             output integer total_hits = 0,
16
             output integer total misses = 0
17
18
        );
19
        localparam cache_sets_count = 1 << cache_set_size;</pre>
20
21
22
        bit owner cpu = 0;
        logic[data1_bus_size*BITS_IN_BYTE-1:0] data_cpu;
23
        logic[2:0] cmd_cpu;
24
         assign data cpu w = owner cpu ? data cpu : {data1 bus size*BITS IN BYTE{1'bz}};
25
         assign cmd_cpu_w = owner_cpu ? cmd_cpu : 3'bzzz;
26
27
        MemoryDriver mem driver(clk, 64'b0, reset, 1'b0, addr mem w, data mem w, cmd mem w);
28
29
                                                                                                                      \supset
30
         task run mem write(input logic[cache set size + cache tag size-1:0] addr , input
        logic[cache_line_size*BITS_IN_BYTE-1:0] data_);
31
             longint timing; // Unusable blackhole
            mem_driver.run_write(addr_, data_, timing);
32
33
         endtask
34
                                                                                                                      \supset
         task run mem read(input logic [cache set size + cache tag size-1:0] addr , output
35
       logic[cache_line_size*BITS_IN_BYTE-1:0] data_);
36
             longint timing; // Unusable blackhole
             mem_driver.run_read(addr_, data_, timing);
37
38
         endtask
39
         typedef struct packed {
40
            logic valid;
42
             logic dirty;
43
             integer last_update;
             logic[cache tag size-1:0] tag;
             logic[cache_line_size*BITS_IN_BYTE-1:0] data;
45
46
         } cacheLine;
47
         typedef struct packed {
48
49
             logic[cache_tag_size-1:0] tag;
             logic[cache set size-1:0] set;
50
51
             logic[cache_offset_size-1:0] offset;
         } cacheAddr;
53
54
        cacheLine[cache way * cache sets count-1:0] lines;
55
56
         function int bytes_cnt_from_cmd(logic[2:0] cmd);
             case (cmd & 3'b011)
57
                 3'b001 : return 1;
58
                 3'b010 : return 2;
59
                 3'b011 : return 4;
             endcase
61
62
         endfunction
63
         task automatic skip(input longint ticks = 1);
64
             logic enter clk = clk;
65
             while (ticks > 0) begin
66
67
                 wait(clk != enter_clk);
68
                 wait(clk == enter clk);
                 ticks--;
69
70
             end
71
         endtask
72
         always @(posedge reset) begin
```

```
for (i = 0; i < cache way * cache sets count; i += 1) begin</pre>
74
75
                   lines[i] <= 0;
 76
77
          end
 78
          integer action word, it, i, j;
79
          logic[cache_line_size * BITS_IN_BYTE-1:0] buff_a, buff b;
80
          cacheAddr curAddr;
81
82
83
          always @(posedge clk) begin
84
              if (owner cpu == 0 && (cmd cpu w == C1 WRITE8 || cmd cpu w == C1 WRITE16 || cmd cpu w ==
                                                                                                                           \supset
         C1 WRITE32)) begin
85
                   // READ 1-ST
                  action_word <= bytes_cnt_from_cmd(cmd_cpu_w);</pre>
86
                   {curAddr.tag, curAddr.set} <= addr cpu w;
87
                   // READ 2-ND
                  @(posedge clk);
89
                  curAddr.offset = addr_cpu_w;
90
                   // Read data
                   for (j = 0; j < action_word; j += data1_bus_size) begin</pre>
92
93
                       for (i = 0; i + j < action_word && i < data1_bus_size; i++) begin</pre>
                           buff a[(curAddr.offset + j + i) * BITS IN BYTE +: BITS IN BYTE] <= data cpu w[i *</pre>
94
         BITS_IN_BYTE +: BITS_IN_BYTE];
95
                       if (j + data1_bus_size >= action_word)
96
97
                           @(negedge clk);
98
99
                           @(posedge clk);
100
                  end
                  owner cpu <= 1;
101
                  cmd cpu <= C1 NOP;
102
103
                   // Searching line
104
105
                  it = search_by_addr_or_empty(curAddr, lines);
106
                   // Uploading from memory if needed
                  if (it == -1 || !lines[it].valid || lines[it].tag != curAddr.tag) begin
107
108
                       total misses++;
109
                       skip(action word != 4);
110
                       run_mem_read({curAddr.tag, curAddr.set}, buff_b);
111
                   end else begin
                       total hits++;
112
                       skip(3 + (action_word != 4));
113
114
                       buff b <= lines[it];</pre>
115
                  end
116
117
                   // Merging buffers
                  for (i = 0; i < action word; i++) begin</pre>
118
                     buff_b[(curAddr.offset + i) * BITS_IN_BYTE +: BITS_IN_BYTE] = buff_a[(curAddr.offset + i)
119
         * BITS_IN_BYTE +: BITS_IN_BYTE];
120
                  end
121
                   // Purge if needed
122
123
                   if (it == -1) begin
                       it = find lru(curAddr.set, lines);
124
                       if (lines[it].dirty) begin
125
126
                           $display("PURGE");
                           run mem write({lines[it].tag, curAddr.set}, lines[it]);
127
                       end
128
129
130
                  lines[it] <= {1'b1, 1'b1, total hits + total misses, curAddr.tag, buff b};</pre>
131
132
                  cmd cpu <= C1 RESPONSE;</pre>
133
134
                  @(posedge clk);
135
                  owner cpu <= 0;
136
              end
          end
137
138
139
          function int search_by_addr_or_empty(
140
                  input cacheAddr addr,
                  input cacheLine[cache_way * cache_sets_count-1:0] lines
141
142
              it = -1;
143
              for (i = addr.set * cache_way; i < addr.set * cache_way + cache_way; ++i) begin</pre>
144
145
                   if (lines[i].valid && lines[i].tag == addr.tag)
                       it = i;
146
                   if (!lines[i].valid && it == -1)
147
148
                       it = i;
              end
149
              return it;
150
```

```
endfunction
151
152
          function int find lru(input logic [cache set size-1:0] set, input cacheLine[cache way *
                                                                                                                               \supset
153
         cache sets count-1:0] lines);
               integer it time;
154
               it\_time = \overline{INF};
155
156
              it = -1;
               for (i = set * cache way; i < set * cache way + cache way; ++i) begin</pre>
157
                   if (it time > lines[i].last update) begin
158
159
                       it = i;
160
                        it time = lines[i].last update;
161
                   end
               end
162
               return it;
163
          endfunction
164
165
          logic[cache line size * BITS IN BYTE-1:0] buff;
166
167
          always @(posedge clk) begin
                                                                                                                               \supset
               if (owner cpu == 0 && (cmd cpu w == C1 READ8 || cmd cpu w == C1 READ16 || cmd cpu w ==
168
         C1 READ32)) begin
169
                   // READ 1-ST
170
                   action word <= bytes cnt from cmd(cmd cpu w);</pre>
                   {curAddr.tag, curAddr.set} <= addr_cpu_w;
171
172
                    // READ 2-ND
                   @(posedge clk);
173
174
                   curAddr.offset = addr_cpu_w;
175
                   owner cpu <= 1;
                   cmd_cpu <= C1_NOP;</pre>
176
177
178
                   it = search by addr or empty(curAddr, lines);
179
                   if (it == -1) begin
180
                       it = find lru(curAddr.set, lines);
181
182
                   end
                   if (!lines[it].valid || lines[it].tag != curAddr.tag) begin
                        total_misses++;
184
185
                        skip(2);
                        run mem read({curAddr.tag, curAddr.set}, buff);
186
187
                        lines[it] <= {1'b1, 1'b0, total_hits + total_misses, curAddr.tag, buff};</pre>
188
                   end else begin
                        total hits++;
189
190
                        skip(5);
191
                        buff = lines[it].data;
                                                                                                                               \supset
                       lines[it] <= {lines[it].valid, lines[it].dirty, total_hits + total_misses, lines[it].tag,</pre>
192
         buff};
193
194
                   cmd_cpu <= C1_RESPONSE;</pre>
195
                   for (j = 0; j < action_word; j += datal_bus_size) begin
  for (i = 0; i + j < action_word && i < datal_bus_size; i++) begin</pre>
196
197
                            data cpu[i * BITS IN BYTE +: BITS IN BYTE] = buff[(curAddr.offset + j + i) *
                                                                                                                               \supset
198
          BITS IN BYTE +: BITS IN BYTE];
199
                        end
                        if (j + data1 bus size >= action word)
200
                            @(posedge clk); // last iteration
201
202
                        else
                            @(negedge clk);
203
204
                   end
205
                   owner cpu <= 0;
               end
206
207
          end
208
     endmodule
209
210
211
     module CacheDriver
212
               input logic clk,
213
               input longint clk_time,
214
215
               input logic reset,
216
               input logic c dump,
               output logic[addr1_bus_size*BITS_IN_BYTE-1:0] addr cpu w,
217
218
               inout logic[data1_bus_size*BITS_IN_BYTE-1:0] data_cpu_w,
               inout logic[2:0] cmd cpu w
219
220
          );
221
          bit owner_cpu = 1;
222
223
          logic[2:0] cmd_cpu = C1_NOP;
224
          logic[addr1 bus size*BITS IN BYTE-1:0] addr cpu;
          logic[data1 bus size*BITS IN BYTE-1:0] data_cpu;
225
          assign addr_cpu_w = addr_cpu;
226
```

```
assign data_cpu_w = owner_cpu ? data_cpu : {data1_bus_size*BITS IN BYTE{1'bz}};
227
228
          assign cmd_cpu_w = owner_cpu ? cmd_cpu : 3'bzzz;
230
          task run_read(
231
              input logic[cache_tag_size + cache_offset_size + cache_set_size - 1 : 0] addr,
              input logic[2:0] cmd,
232
              output logic[BITS_IN_BYTE*cache_line_size-1:0] data,
233
234
              output longint timing
235
              logic[BITS_IN_BYTE*data1_bus_size-1:0] local_buff;
236
237
              @(negedge clk);
238
              timing = clk time;
              cmd_cpu <= cmd;</pre>
239
              addr cpu <= addr[cache offset size +: cache set size + cache tag size];</pre>
240
              @(negedge clk);
241
              addr cpu <= addr[0 +: cache offset size];</pre>
243
              @(posedge clk);
244
              owner_cpu <= 0;</pre>
              wait(cmd cpu w == C1 RESPONSE); // response on posedge!
245
              /* @(posedge clk); */
246
247
              timing = clk_time - timing;
248
              case (cmd)
                  C1_READ8, C1_READ16 : begin
249
250
                      data = data cpu w;
                  end
251
                  C1_READ32 : begin
252
253
                       local buff <= data cpu w;</pre>
                       @(posedge clk);
254
                                                                                                                           \supset
                       data = {data_cpu_w[0 +: data1_bus_size*BITS_IN_BYTE], local_buff[0 +:
255
         data1 bus size*BITS IN BYTE] };
256
                  end
                   default : begin
257
                       $display("Incorrect run read cmd: %d", cmd);
258
259
                       $finish;
260
261
              endcase
262
              owner cpu <= 1;
              cmd cpu <= C1 NOP;
263
264
              @(negedge clk);
          endtask
265
266
267
          task run_write(
268
              input logic[cache tag size + cache offset size + cache set size - 1 : 0] addr,
              input logic[2:0] cmd,
269
270
              input logic[BITS IN BYTE*cache line size - 1:0] data,
271
              output longint timing
272
              /* $monitor("time %t, owner: %b, clk: %b cmd_w: %b addr_w: %b data_w: %b", clk_time, owner_cpu,
                                                                                                                           \supset
         clk, cmd_cpu_w, addr_cpu_w, data_cpu_w); */
274
              @(negedge clk);
              timing = clk time;
276
              cmd cpu <= cmd;
              addr cpu <= addr[cache offset size +: cache set size + cache tag size];</pre>
277
              @(negedge clk);
278
              addr_cpu <= addr[0 +: cache_offset_size];</pre>
279
280
              case (cmd)
                  C1 WRITE8, C1 WRITE16 : begin
281
282
                      data_cpu <= data;
283
                  C1 WRITE32 : begin
284
285
                       data cpu <= data[0 +: data1 bus size * BITS IN BYTE];</pre>
286
                       @(negedge clk);
                       data_cpu <= data[data1_bus_size*BITS_IN_BYTE +: data1_bus_size*BITS IN BYTE];</pre>
287
288
                   end
                  default : begin
289
                       $display("Incorrect run_write cmd: %d", cmd);
290
                  end
292
293
              endcase
294
              @(posedge clk);
              owner_cpu <= 0;
295
              @(negedge clk); // ???
296
              wait(cmd_cpu_w == C1 RESPONSE);
297
              timing = clk_time - timing;
298
              owner cpu <= 1;
299
              cmd_cpu <= C1 NOP;</pre>
300
301
          endtask
302
     endmodule
303
      `endif
304
```

Listing 5: cache.sv

Код тестирования в среде Verilog

```
`include "cache.sv"
     `include "clock.sv"
2
    module Testbench;
         integer skipped_time = 0;
         task automatic skip(input longint ticks = 1);
8
             logic enter_clk = clk;
9
             skipped time += ticks;
             while (ticks > 0) begin
10
11
                 wait(clk != enter_clk);
12
                 wait(clk == enter clk);
                 ticks--;
13
             end
         endtask
15
16
         integer total hits, total misses;
17
         longint timing;
18
19
         logic clk, reset = 0, c dump = 0, m dump = 0;
20
         wire[addr2_bus_size*BITS_IN_BYTE-1:0] addr_mem w;
21
22
         wire[data2_bus_size*BITS_IN_BYTE-1:0] data_mem_w;
         wire[1:0] cmd mem w;
23
         wire[addr1_bus_size*BITS_IN_BYTE-1:0] addr_cpu_w;
24
25
         wire[data1 bus size*BITS IN BYTE-1:0] data cpu w;
         wire[2:0] cmd cpu w;
26
27
28
         Clock cloker(clk, timing);
        Memory mem(clk, reset, m_dump, addr_mem_w, data_mem_w, cmd_mem_w);
29
        Cache cache(clk, reset, c_dump, addr_cpu_w, data_cpu_w, cmd_cpu_w, addr_mem_w, data_mem_w,
        cmd_mem_w, total_hits, total_misses);
         CacheDriver cpu(clk, timing, reset, c_dump, addr_cpu_w, data_cpu_w, cmd_cpu_w);
31
         logic[BITS IN BYTE-1:0] wbuff;
33
         logic[2 * BITS_IN_BYTE-1:0] dbuff;
34
         logic[4 * BITS IN BYTE-1:0] qbuff;
35
36
37
         localparam M = 64;
         localparam N = 60;
38
         localparam K = 32;
39
         integer a addr = 0;
40
         integer b addr = a addr + M * K;
41
         integer c_addr = b_addr + K * N * 2;
42
43
         integer y, x, k;
44
45
         integer pa, pb, pc;
         integer s;
46
         integer blackhole;
47
         initial begin
49
             reset <= 1;
50
             skip();
             reset <= 0;
52
53
             skip();
             pa = a_addr; skip(); // init pa
55
             pc = c addr; skip(); // init pc
57
58
             skip(); // y init;
             for (y = 0; y < M; y++) begin skip(); // loop
    skip(); // x init;</pre>
60
                 for (x = 0; x < N; x++) begin skip(); // loop</pre>
62
                      pb = b addr; skip(); // init pb
                      s = 0; skip(); // init s
63
                      skip(); // k init;
                      for (k = 0; k < K; k++) begin skip(); // loop
     // s += pa[k] * pb[x] begin</pre>
65
66
                          cpu.run read(pa + k, C1 READ8, wbuff, blackhole);
                          cpu.run_read(pb + x * 2, C1_READ16, dbuff, blackhole);
68
```

```
qbuff = wbuff * dbuff; skip(5); // (*)
69
70
                         s = s + qbuff; skip(); // (+)
                         // s += pa[k] * pb[x] end
71
                         pb = pb + N * 2; skip(); // (+)
72
73
                     end
                     cpu.run_write(pc + x * 4, C1_WRITE32, s, blackhole);
74
75
                 end
76
                 pa = pa + K; skip(); // (+)
                 pc = pc + N * 4; skip(); // (+)
77
                 $display("time: %d %t", y, timing);
78
79
80
             end
             skip(); // function exit
81
82
             $display("Finish cpu run");
83
             $display("Time: %t", timing);
             $display("Cache time: %t", timing - skipped_time);
85
             $display("Alu time: %t", skipped_time);
86
             $display("Total hits: %d", total hits);
             $display("Total misses: %d", total_misses);
88
89
             $finish;
90
             /* Finish cpu run */
91
92
             /* Time:
                                    5272742 */
             /* Cache time
                                    4274080 */
93
             /* Alu time
94
                                     998662 */
             /* Total hits:
                                    228080 */
95
             /* Total misses:
                                     21520 */
96
97
98
        end
    endmodule
```

Listing 6: testbench.sv

```
`include "mem.sv"
3
    module MemoryTestbench;
4
        logic reset = 0, m dump = 0, clk;
         wire[addr2_bus_size*BITS_IN_BYTE-1:0] addr_w;
7
         wire[data2_bus_size*BITS_IN_BYTE-1:0] data_w;
         wire[1:0] cmd w;
8
9
        longint clk_time;
10
11
        Clock clock(clk, clk_time);
         Memory #(64) mem(clk, reset, m_dump, addr_w, data_w, cmd_w);
        MemoryDriver driver(clk, clk_time, reset, m_dump, addr_w, data_w, cmd_w);
13
14
15
        integer i;
16
         logic[cache line size * BITS IN BYTE - 1 : 0] buff a, buff b;
17
        longint timing = 100;
18
        integer test_addr = 5;
19
20
         logic[cache_line_size * BITS_IN_BYTE - 1 : 0] test_payload = {cache_line_size{$random()}};
21
22
         always @(timing)
             if (timing != mem feedback time)
23
                 $display("Memory timing error! Expected: %d, Real %d", mem feedback time, timing);
24
25
26
        initial begin
             reset <= 1;
27
             #1;
             reset <= 0;
29
30
             #1;
            begin : TEST ZERO ADDR
32
33
                 driver.run_read(0, buff_a, timing);
                 driver.run_write(0, test_payload, timing);
34
                 driver.run_read(0, buff_b, timing);
35
                 if (buff_b != test_payload)
36
                                                                                                                     \supset
                     $display("Memory correctness unit test failed, real: %b expected: %b", buff b,
37
        test payload);
38
39
40
             begin : CHECK_CUSTOM_ADDR
41
                 driver.run write(test addr, buff a, timing);
                 driver.run_read(test_addr, buff_b, timing);
42
                 if (buff_a != buff_b)
```

```
$\text{sqisplay("Memory correctness unit test failed, real: \(\frac{1}{2}\) \text{expected: \(\frac{1}{2}\) \text{buff_b, buff_a};} \)

46

47

$\text{display("Finish memory testing");} \)

48

$\text{finish;} \)

end

50

endmodule
```

Listing 7: mem testbench.sv

```
`include "cache.sv"
1
2
3
    module CacheTestbench;
                                                clk, reset=0, c dump=0, m dump=0;
5
        logic
        wire[addr1 bus size*BITS IN BYTE-1:0] addr cpu w;
        wire [data1 bus size*BITS IN BYTE-1:0] data cpu w;
        wire[2:0]
8
                                                cmd_cpu_w ;
9
        wire[addr2 bus size*BITS IN BYTE-1:0] addr mem w;
10
        wire[data2 bus size*BITS IN BYTE-1:0] data mem w;
11
        wire[1:0]
                                                cmd mem w ;
12
        integer total hits, total misses;
13
        longint clk time;
14
15
        Clock cloker(clk, clk time);
        Memory mem(clk, reset, m_dump, addr_mem_w, data_mem_w, cmd_mem_w);
16
                                                                                                                   \supset
        Cache cache(clk, reset, c_dump, addr_cpu_w, data_cpu_w, cmd_cpu_w, addr_mem_w, data_mem_w,
17
        cmd_mem_w, total_hits, total_misses);
18
        CacheDriver driver(clk, clk time, reset, c dump, addr cpu w, data cpu w, cmd cpu w);
        logic[cache_line_size * BITS_IN_BYTE - 1:0] buff;
20
21
        logic[cache_tag_size + cache_offset_size + cache_set_size - 1 : 0] test_addr = 19'b1111010101001001001;
        logic[4 * BITS IN BYTE:0] test payload = $random();
        integer :
23
24
        longint timing;
25
26
        task resetCache();
             reset <= 1;
27
             @(posedge clk);
28
             reset <= 0;
29
30
             @(negedge clk);
        endtask
31
32
33
        initial begin
34
            begin : TEST_CACHE_HITS
                resetCache();
36
37
                 driver.run read(0, C1 READ8, buff, timing);
                 if (timing != cache miss time)
                     $display("Cache read-miss timing error! Expected: %d, Real %d", cache_miss_time, timing);
39
40
                 for (i = 1; i < 32; ++i) begin
                     driver.run read(i, C1 READ8, buff, timing);
41
                     if (i != 16 && timing != cache_hit_time) // i = 16 -- cache miss
42
43
                         $display("Cache read-hit timing error! Expected: %d, Real %d", cache_hit_time, timing);
44
45
                 if (total hits != 30)
                     $display("Wrong cache hits! Expected: 30, Found: %d", total hits);
47
             end
48
49
            begin : TEST SINGLE READ WRITE 32
50
                 resetCache();
                 driver.run_write(test_addr, C1_WRITE32, test_payload, timing);
                 if (timing != cache_miss_time)
52
53
                     $display("Cache write-miss timing error! Expected: %d, Real %d", cache miss time, timing);
                 driver.run read(test addr, C1 READ32, buff, timing);
                 if (buff[0 +: BITS_IN_BYTE * 4] != test_payload[0 +: BITS_IN_BYTE * 4]) begin
55
56
                     $display("Cache correctness qword unit test failed, real: %b expected: %b",
                         buff[0 +: BITS IN_BYTE * 4], test_payload[0 +: BITS_IN_BYTE * 4]);
57
58
                 driver.run_write(test_addr, C1_WRITE32, test_payload, timing);
59
                 if (timing != cache hit time)
60
61
                     $display("Cache write-hit timing error! Expected: %d, Real %d", cache hit time, timing);
63
64
            begin : TEST_SINGLE_READ_WRITE_16
65
                 resetCache();
                 driver.run_write(test_addr, C1_WRITE16, test_payload, timing);
66
                 if (timing != cache_miss_time)
```

```
$display("Cache write-miss timing error! Expected: %d, Real %d", cache_miss_time, timing);
driver.run_read(test_addr, C1_READ16, buff, timing);
68
69
                  if (buff[0 +: BITS_IN_BYTE * 2] != test_payload[0 +: BITS_IN_BYTE * 2]) begin
70
                       $display("Cache correctness dword unit test failed, real: %b expected: %b",
71
72
                           buff[0 +: BITS_IN_BYTE * 2], test_payload[0 +: BITS_IN_BYTE * 2]);
73
                  end
                  driver.run_write(test_addr, C1_WRITE16, test_payload, timing);
74
75
                  if (timing != cache hit time)
                       $display("Cache write-hit timing error! Expected: %d, Real %d", cache hit time, timing);
76
77
              end
78
             begin : TEST_SINGLE_READ_WRITE_8
79
                  resetCache();
                  driver.run write(test addr, C1 WRITE8, test payload, timing);
81
                  driver.run_read(test_addr, C1_READ8, buff, timing);
82
                  if (buff[0 +: BITS IN BYTE] != test payload[0 +: BITS IN BYTE]) begin
                       $display("Cache correctness word unit test failed, real: %b expected: %b",
   buff[0 +: BITS_IN_BYTE], test_payload[0 +: BITS_IN_BYTE]);
84
85
                  driver.run_write(test_addr, C1_WRITE8, test_payload, timing);
87
88
                  if (timing != cache_hit_time)
                       $display("Cache write-hit timing error! Expected: %d, Real %d", cache hit time, timing);
89
              end
90
91
              $display("Finish cache testing");
92
93
              $finish;
94
95
     endmodule
```

Listing 8: cache testbench.sv