Андрей Хорохорин

Разработка анализатора производительности программ по трассе исполнения с учётом микроархитектурных особенностей процессорного комплекса

Выпускная квалификационная работа

Научный руководитель: Е.М. Линский

10.06.2025



Факультет математики и компьютерных наук СПбГУ Программа «Современное программирование»

При разработке производительных процессорных ядер для оценки полезности нововведений постоянно прибегают к измерению на бенчмарках.

Пример HWT трассы:

Главная цель: облегчить анализ производительности и поиск проблемных мест при изменении как аппаратной, так и программной части.



При разработке производительных процессорных ядер для оценки полезности нововведений постоянно прибегают к измерению на бенчмарках.

Пример HWT трассы:

Главная цель: облегчить анализ производительности и поиск проблемных мест при изменении как аппаратной, так и программной части.

• подсказывать причину и место инцидента



При разработке производительных процессорных ядер для оценки полезности нововведений постоянно прибегают к измерению на бенчмарках.

Пример HWT трассы:

Главная цель: облегчить анализ производительности и поиск проблемных мест при изменении как аппаратной, так и программной части.

- подсказывать причину и место инцидента
- возможность работать без ОС



При разработке производительных процессорных ядер для оценки полезности нововведений постоянно прибегают к измерению на бенчмарках.

Пример HWT трассы:

Главная цель: облегчить анализ производительности и поиск проблемных мест при изменении как аппаратной, так и программной части.

- подсказывать причину и место инцидента
- возможность работать без ОС
- учёт микроархитектурных особенностей при анализе



При разработке производительных процессорных ядер для оценки полезности нововведений постоянно прибегают к измерению на бенчмарках.

Пример HWT трассы:

Главная цель: облегчить анализ производительности и поиск проблемных мест при изменении как аппаратной, так и программной части.

- подсказывать причину и место инцидента
- возможность работать без ОС
- учёт микроархитектурных особенностей при анализе
- минимальные искажения динамики исполнения



При разработке производительных процессорных ядер для оценки полезности нововведений постоянно прибегают к измерению на бенчмарках.

Пример HWT трассы:

Главная цель: облегчить анализ производительности и поиск проблемных мест при изменении как аппаратной, так и программной части.

- подсказывать причину и место инцидента
- возможность работать без ОС
- учёт микроархитектурных особенностей при анализе
- минимальные искажения динамики исполнения
- удобство использования



Обзор средств профилировки программ

- HPM Hardware Performance Monitors (Аппаратные счётчики производительности)
 Пример: Perf, Intel V-Tune
- Сэмплирующие
 Пример: Perf, Google Performance Tools
- Программные потактовые симуляторы Пример: Gem5




Обзор средств профилировки программ

- HPM Hardware Performance Monitors (Аппаратные счётчики производительности)
 Пример: Perf, Intel V-Tune
- Сэмплирующие
 Пример: Perf, Google Performance Tools
- Программные потактовые симуляторы Пример: Gem5

И всё не очень подходит в нашей ситуации!




Общая схема решения






Общая схема решения



• анализ должен работать достаточно быстро, чтобы не тормозить FPGA



Общая схема решения



- анализ должен работать достаточно быстро, чтобы не тормозить FPGA
- бенчмарк запускается один раз, трасса не записывается на диск




Проблема: очки бенчмарка coremark колеблются на $\sim 2\%$ в зависимости от длины строки с флагами компиляции.

За основу возьмём два исполняемых файла (первый лучше второго). Запускаем для обоих средство профилировки, получая два файла с профилями исполнения.



Выводим статистику по функциям:






Сравнивать большое количество метрик на двух графах достаточно не удобно, поэтому можно воспользоваться режим для определения различий.




Сравнивать большое количество метрик на двух графах достаточно не удобно, поэтому можно воспользоваться режим для определения различий.





Сравнивать большое количество метрик на двух графах достаточно не удобно, поэтому можно воспользоваться режим для определения различий.



| core_bench_list: | |
|--|--|
| cycles=138825 | |
| entries=0 | |
| instrets=0 | |
| executed_nops=0 | |
| broken_timestamps=-69 | |
| cnt_insns=0 | |
| misaligned_branch_target_stalls=-2 | |
| misaligned_sfb_stalls=0 | |
| consecutive_fetch_redictects_stalls=393307 | |
| alu_data_stalls=-166 | |
| load_stalls=-268336 | |
| late_invokes=-453 | |
| late_dependency_stalls=215 | |
| mispredicted_branches=-46 | |
| mispredicted_branch_stalls=-276 | |
| hazard_stalls=-48 | |




Сужаем область поиска

Выведем карту базовых блоков заданной функции.




Сужаем область поиска


Выведем карту базовых блоков заданной функции.



Сужаем область поиска

Выведем карту базовых блоков заданной функции.





800052f0: ld a1, 8(a5) 800052f2: lbu s6, 0(a1) 800052f6: beg s7, s6, 80005204

800052fa: ld a5, 0(a5)

800052fc: bnez a5, 800052f0

Метрики

Bad Frontend hazards Structure hazards Data hazards speculation Branch target oad / Store FR after FR Control flow Compute to Memory to mispredict DIV/SQRT misalign Late ALU SFB stall compute compute Branch FPU MUL Next to target Target



Пример: Late ALU




Рис. 4: Схема рассматриваемого конвейера

Инструкция исполняется как *late*, если:

- На момент начала исполнения существует неразрешённая зависимость по данным.
- Через 3 такта зависимость по данным почти точно будет разрешена.



Пример: Late ALU


```
ld x1, addr1
                                          ld x1, addr1
                                          ld x2, addr2
ld x2. addr2
addi x1, x1, 1 (late)
                                           addi x1, x1, 1 (late)
                                           addi x2, x2, 1 (late)
addi x1, x1, 2 (late)
addi x1, x1, 3 (late)
                                           addi x1, x1, 2 (late)
addi x2, x2, 1
                                           addi x2, x2, 2 (late)
addi x2, x2, 2
                                           addi x1, x1, 3 (late)
addi x2, x2, 3
                                           addi x2, x2, 3 (late)
/* x1, x2 вычислено */
                                           /* x1 и x2 будут вычислены через 3 такта */
sd x1, addr1
                                           sd x1, addr1
sd x2, addr2
                                           sd x2, addr2
```

Рис. 5: Код без задержек

Рис. 6: Код с задержкой



Архитектура разработанного средства





В результате разработан инструмент, который:

• пригоден для поиска мест и причин снижения производительности



MKH 13/15

В результате разработан инструмент, который:

- пригоден для поиска мест и причин снижения производительности
- в большинстве сценариев способен обрабатывать данные без потери скорости выполнения на FPGA



В результате разработан инструмент, который:

- пригоден для поиска мест и причин снижения производительности
- в большинстве сценариев способен обрабатывать данные без потери скорости выполнения на FPGA
- требует лишь один запуск теста производительности для сбора всех метрик



В результате разработан инструмент, который:

- пригоден для поиска мест и причин снижения производительности
- в большинстве сценариев способен обрабатывать данные без потери скорости выполнения на FPGA
- требует лишь один запуск теста производительности для сбора всех метрик
- значительно более точен, чем профилировка известными средствами



В результате разработан инструмент, который:

- пригоден для поиска мест и причин снижения производительности
- в большинстве сценариев способен обрабатывать данные без потери скорости выполнения на FPGA
- требует лишь один запуск теста производительности для сбора всех метрик
- значительно более точен, чем профилировка известными средствами
- расширяем как в сторону добавления других микроархитектур, так и в сторону смены формата трассы.



Спасибо за внимание!

Ссылка на репозиторий с работой: github.com/khaser/stac

Ссылка на репозиторий со слайдами: github.com/khaser/stac-report





Рис. 7: QR-код ссылки на репозиторий с работой

Возможности для дальнейшей работы

- поддержка трассировки процесса, запущенного под linux
- поддержка формата трассы, с большим количеством видимых стадий выполнения инструкций
- улучшения в user experience.
 - переход на QT/GTK, интерактивность
 - возможность вводить пользователькие метрики в виде формул над существующими.

