

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN, ĐHQG-HCM

KHOA KỸ THUẬT MÁY TÍNH



BÁO CÁO ĐỒ ÁN

THIẾT KẾ VI MẠCH SỐ

**ĐỀ TÀI: THIẾT KẾ, TỐI ƯU VÀ ĐÁNH GIÁ CÔNG
MUX 4-1 (2 BIT)**

Môn học: CE222.Q22 – Thiết kế vi mạch số

Giảng viên hướng dẫn: Ngô Hiếu Trường

Thực hiện bởi:

- | | |
|-----------------------|----------|
| 1. Lê Đăng Khôi | 23520765 |
| 2. Võ Nguyễn Anh Khôi | 23520791 |

Thời gian thực hiện: 4/2026 – 5/2026

LỜI NÓI ĐẦU

Trong lĩnh vực thiết kế vi mạch tích hợp hiện nay, việc lựa chọn cấu trúc logic phù hợp để cân bằng giữa diện tích, tốc độ và công suất tiêu thụ là một bài toán tối ưu quan trọng. Trong đó, bộ chọn dữ liệu (Multiplexer) là thành phần cơ bản không thể thiếu trong các hệ thống xử lý số. Nhận thấy tầm quan trọng đó, nhóm em đã thực hiện đề tài đồ án môn học: **“THIẾT KẾ, TỐI ƯU VÀ SO SÁNH HIỆU NĂNG CỔNG MUX 4-1 (2-BIT) DỰA TRÊN CẤU TRÚC STATIC CMOS VÀ TRANSMISSION GATE”**.

Thông qua đồ án này, nhóm không chỉ hoàn thành việc thiết kế một cổng logic cụ thể mà còn rút ra được những nhận định thực tế về sự khác biệt giữa các phương pháp tiếp cận thiết kế vi mạch khác nhau trên công cụ Synopsys Custom Compiler.

Trong quá trình thực hiện đồ án, nhóm chúng em đã củng cố kiến thức lý thuyết, phát triển tư duy, kỹ năng thực hành và xây dựng nền tảng vững chắc cho các ứng dụng khác trong tương lai.

Mặc dù đã nỗ lực hết mình và hoàn thiện hệ thống đáp ứng được các bài kiểm thử, song do những giới hạn nhất định về mặt thời gian cũng như kinh nghiệm thực tiễn, báo cáo và sản phẩm thiết kế chắc chắn vẫn còn những thiếu sót. Nhóm em rất mong nhận được sự thông cảm, cũng như những lời nhận xét, góp ý quý báu từ quý thầy để em có thể tiếp tục hoàn thiện và phát triển hướng nghiên cứu này trong tương lai.

Nhóm chúng em xin chân thành cảm ơn!

NHẬN XÉT CỦA GIẢNG VIÊN

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....

....., ngày.....tháng.....năm 2026

Người nhận xét

(Ký tên và ghi rõ họ tên)

MỤC LỤC

MỤC LỤC	4
DANH MỤC HÌNH ẢNH.....	6
DANH MỤC KÝ TỰ VIẾT TẮT.....	9
THÔNG TIN THÀNH VIÊN THỰC HIỆN.....	10
Chương I. GIỚI THIỆU.....	11
1.1 Lý do chọn đề tài.....	11
1.2 Mục tiêu nghiên cứu	12
1.3 Đối tượng nghiên cứu	12
1.4 Phạm vi nghiên cứu.....	13
Chương II. TỔNG QUAN VỀ KIẾN TRÚC VÀ CÔNG NGHỆ CÔNG MUX 4-1 ...	14
2.1 Giới thiệu chung về bộ chọn dữ liệu MUX 4-1	14
2.2 Kiến trúc phân tầng và phương pháp hiện thực	15
2.2.1 Phương pháp Static CMOS (Complementary Metal-Oxide-Semiconductor).....	15
2.2.2 Phương pháp Cổng truyền (Transmission Gate - TG)	16
2.3 Các thông số tối ưu hóa cốt lõi	16
Chương III. PHÂN TÍCH VÀ THIẾT KẾ VI KIẾN TRÚC	17
3.1 Sơ đồ khối tổng quát.....	17
3.2 Phân tích thiết kế mức Transistor	17
3.2.1 Phương án 1: Cấu trúc Static CMOS (Logic tĩnh)	17
3.2.2 Phương án 2: Cấu trúc Transmission Gate (Cổng truyền)	18
3.3 Thiết kế vật lý và Tối ưu hóa kích thước (Transistor Sizing).....	19
3.4 So sánh và Đánh giá sự đánh đổi (Trade-off).....	20
Chương IV. HIỆN THỰC THIẾT KẾ VÀ MÔ PHỎNG CHỨC NĂNG	21
4.1 Quy trình thiết kế trên Synopsys Custom Compiler.....	21
4.1.1 Sơ đồ nguyên lý (Schematic) tìm tỉ lệ P/N.....	21
4.2 Thiết kế cổng MUX 4-1 bằng cấu trúc Static CMOS	23
4.2.1 Sơ đồ nguyên lý (Schematic).....	23
4.2.2 Bản vẽ Layout.....	26
4.3 Thiết kế cổng MUX 4-1 bằng cấu trúc Transmission Gate (TG).....	30

4.3.1 Sơ đồ nguyên lý (Schematic).....	30
4.3.2 Bản vẽ Layout.....	35
Chương V. ĐO ĐẶC DIỆN TÍCH, ĐỘ TRỄ, TẦN SỐ	42
5.1 Đo diện tích thiết kế MUX 4-1 (2 BIT).....	42
5.1.1 Thiết kế CMOS.....	42
5.1.2 Thiết kế Transmission Gate (TG)	42
5.2 Đo tần số, độ trễ thiết kế MUX 4-1 (2 BIT).....	43
5.2.1 Đối với thiết kế CMOS.....	43
5.2.2 Đối với thiết kế Transmission Gate	46
Chương VI. SO SÁNH HIỆU NĂNG GIỮA HAI KIỂU THIẾT KẾ (STATIC CMOS VÀ TRANSMISSION GATE)	50
NGUỒN THAM KHẢO	52

DANH MỤC HÌNH ẢNH

Hình 2.1.1: Bảng chân trị của bộ chọn dữ liệu MUX 4-1	14
Hình 2.1.2: Phương trình Boolean của bộ chọn MUX 4-1	14
Hình 2.2: Bộ MUX 4-1 được thiết kế từ MUX 2-1	15
Hình 3.1: Sơ đồ khối tổng quát MUX 4-1	17
Hình 3.2.1: Hình vẽ tay schematic khối MUX 2-1 (CMOS)	18
Hình 3.2.2: Hình vẽ tay schematic khối MUX 2-1 (Transmission Gate).....	19
Hình 4.1.1.1: Schematic, tỉ lệ $P/N = k$ của MUX 2-1 (CMOS)	21
Hình 4.1.1.2: trise, tfall, delay của MUX 2-1 (CMOS) khi tỉ lệ $P/N = 2$	22
Hình 4.2.1.3: trise, tfall, delay của MUX 2-1 (CMOS) khi tỉ lệ $P/N = 3$	22
Hình 4.2.1.1: Schematic, symbol của MUX 2-1 (CMOS)	23
Hình 4.2.1.2: Mô phỏng chức năng (schematic) của MUX 2-1 (CMOS).....	23
Hình 4.2.1.3: Schematic, symbol của MUX 4-1 (CMOS)	24
Hình 4.2.1.4: Mô phỏng chức năng (schematic) MUX 4-1 (CMOS)	24
Hình 4.2.1.5: Schematic, symbol của MUX 4-1 (2bit) (CMOS)	25
Hình 4.2.1.6: Mô phỏng chức năng (schematic) MUX 4-1 (2bit) (CMOS).....	26
Hình 4.2.2.1: Layout, Starrc của bộ MUX 2-1 (CMOS).....	27
Hình 4.2.2.2: Layout của bộ MUX 4-1 (CMOS)	27
Hình 4.2.2.3: Starrc của bộ MUX 4-1 (CMOS)	28
Hình 4.2.2.4: Mô phỏng chức năng (sau layout) MUX 4-1 (CMOS)	28
Hình 4.2.2.5: Layout của bộ MUX 4-1 (2bit) (CMOS)	29
Hình 4.2.2.6: Starrc của bộ MUX 4-1 (2bit) (CMOS)	29
Hình 4.2.2.4: Mô phỏng chức năng (sau layout) MUX 4-1 (2bit) (CMOS)	29
Hình 4.3.1.1: Schematic, Symbol của Transmission Gate (TG)	31
Hình 4.3.1.2: Schematic, Symbol của MUX 2-1 (TG).....	31
Hình 4.3.1.3: Mô phỏng chức năng (Schematic) của MUX 2-1 (TG)	32
Hình 4.3.1.4: Schematic, Symbol của MUX 4-1 (TG).....	32
Hình 4.3.1.5: Mô phỏng chức năng (Schematic) của MUX 4-1 (TG)	33
Hình 4.3.1.6: Schematic của MUX 4-1 (2bit) (TG)	34
Hình 4.3.1.7: Mô phỏng chức năng (Schematic) của MUX 4-1 (2bit) (TG)	34

Hình 4.3.2.1: Layout, Starrc của bộ MUX 2-1 (TG).....	36
Hình 4.3.2.2: Mô phỏng chức năng (Sau Layout) của bộ MUX 2-1 (TG).....	36
Hình 4.3.2.3: Layout của bộ MUX 4-1 (TG)	37
Hình 4.3.2.4: Starrc của bộ MUX 4-1 (TG)	38
Hình 4.3.2.5: Mô phỏng chức năng (Sau Layout) của bộ MUX 4-1 (TG).....	38
Hình 4.3.2.6: Layout của bộ MUX 4-1 (2bit) (TG).....	39
Hình 4.3.2.7: Starrc của bộ MUX 4-1 (2bit) (TG)	40
Hình 4.3.2.8: Mô phỏng chức năng (Sau Layout) của bộ MUX 4-1 (2bit) (TG).....	40
Hình 5.1.1: Width, length (Layout) của bộ MUX 4-1 (2bit) (CMOS)	42
Hình 5.1.2: Width, length (Layout) của bộ MUX 4-1 (2bit) (TG)	42
Hình 5.2.1.2.1: Môi trường mô phỏng CMOS	44
Hình 5.2.1.2.2: Kết quả mô phỏng CMOS (Schematic).....	44
Hình 5.2.1.2.3: Kết quả mô phỏng CMOS (Post-Layout).....	45
Hình 5.2.2.2.1: Môi trường mô phỏng Transmission Gate (TG)	47
Hình 5.2.2.2.2: Kết quả mô phỏng Transmission Gate (Schematic)	47
Hình 5.2.2.2.3: Kết quả mô phỏng Transmission Gate (Post-Layout)	48

DANH MỤC BẢNG BIỂU

Bảng 5.2.1.3: Kết quả mô phỏng (CMOS).....	45
Bảng 5.2.2.3: Kết quả mô phỏng (Transmission Gate)	48
Bảng 6.1: Bảng so sánh thông số kỹ thuật tổng hợp giữa hai thiết kế	50

DANH MỤC KÝ TỰ VIẾT TẮT

Tên viết tắt	Mô tả
TG	Transmission Gate
CMOS	Complementary Metal-Oxide-Semiconductor
MUX	Multiplexer
EDA	Electronic Design Automation
PMOS	P-type Metal-Oxide-Semiconductor
NMOS	N-type Metal-Oxide-Semiconductor
DRC	Design rule check
SoC	System on Chip
IP	Intellectual Property
PEX	Parasitic Extraction
W	Width
L	Length

THÔNG TIN THÀNH VIÊN THỰC HIỆN

Lớp: CE222.Q22

STT	Họ và tên	MSSV
1	Lê Đăng Khôi	23520765
2	Võ Nguyễn Anh Khôi	23520791

Chương I. GIỚI THIỆU

1.1 Lý do chọn đề tài

Trong xu thế thu nhỏ hóa các hệ thống điện tử hiện đại, việc tích hợp hàng tỷ transistor trên một đơn vị diện tích chip (Die Area) đã trở thành thước đo năng lực công nghệ của các hãng bán dẫn hàng đầu. Trong bối cảnh đó, bài toán tối ưu hóa các đơn vị logic cơ bản không chỉ dừng lại ở việc đảm bảo tính đúng đắn về chức năng, mà còn là sự cạnh tranh khốc liệt về hiệu suất sử dụng tài nguyên. Trong cấu trúc phân tầng của vi mạch số, bộ chọn dữ liệu (**Multiplexer - MUX**) chính là đơn vị điều hướng dòng chảy thông tin, đóng vai trò "nút giao thông" huyết mạch trong mọi hệ thống xử lý tín hiệu số.

Tiêu biểu và mang tính nền tảng nhất là cổng **MUX 4-1**, một thành phần không thể thiếu trong các kiến trúc thanh ghi, bộ xử lý ALU và các hệ thống chuyển mạch tín hiệu nội chip. Dù chỉ là một khối logic đơn giản, nhưng trong những hệ thống SoC (System on Chip) phức tạp, sự hiện diện của hàng ngàn bộ MUX đòi hỏi một giải pháp thiết kế cực kỳ khắt khe về mặt vật lý. Một sai số nhỏ về độ trễ hay sự lãng phí diện tích ở cấp độ cổng logic cơ bản cũng có thể dẫn đến sự sụt giảm hiệu năng nghiêm trọng cho toàn bộ hệ thống lớn.

Thách thức lớn nhất hiện nay chính là sự đánh đổi (Trade-off) giữa các tham số kỹ thuật: Tốc độ xử lý, diện tích layout và công suất tiêu thụ. Điều này đòi hỏi người kỹ sư phải làm chủ được tư duy thiết kế ở mức Transistor thay vì chỉ dừng lại ở mức cổng logic trừu tượng. Việc hiện thực hóa và phân tích chuyên sâu cổng MUX 4-1 thông qua hai phương pháp chủ đạo là **Static CMOS** và **Cổng truyền (Transmission Gate)** cho phép chúng ta khai thác triệt để các đặc tính vật lý của linh kiện. Trong khi Static CMOS mang lại sự ổn định tuyệt đối về mức logic, thì Transmission Gate lại mở ra khả năng tối ưu hóa diện tích Layout vượt trội – một yếu tố then chốt trong các thiết kế yêu cầu mật độ tích hợp cao.

Nhận thức rõ tầm quan trọng của việc tối ưu hóa từ những khối sơ đẳng nhất để tạo nên những hệ thống vĩ đại, nhóm đã quyết định thực hiện đề tài: **“Thiết kế, tối ưu và đánh giá hiệu năng cổng MUX 4-1 (2-bit) trên công nghệ CMOS”**. Với sự hướng dẫn của ThS. Ngô Hiếu Trường, nhóm đã có cơ hội thực tiễn để rèn luyện tư duy thiết kế luận lý số chuyên sâu. Thông qua quy trình thiết kế chuẩn công nghiệp từ sơ đồ Schematic, bản vẽ Layout cho đến mô phỏng đo đặc độ trễ và tần số trên công cụ **Synopsys Custom Compiler**, nhóm kỳ vọng sẽ củng cố vững chắc nền tảng kỹ thuật, sẵn sàng tiếp cận với các tiêu chuẩn thiết kế vi mạch chuyên nghiệp.

1.2 Mục tiêu nghiên cứu

Đồ án hướng tới việc thiết kế, tối ưu hóa và hiện thực hóa cổng logic MUX 4-1 (2-bit) ở mức vật lý với các mục tiêu cụ thể như sau:

- Thiết kế vi kiến trúc đa phương pháp: Thực hiện mô hình hóa và thiết kế sơ đồ nguyên lý (Schematic) cho cổng MUX 4-1 dựa trên hai nền tảng cấu trúc khác nhau: Static CMOS (Logic tĩnh truyền thống) và Transmission Gate (Cổng truyền) nhằm đánh giá sự khác biệt về đặc tính điện học.
- Tối ưu hóa hiệu năng (Performance Optimization): Tính toán và xác định kích thước transistor (W/L) hợp lý cho từng phương án thiết kế. Áp dụng kỹ thuật tối ưu hóa tỷ lệ P/N và phương pháp nỗ lực logic (Logical Effort) nhằm đạt được sự cân bằng giữa độ trễ lan truyền (t_{pd}) và tần số hoạt động cực đại (f_{max}).
- Tối ưu hóa tài nguyên và diện tích (Area Optimization): Thực hiện thiết kế Layout cho cả hai cấu trúc trên công cụ Synopsys Custom Compiler, tuân thủ nghiêm ngặt các quy tắc thiết kế (Design Rule Check - DRC). Mục tiêu là tối ưu hóa việc sắp xếp linh kiện và đi dây để giảm thiểu diện tích chip và các tụ điện ký sinh tại nút đầu ra.
- Kiểm chứng và đánh giá định lượng: Thiết lập môi trường mô phỏng trên Custom WaveView, thực hiện đo đạc trực tiếp các thông số kỹ thuật thực tế như độ trễ (Delay), thời gian tăng/giảm (Rise/Fall time) và tính toán tần số và diện tích. Từ đó, thực hiện phân tích so sánh định lượng giữa hai phương pháp thiết kế để tìm ra giải pháp tối ưu cho các hệ thống vi mạch yêu cầu mật độ tích hợp cao.

1.3 Đối tượng nghiên cứu

Đồ án tập trung nghiên cứu sâu vào các khía cạnh cốt lõi của thiết kế vi mạch số ở mức vật lý (Physical Level) và các phương pháp tối ưu hóa transistor, bao gồm:

- Cấu trúc logic và chức năng: Phân tích nguyên lý hoạt động, bảng chân trị và phương trình logic của bộ chọn dữ liệu MUX 4-1 (2-bit), đảm bảo tính chính xác về mặt chức năng trong việc điều hướng tín hiệu.
- Phương pháp thiết kế mức Transistor: Nghiên cứu và triển khai thiết kế dựa trên hai phương pháp luận chủ đạo:
 - + *Static CMOS*: Sử dụng mạng kéo lên (Pull-up) và kéo xuống (Pull-down) truyền thống để đạt được khả năng khôi phục mức logic (Restoring logic) tối ưu.
 - + *Transmission Gate (TG)*: Sử dụng các cặp transistor NMOS và PMOS song song nhằm tối ưu hóa số lượng linh kiện và diện tích chip.
- Kỹ thuật tối ưu hóa vật lý (Physical Optimization):

+ *Kích thước Transistor (W/L): Nghiên cứu tầm ảnh hưởng của kích thước kênh dẫn đến điện trở, điện dung ký sinh, từ đó cân bằng giữa diện tích và tốc độ.*

+ *Thiết kế Layout: Áp dụng các quy tắc thiết kế (Design Rules) để tối ưu hóa việc sắp xếp linh kiện và đi dây, giảm thiểu ảnh hưởng của các yếu tố ký sinh hậu thiết kế.*

1.4 Phạm vi nghiên cứu

Để đảm bảo tính chuyên sâu và hoàn thiện của đề tài trong khuôn khổ đồ án môn học thiết kế vi mạch vật lý, phạm vi nghiên cứu được xác định cụ thể như sau:

- Về mặt thiết kế hệ thống: Đồ án tập trung vào việc thiết kế và tối ưu hóa cổng MUX 4-1 ở mức transistor (Full-custom design) cho cả hai cấu trúc Static CMOS và Transmission Gate. Nghiên cứu giới hạn ở việc xây dựng một khối chức năng độc lập (IP Block), tập trung vào cấu trúc vật lý của 2 bit dữ liệu ngõ ra, chưa bao gồm việc tích hợp khối này vào các hệ thống số phức tạp hơn hay các mạch ngoại vi giao tiếp.
- Về mặt kiểm chứng và đánh giá: Đồ án thực hiện trọn vẹn hai công đoạn kiểm tra quan trọng trong luồng thiết kế vi mạch tùy biến:

+ *Mô phỏng mức sơ đồ nguyên lý (Schematic/Pre-Layout Simulation):* Thực hiện mô phỏng dựa trên sơ đồ transistor lý tưởng để kiểm chứng tính đúng đắn của bảng chân trị, xác định các thông số vận hành cơ bản về dòng điện và điện áp ngõ ra.

+ *Mô phỏng Layout/Post-Layout Simulation:* Thực hiện mô phỏng trên bản vẽ Layout thực tế sau khi đã thực hiện trích xuất tham số ký sinh (Parasitic Extraction). Công đoạn này cho phép đánh giá chính xác tác động của điện trở và điện dung ký sinh từ các đường dây kim loại và lớp khuếch tán lên độ trễ (Delay) và công suất tiêu thụ, chứng minh khả năng hoạt động ổn định của mạch trong điều kiện vật lý thực tế.


- Về mặt công cụ (EDA Tools): Đồ án giới hạn việc sử dụng hệ sinh thái phần mềm từ Synopsys, bao gồm:
 - + *Custom Compiler:* Sử dụng để thiết kế sơ đồ nguyên lý (Schematic Capture) và bản vẽ Layout Design.
 - + *Custom WaveView:* Sử dụng để phân tích dạng sóng, thực hiện các phép đo đặc định lượng trực tiếp từ kết quả mô phỏng để lấy số liệu đánh giá.

Chương II. TỔNG QUAN VỀ KIẾN TRÚC VÀ CÔNG NGHỆ

CÔNG MUX 4-1


2.1 Giới thiệu chung về bộ chọn dữ liệu MUX 4-1

Bộ chọn dữ liệu (Multiplexer - MUX) là một thành phần cơ bản và trọng yếu trong thiết kế vi mạch số, đóng vai trò như một hệ thống chuyển mạch logic cho phép điều hướng dòng chảy thông tin nội chip. MUX 4-1 được định nghĩa là một mạch tổ hợp có khả năng tiếp nhận 4 nguồn dữ liệu đầu vào (I_0, I_1, I_2, I_3) và trích xuất duy nhất một giá trị tại ngõ ra (Y) thông qua sự điều khiển của tổ hợp 2 bit chọn (S_1, S_0).



Hình 2.1.1: Bảng chân trị của bộ chọn dữ liệu MUX 4-1

Về mặt toán học, chức năng của MUX 4-1 được mô tả qua phương trình Boolean tổng quát:




$$Z = (A.\bar{S}_0.\bar{S}_1) + (B.\bar{S}_0.S_1) + (C.S_0.\bar{S}_1) + (D.S_0.S_1)$$

Hình 2.1.2: Phương trình Boolean của bộ chọn MUX 4-1

Sức mạnh của MUX 4-1 nằm ở khả năng nén dữ liệu và chia sẻ tài nguyên. Trong các kiến trúc vi xử lý hiện đại, MUX 4-1 không chỉ xuất hiện trong các bộ ALU để lựa chọn toán hạng, mà còn là thành phần lõi trong các hệ thống bus dữ liệu, giúp giảm thiểu đáng kể số lượng đường dây dẫn (routing) cần thiết trên bề mặt chip.

2.2 Kiến trúc phân tầng và phương pháp hiện thực

Về mặt kiến trúc, thay vì thiết kế một khối logic cồng kềnh, MUX 4-1 thường được xây dựng trên nền tảng cấu trúc phân tầng (Hierarchical Architecture) từ các khối MUX 2-1 cơ bản. Mô hình này giúp đơn giản hóa quá trình thiết kế vật lý và tối ưu hóa việc phân phối tín hiệu chọn.



4:1 MUX using 2:1 MUXes

Hình 2.2: Bộ MUX 4-1 được thiết kế từ MUX 2-1

Quy trình vận hành điều hướng dữ liệu được mô tả qua hai giai đoạn tầng bậc:

- Giai đoạn 1 (Tầng sơ cấp): Sử dụng 2 bộ MUX 2-1 song song. Bộ thứ nhất chọn giữa I_0/I_1 , bộ thứ hai chọn giữa I_2/I_3 . Cả hai đều được điều khiển bởi bit trọng số thấp S_0 .
- Giai đoạn 2 (Tầng thứ cấp): Sử dụng bộ MUX 2-1 cuối cùng để nhận tín hiệu từ tầng sơ cấp và thực hiện lựa chọn cuối cùng dựa trên bit trọng số cao S_1 .

Để đạt được hiệu quả tối ưu về mặt vi mạch (Hardware Efficiency), đồ án tập trung nghiên cứu 2 phương pháp hiện thực ở mức transistor:

2.2.1 Phương pháp Static CMOS (Complementary Metal-Oxide-Semiconductor)

Khác với phương pháp sử dụng các cổng logic rời rạc, kiến trúc này triển khai trực tiếp biểu thức Boolean $Y = A.S' + B.S$ vào một khối logic duy nhất.

- Nguyên lý:

+ *Mạng kéo xuống (Pull-down Network): Sử dụng các transistor NMOS mắc nối tiếp và song song để hiện thực hóa nhánh dẫn xuống GND khi có sự kết hợp đúng của tín hiệu chọn S và dữ liệu đầu vào.*

+ *Mạng kéo lên (Pull-up Network): Sử dụng các transistor PMOS mắc đối ngẫu để dẫn lên VDD.*

- Đặc điểm: Do cấu trúc CMOS thường đảo pha tín hiệu ngõ ra, một bộ Inverter được thêm vào cuối cùng để khôi phục đúng giá trị logic Y. Cách tiếp cận này giúp giảm số lượng tầng logic, từ đó tối ưu hóa độ trễ hơn so với việc kết nối các công logic đơn lẻ.

2.2.2 Phương pháp Cổng truyền (Transmission Gate - TG)

Đây là giải pháp tối ưu hóa hiện đại bằng cách sử dụng các công tắc analog từ transistor.

- Nguyên lý: Mỗi bộ MUX 2-1 được rút gọn thành 1 cặp cổng truyền (mỗi TG gồm 1 NMOS và 1 PMOS mắc song song). Khi bit chọn kích hoạt, một cổng truyền sẽ đóng lại và dẫn trực tiếp tín hiệu đầu vào ra ngõ ra.
- Đặc điểm: Tối ưu hóa tài nguyên (Area-efficient) mạnh mẽ. Bằng cách loại bỏ các mạng Pull-up/down phức tạp, kiến trúc TG giảm tới hơn 50% số lượng transistor so với Static CMOS. Đây là giải pháp lý tưởng cho các thiết kế yêu cầu độ trễ thấp và mật độ tích hợp cao, mặc dù đòi hỏi sự tính toán kỹ lưỡng để tránh suy giảm điện áp trên các chuỗi dẫn dài.

2.3 Các thông số tối ưu hóa cốt lõi


Để đánh giá sự thành công của thiết kế, đồ án tập trung vào 3 chỉ số kỹ thuật:

- Độ trễ lan truyền (t_{pd}): Khoảng thời gian từ khi bit chọn hoặc dữ liệu thay đổi đến khi ngõ ra xác lập giá trị mới.
- Tần số hoạt động cực đại (f_{max}): Giới hạn tốc độ xử lý của mạch, được xác định bởi đường dẫn trễ nhất qua 2 tầng MUX 2-1.
- Diện tích bề mặt (Silicon Area): Tổng kích thước layout của các transistor và đường dây nối trong Layout, mục tiêu là đạt được mật độ cao nhất mà vẫn tuân thủ các quy tắc thiết kế (DRC).

Chương III. PHÂN TÍCH VÀ THIẾT KẾ VI KIẾN TRÚC

3.1 Sơ đồ khối tổng quát

Hệ thống MUX 4-1 (2-bit) được xây dựng dựa trên nguyên lý thiết kế phân tầng, chia nhỏ bài toán chọn dữ liệu 4 cổng thành các khối chức năng cơ bản. Kiến trúc tổng quát bao gồm 3 khối MUX 2-1 (2-bit) phối hợp với nhau theo cấu trúc hình cây (Tree Structure).




Hình 3.1: Sơ đồ khối tổng quát MUX 4-1

3.2 Phân tích thiết kế mức Transistor

3.2.1 Phương án 1: Cấu trúc Static CMOS (Logic tĩnh)

Khối MUX 2-1 trong phương án này được xây dựng như một cổng tổ hợp phức hợp, tối ưu hóa số lượng transistor bằng cách ghép nối trực tiếp các nhánh dữ liệu vào mạng Pull-up và Pull-down. Nhiệm vụ của khối này là thực thi hàm logic: $Y = A.S' + B.S$




Hình 3.2.1: Hình vẽ tay schematic khối MUX 2-1 (CMOS)

- Kiến trúc mạng (Netlist)
 - + Mạng Pull-up (PMOS): Được thiết kế với các nhánh song song và nối tiếp để đảm bảo ngõ ra Y' lên mức cao khi ($A=0$ và $S=0$) hoặc ($B=0$ và $S=1$).
 - + Mạng Pull-down (NMOS): Thực hiện chức năng kéo ngõ ra Y' xuống mức thấp khi ($A=1$ và $S=0$) hoặc ($B=1$ và $S=1$).
 - + Khối phục hồi (Inverter): Tín hiệu sau khi đi qua khối tổ hợp sẽ bị đảo, do đó hệ thống sử dụng một tầng Inverter cuối cùng để xuất ra kết quả Y chính xác theo bảng chân trị.
- Đặc điểm vận hành:
 - + Phương pháp này thể hiện tính chất Restoring Logic tuyệt vời vì ngõ ra được kết nối trực tiếp với nguồn hoặc đất thông qua kênh dẫn transistor, không bị sụt áp ngưỡng.
 - + Việc sử dụng ít tầng logic giúp giảm đáng kể độ trễ lan truyền tích lũy so với cấu trúc CMOS truyền thống dùng cổng AND/OR rời rạc.

3.2.2 Phương án 2: Cấu trúc Transmission Gate (Cổng truyền)

Khối MUX 2-1 được tái cấu trúc hoàn toàn bằng cách sử dụng các "công tắc" analog thay vì các cổng logic điện áp.



Hình 3.2.2: Hình vẽ tay schematic khối MUX 2-1 (Transmission Gate)

- Kiến trúc khối: Mỗi khối MUX 2-1 bao gồm 1 cặp Transmission Gate (TG). Mỗi TG được cấu tạo từ một NMOS và một PMOS mắc song song, điều khiển bởi tín hiệu chọn S và S'.
- Nguyên lý chuyển mạch:
 - + Khi $S=0$, khối TG thứ nhất dẫn dữ liệu A trực tiếp ra ngõ ra.
 - + Khi $S=1$, khối TG thứ hai dẫn dữ liệu B.
- Đặc điểm tối ưu: Kiến trúc này loại bỏ hoàn toàn mạng Pull-up/Pull-down phức tạp, giúp giảm thiểu điện dung ký sinh tại nút trung gian.
 - + Tốc độ đáp ứng cực nhanh do tín hiệu được dẫn thay vì được tái tạo, giúp tối ưu hóa tần số hoạt động cực đại (f_{max}).

3.3 Thiết kế vật lý và Tối ưu hóa kích thước (Transistor Sizing)

Việc tính toán kích thước transistor (W/L) là bước then chốt để đạt được các chỉ số hiệu năng mục tiêu:

- Tối ưu hóa độ trễ (Speed): Trong cấu trúc TG, kích thước transistor được mở rộng (Upsizing) để giảm điện trở kênh dẫn (R_{on}), giúp quá trình sạc/xả tụ tải diễn ra nhanh hơn.
 - + Trong cấu trúc CMOS, tỷ lệ giữa PMOS và NMOS (thường là W_p xấp xỉ $2W_n$) được thiết kế để cân bằng thời gian tăng và giảm (Rise/Fall time).

- Tối ưu hóa diện tích (Area): Áp dụng kỹ thuật chia sẻ vùng khuếch tán (Diffusion Sharing) trong Layout để giảm thiểu khoảng cách giữa các transistor.
+ So với Static CMOS (đòi hỏi ít nhất 12 transistor cho 1 bit MUX 2-1), phương án TG chỉ cần 4 transistor dữ liệu và 2 transistor cho bộ đảo tín hiệu chọn, giúp tiết kiệm hơn 50% diện tích Silicon.

3.4 So sánh và Đánh giá sự đánh đổi (Trade-off)

Kiến trúc vi mạch trong đồ án thể hiện rõ nét bài toán Area-Speed Trade-off:

- Phương án Static CMOS: Đánh đổi diện tích và độ trễ để lấy độ tin cậy. Mạch hoạt động bền bỉ, ít nhạy cảm với nhiễu và sụt áp, phù hợp cho các hệ thống yêu cầu độ ổn định cao.
- Phương án Transmission Gate: Đánh đổi khả năng khôi phục mức logic để lấy tốc độ và diện tích. Đây là điểm đột phá về hiệu năng, cho phép hệ thống vận hành ở tần số cao hơn và chiếm dụng ít tài nguyên layout hơn.

Chương IV. HIỆN THỰC THIẾT KẾ VÀ MÔ PHỎNG CHỨC NĂNG

4.1 Quy trình thiết kế trên Synopsys Custom Compiler


Để hiện thực hóa cổng MUX 4-1, đồ án tuân thủ quy trình thiết kế vi mạch chuẩn công nghiệp (Full-custom Design Flow)

- Thiết kế Sơ đồ nguyên lý (Schematic Capture): Xây dựng cấu trúc mức Transistor.
- Thiết kế Layout: Vẽ bản vẽ vật lý cho chip.
- Kiểm tra quy tắc thiết kế (DRC): Đảm bảo bản vẽ có thể chế tạo được.

4.1.1 Sơ đồ nguyên lý (Schematic) tìm tỉ lệ P/N

Mạch MUX 2-1 (khối cơ sở) được thiết kế theo kiểu logic tổ hợp phức hợp. Thay vì dùng các cổng rời rạc, các transistor NMOS và PMOS được kết nối thành mạng lưới nối tiếp/song song để thực hiện hàm $Y = A.S' + B.S$.


- Ngõ vào: A, B (Dữ liệu), S (Tín hiệu chọn).
- Ngõ ra: Y (Sau khi qua bộ Inverter để khôi phục đúng pha logic).
- Kích thước Transistor: Tỷ lệ W/L được đặt ẩn k để tìm ra tỉ lệ đạt được thời gian tăng/giảm (Rise/Fall time) cân bằng, tối ưu diện tích, giảm điện dung ký sinh, cân bằng công suất và tốc độ delay, khả năng chống nhiễu.



Hình 4.1.1.1: Schematic, tỉ lệ $P/N = k$ của MUX 2-1 (CMOS)



Hình 4.1.1.2: t_{rise} , t_{fall} , delay của MUX 2-1 (CMOS) khi tỉ lệ P/N = 2



Hình 4.1.1.3: t_{rise} , t_{fall} , delay của MUX 2-1 (CMOS) khi tỉ lệ P/N = 3

Ưu tiên diện tích Layout (Area Optimization)

- Khi tăng tỷ lệ lên 3, kích thước của các transistor PMOS trong mạch (đặc biệt là mạch MUX có nhiều transistor mắc nối tiếp) sẽ phình ra rất lớn.
- Việc chọn tỷ lệ 2:1 giúp thu hẹp đáng kể diện tích các vùng khuếch tán (Active area), giúp Layout gọn gàng và dễ chạy dây hơn, giúp tiết kiệm diện tích.

Giảm điện dung ký sinh (Parasitic Capacitance)

- Transistor PMOS càng to thì điện dung ký sinh tại cực cổng (C_g) và cực máng (C_d) càng lớn.
- Tỷ lệ 2:1 giúp giảm bớt tải cho tầng đứng trước, từ đó cải thiện tốc độ chung của toàn hệ thống thay vì chỉ tập trung vào sự đối xứng của một cổng đơn lẻ.

Khả năng chống nhiễu (Noise Margin)

- Qua mô phỏng, điểm lật trạng thái (V_M) của tỷ lệ 2:1 vẫn nằm rất gần mức $V_{DD}/2$ (khoảng 0.5V - 0.55V với nguồn 1.2V).
- Sự chênh lệch về lề chống nhiễu giữa 2:1 và 3:1 là không đáng kể, nên không cần thiết phải đánh đổi quá nhiều diện tích chỉ để lấy sự đối xứng tuyệt đối.


Trong quá trình thiết kế, mặc dù mô phỏng cho thấy tỷ lệ $W_p/W_n = 3$ giúp cân bằng thời gian cạnh lên và cạnh xuống ($t_{rise} \approx t_{fall}$) tốt hơn, nhóm vẫn quyết định sử dụng tỷ lệ 2:1 vì những lý do trên.

4.2 Thiết kế cổng MUX 4-1 bằng cấu trúc Static CMOS


4.2.1 Sơ đồ nguyên lý (Schematic)

Mạch MUX 2-1 được thiết kế theo kiểu logic tổ hợp phức hợp. Thay vì dùng các cổng rời rạc, các transistor NMOS và PMOS được kết nối thành mạng lưới nối tiếp/song song để thực hiện hàm $Y = A.S' + B.S$.

- Ngõ vào: A, B (Dữ liệu), S (Tín hiệu chọn).
- Ngõ ra: Y (Sau khi qua bộ Inverter để khôi phục đúng pha logic).
- Kích thước Transistor: $W_p = 0.72\mu$ và $W_n = 0.36\mu$. Tỷ lệ W/L là 2 đã được tìm ra từ mô phỏng trước đó. L của cả PMOS và NMOS là 0.1μ .



Hình 4.2.1.1: Schematic, symbol của MUX 2-1 (CMOS)



Hình 4.2.1.2: Mô phỏng chức năng (schematic) của MUX 2-1 (CMOS)


Chú thích các đường tín hiệu:

- Đường màu Đỏ (S): Tín hiệu điều khiển (Select).
- Đường màu Tím (A): Tín hiệu dữ liệu ngõ vào thứ nhất.
- Đường màu Xanh lá (B): Tín hiệu dữ liệu ngõ vào thứ hai.
- Đường màu Vàng (Y): Tín hiệu dữ liệu ngõ ra cuối cùng.


Mô tả quy trình hoạt động:

- Giai đoạn $S = 1$ (Từ 0ns đến 10ns):
 - + Trong khoảng thời gian này, tín hiệu điều khiển S (đỏ) đang ở mức logic cao (V_{DD}).
 - + Theo nguyên lý của bộ chọn dữ liệu, khi $S = 1$, ngõ ra Y sẽ "bám" theo tín hiệu tại cổng A .
 - + Quan sát: Dạng sóng ngõ ra Y (vàng) có chu kỳ, pha và biên độ hoàn toàn trùng khớp với tín hiệu ngõ vào A (tím), bất kể trạng thái của ngõ vào B . Điều này chứng minh nhánh logic chọn A hoạt động chính xác.
- Giai đoạn $S = 0$ (Từ 10ns đến 20ns):
 - + Tại thời điểm 10ns, tín hiệu S chuyển xuống mức logic thấp (GND).
 - + Lúc này, mạch thực hiện chuyển mạch, ngõ ra Y ngừng nhận tín hiệu từ A và bắt đầu chọn tín hiệu từ cổng B .
 - + Quan sát: Dạng sóng ngõ ra Y (vàng) lập tức thay đổi tần số và pha để đồng nhất với tín hiệu ngõ vào B (xanh lá). Nhánh logic chọn B đã được kích hoạt thành công.

Mạch MUX 4-1 được thiết kế bằng cách phối hợp 3 khối MUX (2-1) theo cấu trúc hình cây kết hợp với 2 tín hiệu S_0 và S_1 để lựa chọn tín hiệu ngõ vào.



Hình 4.2.1.3: Schematic, symbol của MUX 4-1 (CMOS)




Hình 4.2.1.4: Mô phỏng chức năng (schematic) MUX 4-1 (CMOS)

Chú thích các đường tín hiệu (theo thứ tự từ trên xuống):


- Đường Đỏ (S_1): Bit chọn trọng số cao.
- Đường Tím (S_0): Bit chọn trọng số thấp.
- Đường Xanh lá (I_0): Dữ liệu ngõ vào 0.
- Đường Vàng (I_1): Dữ liệu ngõ vào 1.
- Đường Xanh dương (I_2): Dữ liệu ngõ vào 2.
- Đường Cam (I_3): Dữ liệu ngõ vào 3.
- Đường Hồng (Y): Tín hiệu ngõ ra cuối cùng.

Phân tích các giai đoạn hoạt động:

- Trường hợp $\{S_1, S_0\} = \{1, 1\}$ (0ns – 10ns): Ngõ ra Y (hồng) bám theo tín hiệu của I_3 (cam).
- Trường hợp $\{S_1, S_0\} = \{1, 0\}$ (10ns – 20ns): Ngõ ra Y chuyển sang chọn dữ liệu từ I_2 (xanh dương).
- Trường hợp $\{S_1, S_0\} = \{0, 1\}$ (20ns – 30ns): Tín hiệu điều khiển thay đổi, ngõ ra Y bám theo I_1 (vàng).
- Trường hợp $\{S_1, S_0\} = \{0, 0\}$ (30ns – 40ns): Ngõ ra Y cuối cùng bám theo tín hiệu I_0 (xanh lá).



Hình 4.2.1.5: Schematic, symbol của MUX 4-1 (2bit) (CMOS)



Hình 4.2.1.6: Mô phỏng chức năng (schematic) MUX 4-1 (2bit) (CMOS)

Các cổng vào (Cửa A, B, C, D) đã được ép giá trị điện áp cố định tương ứng với các số nhị phân từ 0 đến 3:

- Cửa A ($S_1S_0 = 00$): Cả hai chân A_1, A_0 nối GND (Xuất ra 00_2).
- Cửa B ($S_1S_0 = 01$): Chân B_1 nối GND, chân B_0 nối nguồn VDC 1.2V (Xuất ra 01_2).
- Cửa C ($S_1S_0 = 10$): Chân C_1 nối VDC 1.2V, chân C_0 nối GND (Xuất ra 10_2).
- Cửa D ($S_1S_0 = 11$): Cả hai chân D_1, D_0 nối VDC 1.2V (Xuất ra 11_2).

Chú thích các đường tín hiệu trong hình:


- Đường Đỏ (S_1): Tín hiệu chọn trọng số cao.
- Đường Hồng (S_0): Tín hiệu chọn trọng số thấp.
- Đường Xanh dương (Y_1): Ngõ ra trọng số cao của bộ MUX 2-bit.
- Đường Cam (Y_0): Ngõ ra trọng số thấp của bộ MUX 2-bit.

Phân tích kết quả mô phỏng:


- Khoảng 30ns – 35ns ($S_1=0, S_0=0$): Cả Y_1 và Y_0 đều ở mức thấp (0V). Mạch chọn đúng giá trị từ Cửa A.
- Khoảng 35ns – 40ns ($S_1=0, S_0=1$): Y_1 mức thấp, Y_0 nhảy lên mức cao (1.2V). Mạch chọn đúng giá trị từ Cửa B.
- Khoảng 40ns – 45ns ($S_1=1, S_0=0$): Y_1 mức cao, Y_0 mức thấp. Mạch chọn đúng giá trị từ Cửa C.
- Khoảng 45ns – 50ns ($S_1=1, S_0=1$): Cả Y_1 và Y_0 đều ở mức cao. Mạch chọn đúng giá trị từ Cửa D.

4.2.2 Bản vẽ Layout

Layout được thiết kế dựa trên sơ đồ nguyên lý đã tối ưu.



Hình 4.2.2.3: Starrc của bộ MUX 4-1 (CMOS)



Hình 4.2.2.4: Mô phỏng chức năng (sau layout) MUX 4-1 (CMOS)


Chú thích các đường tín hiệu (theo thứ tự từ trên xuống):

- Đường Đỏ (S_1): Bit chọn trọng số cao.
- Đường Tím (S_0): Bit chọn trọng số thấp.
- Đường Xanh lá (I_0): Dữ liệu ngõ vào 0.
- Đường Vàng (I_1): Dữ liệu ngõ vào 1.
- Đường Xanh dương (I_2): Dữ liệu ngõ vào 2.
- Đường Cam (I_3): Dữ liệu ngõ vào 3.
- Đường Hồng (Y): Tín hiệu ngõ ra cuối cùng.


Phân tích các giai đoạn hoạt động:

- Trường hợp $\{S_1, S_0\} = \{1, 1\}$ (0ns – 10ns): Ngõ ra Y (hồng) bám theo tín hiệu của I_3 (cam).


- Trường hợp $\{S_1, S_0\} = \{1, 0\}$ (10ns – 20ns): Ngõ ra Y chuyển sang chọn dữ liệu từ I_2 (xanh dương).
- Trường hợp $\{S_1, S_0\} = \{0, 1\}$ (20ns – 30ns): Tín hiệu điều khiển thay đổi, ngõ ra Y bám theo I_1 (vàng).
- Trường hợp $\{S_1, S_0\} = \{0, 0\}$ (30ns – 40ns): Ngõ ra Y cuối cùng bám theo tín hiệu I_0 (xanh lá).



Hình 4.2.2.5: Layout của bộ MUX 4-1 (2bit) (CMOS)



Hình 4.2.2.6: Starrc của bộ MUX 4-1 (2bit) (CMOS)



Hình 4.2.2.4: Mô phỏng chức năng (sau layout) MUX 4-1 (2bit) (CMOS)

Các cổng vào (Cửa A, B, C, D) đã được ép giá trị điện áp cố định tương ứng với các số nhị phân từ 0 đến 3:

- Cửa A ($S_1S_0 = 00$): Cả hai chân A_1, A_0 nối GND (Xuất ra 00_2).
- Cửa B ($S_1S_0 = 01$): Chân B_1 nối GND, chân B_0 nối nguồn VDC 1.2V (Xuất ra 01_2).
- Cửa C ($S_1S_0 = 10$): Chân C_1 nối VDC 1.2V, chân C_0 nối GND (Xuất ra 10_2).
- Cửa D ($S_1S_0 = 11$): Cả hai chân D_1, D_0 nối VDC 1.2V (Xuất ra 11_2).

Chú thích các đường tín hiệu trong hình:

- Đường Đỏ (S_1): Tín hiệu chọn trọng số cao.
- Đường Hồng (S_0): Tín hiệu chọn trọng số thấp.
- Đường Xanh dương (Y_1): Ngõ ra trọng số cao của bộ MUX 2-bit.
- Đường Cam (Y_0): Ngõ ra trọng số thấp của bộ MUX 2-bit.

Phân tích kết quả mô phỏng:


- Khoảng 30ns – 35ns ($S_1=0, S_0=0$): Cả Y_1 và Y_0 đều ở mức thấp (0V). Mạch chọn đúng giá trị từ Cửa A.
- Khoảng 35ns – 40ns ($S_1=0, S_0=1$): Y_1 mức thấp, Y_0 nhảy lên mức cao (1.2V). Mạch chọn đúng giá trị từ Cửa B.
- Khoảng 40ns – 45ns ($S_1=1, S_0=0$): Y_1 mức cao, Y_0 mức thấp. Mạch chọn đúng giá trị từ Cửa C.
- Khoảng 45ns – 50ns ($S_1=1, S_0=1$): Cả Y_1 và Y_0 đều ở mức cao. Mạch chọn đúng giá trị từ Cửa D.

4.3 Thiết kế cổng MUX 4-1 bằng cấu trúc Transmission Gate (TG)


4.3.1 Sơ đồ nguyên lý (Schematic)

Khối MUX 2-1 kiến trúc TG sử dụng các cặp transistor truyền dẫn song song.


- Hoạt động: Khi $S=1$, cặp TG phía trên đóng, dẫn A ra Y. Khi $S=0$, cặp TG phía dưới đóng, dẫn B ra Y.
- Ưu điểm: Loại bỏ mạng Pull-up/down phức tạp, giảm số lượng transistor xuống mức tối thiểu (chỉ 6 transistor cho 1 bit MUX 2-1 bao gồm cả bộ đảo pha tín hiệu chọn).



Hình 4.3.1.1: Schematic, Symbol của Transmission Gate (TG)



Hình 4.3.1.2: Schematic, Symbol của MUX 2-1 (TG)



Hình 4.3.1.3: Mô phỏng chức năng (Schematic) của MUX 2-1 (TG)


Chú thích các đường tín hiệu:

- Đường màu Đỏ (In_0): Tín hiệu dữ liệu ngõ vào thứ nhất.
- Đường màu Hồng (In_1): Tín hiệu dữ liệu ngõ vào thứ hai.
- Đường màu Vàng (S): Tín hiệu điều khiển chọn (Select).
- Đường màu Xanh lá (Y): Tín hiệu ngõ ra cuối cùng.


Phân tích cơ chế hoạt động:

- Giai đoạn S = 0 (Mức thấp):
 - + Quan sát tại các khoảng thời gian tín hiệu điều khiển Vàng (S) ở mức 0V (ví dụ từ 7.5ns đến 12.5ns trên trục thời gian).
 - + Kết quả: Dạng sóng ngõ ra Xanh lá (Y) có tần số và trạng thái logic biến thiên hoàn toàn trùng khớp với ngõ vào Đỏ (In_0).
- Giai đoạn S = 1 (Mức cao):
 - + Quan sát khi tín hiệu điều khiển Vàng (S) nhảy lên mức cao 1.2V (ví dụ từ 0ns đến 7.5ns).
 - + Mạch thực hiện ngắt nhánh In_0 và kết nối ngõ ra với nhánh dữ liệu In_1.
 - + Kết quả: Dạng sóng ngõ ra Xanh lá (Y) thay đổi pha và chu kỳ để bám sát theo tín hiệu Hồng (In_1).

Mạch MUX 4-1 được thiết kế bằng cách phối hợp 3 khối MUX (2-1) theo cấu trúc hình cây kết hợp với 2 tín hiệu S₀ và S₁ để lựa chọn tín hiệu ngõ vào.



Hình 4.3.1.4: Schematic, Symbol của MUX 4-1 (TG)



Hình 4.3.1.5: Mô phỏng chức năng (Schematic) của MUX 4-1 (TG)


Chú thích các đường tín hiệu (Thứ tự từ trên xuống):

- Đường Đỏ (D_0): Dữ liệu ngõ vào cổng 0.
- Đường Tím (D_1): Dữ liệu ngõ vào cổng 1.
- Đường Xanh lá (D_2): Dữ liệu ngõ vào cổng 2.
- Đường Vàng (D_3): Dữ liệu ngõ vào cổng 3.
- Đường Xanh dương (S_1): Bit chọn trọng số cao.
- Đường Cam (S_0): Bit chọn trọng số thấp.
- Đường Hồng (Y): Tín hiệu ngõ ra cuối cùng.


Phân tích cơ chế hoạt động theo bảng chân trị:

Mạch vận hành dựa trên tổ hợp của $\{S_1, S_0\}$ để điều hướng luồng dữ liệu:

- Giai đoạn $\{S_1, S_0\} = \{1, 1\}$ (0ns – 15ns):
Tín hiệu S_1 (xanh dương) và S_0 (cam) đều ở mức cao (1.2V).
Kết quả: Ngõ ra Hồng (Y) có dạng sóng hoàn toàn trùng khớp với Vàng (D_3).
Mạch chọn cổng D_3 thành công.
- Giai đoạn $\{S_1, S_0\} = \{1, 0\}$ (15ns – 30ns):
 S_1 duy trì mức cao, S_0 chuyển xuống mức thấp.
Kết quả: Ngõ ra Hồng (Y) lập tức thay đổi chu kỳ và pha để bám theo Xanh lá (D_2).
- Giai đoạn $\{S_1, S_0\} = \{0, 1\}$ (30ns – 45ns):
 S_1 xuống mức thấp, S_0 lên mức cao.
Kết quả: Ngõ ra Hồng (Y) đồng bộ với tín hiệu Tím (D_1).
- Giai đoạn $\{S_1, S_0\} = \{0, 0\}$ (Sau 45ns):
Cả hai bit chọn đều về mức thấp.
Kết quả: Ngõ ra Hồng (Y) bắt đầu chọn dữ liệu từ Đỏ (D_0).



Hình 4.3.1.6: Schematic của MUX 4-1 (2bit) (TG)



Hình 4.3.1.7: Mô phỏng chức năng (Schematic) của MUX 4-1 (2bit) (TG)

Chú thích các đường tín hiệu:

- Đường Vàng (S_1): Bit chọn trọng số cao.
- Đường Xanh dương (S_0): Bit chọn trọng số thấp.
- Đường Cam (Y_1): Ngõ ra trọng số cao (MSB).
- Đường Xanh dương đậm (Y_0): Ngõ ra trọng số thấp (LSB).

Mạch hoạt động dựa trên logic chọn kênh:


- Giai đoạn $\{S_1, S_0\} = \{0, 0\}$ (Từ 3ns đến 7ns):
 - + Tín hiệu Vàng (S_1) và Xanh dương (S_0) đều ở mức thấp.
 - + Hệ thống chọn Cửa A. Theo thiết lập, $A_1=0V$, $A_0=0V$.
 - + Quan sát: Ngõ ra Cam (Y_1) và Xanh đậm (Y_0) đều ở mức 0V. Kết quả: 00₂ (Số 0).
- Giai đoạn $\{S_1, S_0\} = \{0, 1\}$ (Từ 7ns đến 10ns):
 - + S_1 thấp, S_0 cao.

- + Hệ thống chọn Cửa B. Thiết lập $B_1=0V$, $B_0=1.2V$.
- + Quan sát: Y_1 thấp, Y_0 nhảy lên mức cao. Kết quả: 01_2 (Số 1).
- Giai đoạn $\{S_1, S_0\} = \{1, 0\}$ (Từ 10ns đến 14ns):
 - + S_1 cao, S_0 thấp.
 - + Hệ thống chọn Cửa C. Thiết lập $C_1=1.2V$, $C_0=0V$.
 - + Quan sát: Y_1 lên mức cao, Y_0 về mức thấp. Kết quả: 10_2 (Số 2).
- Giai đoạn $\{S_1, S_0\} = \{1, 1\}$ (Từ 14ns đến 17ns):
 - + Cả S_1 và S_0 đều ở mức cao.
 - + Hệ thống chọn Cửa D. Thiết lập $D_1=1.2V$, $D_0=1.2V$.
 - + Quan sát: Cả Y_1 và Y_0 đồng loạt lên mức cao. Kết quả: 11_2 (Số 3).


4.3.2 Bản vẽ Layout

Layout được thiết kế dựa trên sơ đồ nguyên lý đã tối ưu.

- Kỹ thuật sắp xếp: Các transistor PMOS được đặt ở hàng trên (N-well), NMOS ở hàng dưới.
- Tối ưu hóa: Sử dụng kỹ thuật chia sẻ vùng khuếch tán (Diffusion Sharing) để giảm kích thước khối và giảm tụ ký sinh tại các nút chuyển mạch.
- Kết nối: Các đường dây kim loại (Metal 1) được đi dây ngắn nhất để giảm điện trở đường dây.



Hình 4.3.2.1: Layout, Starc của bộ MUX 2-1 (TG)




Hình 4.3.2.2: Mô phỏng chức năng (Sau Layout) của bộ MUX 2-1 (TG)

Chú thích các đường tín hiệu:


- Đường màu Đỏ (In_0): Tín hiệu dữ liệu ngõ vào thứ nhất.
- Đường màu Tím (In_1): Tín hiệu dữ liệu ngõ vào thứ hai.
- Đường màu Xanh lá (S): Tín hiệu điều khiển chọn (Select).
- Đường màu Vàng (Y): Tín hiệu ngõ ra cuối cùng.

Phân tích cơ chế hoạt động:


- Giai đoạn $S = 0$ (Mức thấp):
 - + Quan sát tại các khoảng thời gian tín hiệu điều khiển Xanh lá (S) ở mức 0V (ví dụ từ 7.5ns đến 12.5ns trên trục thời gian).
 - + Kết quả: Dạng sóng ngõ ra Vàng (Y) có tần số và trạng thái logic biến thiên hoàn toàn trùng khớp với ngõ vào Đỏ (In_0).
- Giai đoạn $S = 1$ (Mức cao):
 - + Quan sát khi tín hiệu điều khiển Xanh lá (S) nhảy lên mức cao 1.2V (ví dụ từ 0ns đến 7.5ns).
 - + Mạch thực hiện ngắt nhánh In_0 và kết nối ngõ ra với nhánh dữ liệu In_1.
 - + Kết quả: Dạng sóng ngõ ra Vàng (Y) thay đổi pha và chu kỳ để bám sát theo tín hiệu Tím (In_1).



Hình 4.3.2.3: Layout của bộ MUX 4-1 (TG)



Hình 4.3.2.4: Starre của bộ MUX 4-1 (TG)



Hình 4.3.2.5: Mô phỏng chức năng (Sau Layout) của bộ MUX 4-1 (TG)

Chú thích các đường tín hiệu (Thứ tự từ trên xuống):


- Đường Đỏ (D_0): Dữ liệu ngõ vào cổng 0.
- Đường Tím (D_1): Dữ liệu ngõ vào cổng 1.
- Đường Xanh lá (D_2): Dữ liệu ngõ vào cổng 2.

- Đường Vàng (D_3): Dữ liệu ngõ vào cổng 3.
- Đường Xanh dương (S_1): Bit chọn trọng số cao.
- Đường Cam (S_0): Bit chọn trọng số thấp.
- Đường Hồng (Y): Tín hiệu ngõ ra cuối cùng.


Phân tích cơ chế hoạt động theo bảng chân trị:

Mạch vận hành dựa trên tổ hợp của $\{S_1, S_0\}$ để điều hướng luồng dữ liệu:


- Giai đoạn $\{S_1, S_0\} = \{1, 1\}$ (0ns – 15ns):
Tín hiệu S_1 (xanh dương) và S_0 (cam) đều ở mức cao (1.2V).
Kết quả: Ngõ ra Hồng (Y) có dạng sóng hoàn toàn trùng khớp với Vàng (D_3).
Mạch chọn cổng D_3 thành công.
- Giai đoạn $\{S_1, S_0\} = \{1, 0\}$ (15ns – 30ns):
 S_1 duy trì mức cao, S_0 chuyển xuống mức thấp.
Kết quả: Ngõ ra Hồng (Y) lập tức thay đổi chu kỳ và pha để bám theo Xanh lá (D_2).
- Giai đoạn $\{S_1, S_0\} = \{0, 1\}$ (30ns – 45ns):
 S_1 xuống mức thấp, S_0 lên mức cao.
Kết quả: Ngõ ra Hồng (Y) đồng bộ với tín hiệu Tím (D_1).
- Giai đoạn $\{S_1, S_0\} = \{0, 0\}$ (Sau 45ns):
Cả hai bit chọn đều về mức thấp.
Kết quả: Ngõ ra Hồng (Y) bắt đầu chọn dữ liệu từ Đỏ (D_0).



Hình 4.3.2.6: Layout của bộ MUX 4-1 (2bit) (TG)



Hình 4.3.2.7: Starrrc của bộ MUX 4-1 (2bit) (TG)



Hình 4.3.2.8: Mô phỏng chức năng (Sau Layout) của bộ MUX 4-1 (2bit) (TG)

Các cổng vào (Cửa A, B, C, D) đã được ép giá trị điện áp cố định tương ứng với các số nhị phân từ 0 đến 3:

- Cửa A ($S_1S_0 = 00$): Cả hai chân A_1, A_0 nối GND (Xuất ra 00_2).
- Cửa B ($S_1S_0 = 01$): Chân B_1 nối GND, chân B_0 nối nguồn VDC 1.2V (Xuất ra 01_2).
- Cửa C ($S_1S_0 = 10$): Chân C_1 nối VDC 1.2V, chân C_0 nối GND (Xuất ra 10_2).
- Cửa D ($S_1S_0 = 11$): Cả hai chân D_1, D_0 nối VDC 1.2V (Xuất ra 11_2).

Chú thích các đường tín hiệu trong hình:

- Đường Xanh lá (S_1): Tín hiệu chọn trọng số cao.
- Đường Vàng (S_0): Tín hiệu chọn trọng số thấp.
- Đường Xanh dương (Y_1): Ngõ ra trọng số cao của bộ MUX 2-bit.
- Đường Cam (Y_0): Ngõ ra trọng số thấp của bộ MUX 2-bit.


Phân tích kết quả mô phỏng:

- Khoảng 30ns – 35ns ($S_1=0$, $S_0=0$): Cả Y_1 và Y_0 đều ở mức thấp (0V). Mạch chọn đúng giá trị từ Cửa A.
- Khoảng 35ns – 40ns ($S_1=0$, $S_0=1$): Y_1 mức thấp, Y_0 nhảy lên mức cao (1.2V). Mạch chọn đúng giá trị từ Cửa B.
- Khoảng 40ns – 45ns ($S_1=1$, $S_0=0$): Y_1 mức cao, Y_0 mức thấp. Mạch chọn đúng giá trị từ Cửa C.
- Khoảng 45ns – 50ns ($S_1=1$, $S_0=1$): Cả Y_1 và Y_0 đều ở mức cao. Mạch chọn đúng giá trị từ Cửa D.

Chương V. ĐO ĐẶC ĐIỆN TÍCH, ĐỘ TRỄ, TẦN SỐ

5.1 Đo diện tích thiết kế MUX 4-1 (2 BIT)

5.1.1 Thiết kế CMOS




Hình 5.1.1: Width, length (Layout) của bộ MUX 4-1 (2bit) (CMOS)

Kết quả đo đạc trên phần mềm:

- Length = 5.91 um
- Width = 21.315 um

Diện tích: $S = \text{length} * \text{width} = 5.91 * 21.315 = 125.97165 \text{ um}^2$

5.1.2 Thiết kế Transmission Gate (TG)



Hình 5.1.2: Width, length (Layout) của bộ MUX 4-1 (2bit) (TG)

Kết quả đo đạc trên phần mềm:

- Length = 6.425 um

- Width = 14.48 μm

Diện tích: $S = \text{length} * \text{width} = 6.425 * 14.48 = 93.034 \mu\text{m}^2$

5.2 Đo tần số, độ trễ thiết kế MUX 4-1 (2 BIT)

5.2.1 Đối với thiết kế CMOS

5.2.1.1 Thiết lập môi trường mô phỏng:

Để đánh giá tần số hoạt động cực đại f_{max} của khối MUX 4:1 (2-bit), mô phỏng được thiết lập để kiểm tra **Đường găng (Critical Path)** của hệ thống. Trong cấu trúc MUX ghép tầng, đường găng nằm ở tuyến điều khiển $S0 \rightarrow Y0$, do tín hiệu phải đi qua số lượng cổng logic lớn nhất (Inverter và 2 lớp CMOS nối tiếp).


Môi trường Testbench được thiết lập như sau:

- **Nguồn:** Cố định $VDD = 1.2\text{V}$ (theo chuẩn công nghệ 90nm).
- **Cô lập đường găng:** Khóa tín hiệu $S1 = 0$ để giữ tầng MUX thứ hai luôn mở. Thiết lập ngõ vào $A0 = 1.2\text{V}$ và $B0 = 0\text{V}$ nhằm tạo ra sự chênh lệch mức logic chờ sẵn tại ngõ vào tầng 1.
- **Tín hiệu kích thích:** Sử dụng nguồn xung (vpulse) tại ngõ $S0$ với chu kỳ 4ns, thời gian sườn tr = tf = 100ps để mô phỏng sự chuyển mạch liên tục.
- **Tải mô phỏng (Load):** Thay vì sử dụng tụ điện lý tưởng, ngõ ra $Y0$ được kết nối với tải **FO4 (Fan-Out of 4)** gồm 4 cổng Inverter có cùng tỷ lệ kích thước. Việc sử dụng FO4 ép mạch MUX phải nạp/xả điện tích cho các tụ ký sinh C_{gate} thực tế, giúp kết quả mô phỏng phản ánh chính xác năng lực kéo tải (Drive strength) của mạch trong hệ thống thực tiễn.”

Tại điểm cắt 50% mức điện áp nguồn (0.6V), hai thông số độ trễ truyền đạt được ghi nhận:


- **tpLH (Trễ sườn lên):** Đo từ sườn lạt của $S0$ đến sườn lên của ngõ ra $Y0$.
- **tpHL (Trễ sườn xuống):** Đo từ sườn lạt của $S0$ đến sườn xuống của ngõ ra $Y0$.

5.2.1.2 Mô phỏng và kết quả



Hình 5.2.1.2.1: Môi trường mô phỏng CMOS

Đối với giai đoạn Pre-Layout (Schematic):




Hình 5.2.1.2.2: Kết quả mô phỏng CMOS (Schematic)

Dựa trên kết quả đo đạc, độ trễ truyền đạt tồi tệ nhất (Worst-case delay) trên đường găng S0 là:

- $tp_{LH} = 100 \text{ ps}$
- $tp_{HL} = 104 \text{ ps}$

Đối với giai đoạn Post-Layout (Trích xuất PEX):



Hình 5.2.1.2.3: Kết quả mô phỏng CMOS (Post-Layout)

Dựa trên kết quả đo đạc, độ trễ truyền đạt tồi tệ nhất (Worst-case delay) trên đường găng S0 là:

- $t_{pLH} = 143 \text{ ps}$
- $t_{pHL} = 145 \text{ ps}$

5.2.1.3 Kết luận

Áp dụng công thức:

$$f_{max} = \frac{1}{t_{pLH} + t_{pHL}}$$

*Đây là f_{max} lý thuyết của mạch tổ hợp thuần túy, chưa tính setup time, clock-to-Q, clock skew khi tích hợp vào flip-flop.

Thông số đo đạc	Pre-layout (Schematic)	Post-layout (PEX)	Độ chênh lệch
Trễ sườn lên (t_{pLH})	100 ps	143 ps	Tăng 43 ps
Trễ sườn xuống (t_{pHL})	104 ps	145 ps	Tăng 41 ps
Tổng trễ chu kỳ (T)	204 ps	288 ps	Tăng 84 ps
Tần số cực đại (f_{max})	4.90 GHz	3.47 GHz	Giảm 29.2 %

Bảng 5.2.1.3: Kết quả mô phỏng (CMOS)

(Điều kiện đo: Tải FO4, điện áp 1.2V, phân tích trên đường găng điều khiển $S_0 \rightarrow Y_0$)

Phân tích kết quả mô phỏng:

- Tính hợp lý của số liệu độ trễ:
 Kết quả mô phỏng cho thấy độ trễ dao động từ 100 ps đến 145 ps. Đây là các thông số thực tế khi mạch phải lái tải FO4 (gồm 4 cổng Inverter nối tầng). Sự chênh lệch giữa trễ sườn lên (t_{pLH}) và sườn xuống (t_{pHL}) rất nhỏ (chỉ từ 2 đến 4

ps). Điều này chứng tỏ việc lựa chọn tỉ lệ $W_p/W_n = 2$ đã mang lại hiệu quả cực kỳ tốt trong việc cân bằng khả năng dẫn của mạng PMOS và NMOS, giúp dạng sóng ngõ ra đối xứng và giảm thiểu méo tín hiệu.

- Nguyên nhân suy hao sau Layout:

Hiệu năng của hệ thống giảm khoảng 29.2% sau khi trích xuất ký sinh (PEX). Sự sụt giảm tần số từ 4.90 GHz xuống 3.47 GHz chủ yếu do các tác nhân vật lý tại node công nghệ 90nm:

+ *Tụ ký sinh đường dây ($C_{parasitic}$): Trong Layout, các đường dây Metal kết nối giữa các khối Transmission Gate và cổng Inverter tạo ra điện dung ký sinh lớn. Do mạch có cấu trúc nối tầng phức tạp, tổng điện dung tại các nút trung gian tăng lên, kéo dài thời gian nạp/xả.*

+ *Điện trở ký sinh ($R_{parasitic}$): Việc đi dây qua các lớp Metal và các lỗ thông tầng (Via) làm tăng điện trở trên đường dẫn tín hiệu. Hằng số thời gian $t = R.C$ tăng lên trực tiếp làm chậm tốc độ chuyển mạch của ngõ ra.*

Kết luận:

Mặc dù tần số có sự sụt giảm đáng kể sau Layout do đặc thù ký sinh của công nghệ, mức băng thông **3.47 GHz** vẫn là một con số ấn tượng cho khối MUX 2:1. Kết quả này đảm bảo mạch hoạt động ổn định trong các ứng dụng xử lý tín hiệu tốc độ cao và đáp ứng tốt các yêu cầu về thời gian (timing) khi tích hợp vào các hệ thống lớn hơn.

5.2.2 Đối với thiết kế Transmission Gate

5.2.2.1 Thiết lập môi trường mô phỏng:

Để đánh giá tần số hoạt động cực đại f_{max} của khối MUX 4:1 (2-bit), mô phỏng được thiết lập để kiểm tra **Đường găng (Critical Path)** của hệ thống. Trong cấu trúc MUX ghép tầng, đường găng nằm ở tuyến điều khiển $S0 \rightarrow Y0$, do tín hiệu phải đi qua số lượng cổng logic lớn nhất (Inverter và 2 lớp Transmission Gate nối tiếp).


Môi trường Testbench được thiết lập như sau:

- **Nguồn:** Cố định $VDD = 1.2V$ (theo chuẩn công nghệ 90nm).
- **Cô lập đường găng:** Khóa tín hiệu $S1 = 0$ để giữ tầng MUX thứ hai luôn mở. Thiết lập ngõ vào $A0 = 1.2V$ và $B0 = 0V$ nhằm tạo ra sự chênh lệch mức logic chờ sẵn tại ngõ vào tầng 1.
- **Tín hiệu kích thích:** Sử dụng nguồn xung (vpulse) tại ngõ $S0$ với chu kỳ 4ns, thời gian sườn tr = tf = 100ps để mô phỏng sự chuyển mạch liên tục.
- **Tải mô phỏng (Load):** Thay vì sử dụng tụ điện lý tưởng, ngõ ra $Y0$ được kết nối với tải **FO4 (Fan-Out of 4)** gồm 4 cổng Inverter có cùng tỷ lệ kích thước. Việc sử dụng FO4 ép mạch MUX phải nạp/xả điện tích cho các tụ ký sinh C_{gate} thực tế, giúp kết quả mô phỏng phản ánh chính xác năng lực kéo tải (Drive strength) của mạch trong hệ thống thực tiễn."

Tại điểm cắt 50% mức điện áp nguồn (0.6V), hai thông số độ trễ truyền đạt được ghi nhận:


- **tpLH (Trễ sườn lên):** Đo từ sườn lặt của S0 đến sườn lên của ngõ ra Y0.
- **tpHL (Trễ sườn xuống):** Đo từ sườn lặt của S0 đến sườn xuống của ngõ ra Y0.

5.2.2.2 Mô phỏng và kết quả



Hình 5.2.2.2.1: Môi trường mô phỏng Transmission Gate (TG)

Đối với giai đoạn Pre-Layout (Schematic):




Hình 5.2.2.2.2: Kết quả mô phỏng Transmission Gate (Schematic)

Dựa trên kết quả đo đạc, độ trễ truyền đạt tồi tệ nhất (Worst-case delay) trên đường găng S0 là:

- tpLH = 38.4 ps
- tpHL = 54.2 ps

Đối với giai đoạn Post-Layout (Trích xuất PEX):



Hình 5.2.2.2.3: Kết quả mô phỏng Transmission Gate (Post-Layout)

Dựa trên kết quả đo đạc, độ trễ truyền đạt tồi tệ nhất (Worst-case delay) trên đường găng S0 là:

- $t_{pLH} = 45.9 \text{ ps}$
- $t_{pHL} = 60.4 \text{ ps}$

5.2.2.3 Kết luận

Áp dụng công thức:

$$f_{max} = \frac{1}{t_{pLH} + t_{pHL}}$$

*Đây là f_{max} lý thuyết của mạch tổ hợp thuần túy, chưa tính setup time, clock-to-Q, clock skew khi tích hợp vào flip-flop.

Thông số đo đạc	Pre-layout (Schematic)	Post-layout (PEX)	Độ chênh lệch
Trễ sườn lên (t_{pLH})	38.4 ps	45.9 ps	Tăng 7.5 ps
Trễ sườn xuống (t_{pHL})	54.2 ps	60.4 ps	Tăng 6.2 ps
Tổng trễ chu kỳ (T)	92.6 ps	106.3 ps	Tăng 13.7 ps
Tần số cực đại (f_{max})	10.8 GHz	9.4 GHz	Giảm 12.9 %

Bảng 5.2.2.3: Kết quả mô phỏng (Transmission Gate)

(Điều kiện đo: Tải FO4, điện áp 1.2V, phân tích trên đường găng điều khiển $S_0 \rightarrow Y_0$)

Phân tích kết quả mô phỏng:

- Tính hợp lý của số liệu độ trễ:
Kết quả đo đặc thời gian trễ t_p dao động từ 38 ps đến 60 ps là hoàn toàn khớp với đặc tính độ trễ tiêu chuẩn của cổng logic có gánh tải FO4 ở node công nghệ 90nm. Thời gian lật sườn xuống (t_{pHL}) lớn hơn sườn lên (t_{pLH}) khoảng 15ps cho thấy sự khác biệt về điện trở xả của mạng NMOS so với mạng nạp PMOS trong kiến trúc Transmission Gate nối tiếp, dù đã tối ưu tỷ lệ W_p/W_n .
- Nguyên nhân suy hao sau Layout:
Nhìn vào bảng so sánh, hiệu năng của mạch đã bị suy giảm khoảng **12.9%** sau quá trình vẽ Layout vật lý (Tần số giảm từ 10.8 GHz xuống 9.4 GHz). Sự suy giảm này là tất yếu và đến từ hai yếu tố ký sinh (Parasitics) sinh ra trong quá trình đi dây (Routing):
 - + Tụ điện ký sinh (C_{metal}): Các sợi dây kim loại (Metal 1, Metal 2) chạy đan chéo nhau và chạy trên nền đế Silicon tạo ra các tụ điện ký sinh vách (Fringe capacitance) và tụ diện tích (Area capacitance). Tải hệ thống lúc này không chỉ là 4 cổng Inverter mà phải gồng gánh thêm các tụ kim loại này.
 - + Điện trở đường dây (R_{metal}): Khác với môi trường Schematic lý tưởng, dây kim loại thực tế có điện trở. Dây đi càng dài, qua càng nhiều Via thì điện trở càng tăng, làm hằng số thời gian nạp xả $\tau = R.C$ phình to, kéo dài thời gian lật sườn.

Kết luận:

Mức độ suy hao 12.9% chứng tỏ chất lượng vẽ Layout của thiết kế là rất tốt, đường dây được tối ưu ngắn gọn, không sinh ra tụ ký sinh quá lớn làm sập hoàn toàn tốc độ của hệ thống. Tần số thực tế 9.4 GHz hoàn toàn đáp ứng được quỹ thời gian (Timing budget) khắt khe khi khối MUX 4:1 này được tích hợp vào các DataPath lớn hơn.

Chương VI. SO SÁNH HIỆU NĂNG GIỮA HAI KIỂU THIẾT KẾ (STATIC CMOS VÀ TRANSMISSION GATE)

Tiêu chí so sánh	Kiến trúc Static CMOS	Kiến trúc Transmission Gate
Số lượng Transistor	72 Transistor (Tồn diện tích hơn 125.97165 μm^2)	36 Transistor (Tối ưu diện tích 93.034 μm^2)
Trễ trung bình (tp)	144 ps	53.15 ps
Tần số cực đại (fmax)	3.47 GHz	9.4 GHz
Độ chênh lệch	29.2% (Do ký sinh lớn)	12.9% (Ổn định cao)
Khả năng lái tải	Rất tốt (Nhờ có tầng đệm ngõ ra)	Tốt (Nhờ cấu trúc TG song song)
Khả năng chống nhiễu	Cao (Full-swing mức logic)	Khá (Phụ thuộc vào tín hiệu đệm)

Bảng 6.1: Bảng so sánh thông số kỹ thuật tổng hợp giữa hai thiết kế

Phân tích sự khác biệt về cấu trúc vật lý:

- Hiệu quả về diện tích và số lượng Transistor:
 - + **Transmission Gate:** Sử dụng tổng cộng 36 Transistor. Cấu trúc này tối giản hóa số lượng linh kiện trên đường truyền tín hiệu chính, giúp giảm đáng kể diện tích chiếm dụng trên Silicon.
 - + **Static CMOS:** Sử dụng 72 Transistor do phải xây dựng đầy đủ các mạng Pull-up và Pull-down cho từng nhánh logic. Việc tăng 50% số lượng Transistor so với TG làm tăng độ phức tạp khi đi dây (Routing) và mở rộng diện tích khuếch tán (Active area).
- Phân tích tốc độ và đáp ứng tần số ($f_{\max}$):
 - + **Về độ trễ:** Mạch TG có độ trễ chu kỳ (T) chỉ 106.3 ps, trong khi Static CMOS lên tới 288 ps.
 - + **Nguyên nhân:** Trong Static CMOS, tín hiệu phải đi qua các Transistor mắc nối tiếp làm tăng điện trở kênh dẫn tổng cộng. Ngược lại, TG sử dụng PMOS và NMOS mắc song song, tạo ra một đường dẫn có điện trở thấp trực tiếp từ ngõ vào đến ngõ ra, giúp nạp/xả tụ tải FO4 nhanh hơn gấp nhiều lần.
- Ảnh hưởng của ký sinh Layout (PEX):
 - + **Static CMOS (Suy hao 29.2%):** Do có nhiều node trung gian giữa các tầng logic, tổng tụ điện ký sinh tại các cực máng (C_d) và điện dung đường dây tích lũy rất lớn. Khi trích xuất PEX, các thành phần này làm nặng mạch, kéo tần số từ 4.9 GHz xuống còn 3.47 GHz.

+ **Transmission Gate (Suy hao 12.9%):** Cấu trúc Layout đơn giản, đường dây ngắn và ít Via giúp giữ cho các thành phần ký sinh ở mức tối thiểu. Do đó, tần số thực tế sau Layout (9.4 GHz) vẫn duy trì được ở mức rất cao, gần sát với mô phỏng lý thuyết.

Đánh giá về tỷ lệ $W_p/W_n = 2$

- Trong cả hai thiết kế, việc áp dụng tỷ lệ $W_p/W_n = 2$ cho kết quả rất khả quan:
 - + **Static CMOS:** Trễ sườn lên (143 ps) và sườn xuống (145 ps) gần như cân bằng tuyệt đối.
 - + **Transmission Gate:** Mặc dù có sự chênh lệch nhỏ (45.9 ps so với 60.4 ps) do bản chất điện trở xả của NMOS tốt hơn PMOS trong cấu trúc TG, nhưng tỷ lệ bằng 2 vẫn đảm bảo tín hiệu không bị nhiễu quá nghiêm trọng ở tần số GHz.

Kết luận báo cáo

- Dựa trên các số liệu thực nghiệm:
 - + Nếu mục tiêu thiết kế ưu tiên **tốc độ xử lý và diện tích nhỏ**, kiến trúc **Transmission Gate** là sự lựa chọn tốt hơn (tần số đạt 9.4 GHz).
 - + Nếu mục tiêu ưu tiên **độ bền vững của tín hiệu và khả năng chống nhiễu** trong các hệ thống tích hợp lớn, kiến trúc **Static CMOS** mang lại sự tin cậy cao hơn mặc dù tốc độ thấp hơn (3.47 GHz).

NGUỒN THAM KHẢO

- [1] M. Parmar, R. Dubey, and R. Gupta, "Design 4:1 multiplexer using GDI (90 NM) technology for low power and compact area," Scope, vol. 15, no. 4, pp. 1973–1980, Dec. 2025.
- [2] M. Mishra and S. Akashe, "High performance, low power 200 Gb/s 4:1 MUX with TGL in 45 nm technology," Appl. Nanosci., vol. 4, no. 3, pp. 271–277, 2014.
- [3] Digital Integrated Circuit - A Design Perspective, J.Rabaey, A.Chandrakasan B.Nikolic, 2th Edition, 2002.
- [4] CMOS VLSI Design, Neil H.E .Weste, D. Harris, Pearson Education, Inc. Publishing as Pearson Addison-Wesley, 4th Edition, 2011.
- [5] Design of 4 to 1 Mux using CMOS logic || Schematic diagram || Explore the way.
- [6] BÀI 11: MẠCH ĐA HỢP & GIẢI ĐA HỢP - dammedientu.com.
- [7] Design 4x1 Multiplexer with Transmission Gate – Step by step || Learn Thought || S Vijay Murugan.
- [8] 4 to 1 Multiplexer Implementation using Transmission Gates | VLSI by Engineering Funda.
- [9] Slides bài giảng môn học Thiết kế vi mạch số.