








Состав платы (отладочная плата для stm32-sdk, CMSIS-only). Полная таблица выводов МК — на листе cpu.
- МК U101: STM32G0B1CCT6, LQFP-48 (pin-to-pin: STM32G071CBT6; версии ...N не ставить)
- ST-LINK/V2-1 на STM32F103CBT6 (лист st_link) -> JP801 JP_SWD 2x3 (лист headers) -> PA13/PA14/NRST
- USART1 (PA9 TX / PA10 RX) <-> FT232RL (USB-UART, ROM-загрузчик)
- SPI2 (PB13 SCK / PB14 MISO / PB15 MOSI) — общая бортовая шина:
  W5500 (CS PA12, INT PA8, RST PC6), W25Q32JVSSIQ (CS PB1), microSD (CS PB0, детект PB2)
- SPI1 (PB3 SCK / PB4 MISO / PB5 MOSI) — шилд Uno D13/D12/D11; D10 = PB6 (SS программно, GPIO)
- LPUART1 (PB10 RX / PB11 TX) — Uno D0/D1; D2 PB12, D3 PA11, D4 PA15, D5 PD0, D6 PD1, D7 PD2,
  D8 PD3, D9 PB7; A0-A3 PA0-PA3, A4/A5 PA6/PA7; AREF Uno не подключён
- I2C1 (PB8 SCL / PB9 SDA) — TMP100 x2 (U601 0x4E сверху, U602 0x4A снизу платы) + SCL/SDA шилда
- LED0 PA5 (TIM2_CH1), LED1 PC7 (TIM3_CH2), кнопка USER PC13, RESET: подстроечник RV101 на PA4
- Перемычки: JP101 JP_IDD (питание МК, лист cpu), JP801 JP_SWD (ST-LINK <-> МК, лист headers),
  JP201 JP_STL_PWR (питание F103, лист st_link)
- Гребёнки ЛА J805/J806 1x27; разъёмы Uno R3 без ICSP
Соединения на этом листе — локальными метками у выводов листов (имя метки = имя цепи).

| | | |
|---|---|---|
| Sheet: / | | |
| File: g0_dev_board.kicad_sch | | |
| **Title: G0 dev board** | | |
| Size: A3 | Date: 2026-10-18 | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 1/9 |


JP101 = JP_IDD (как IDD на NUCLEO, UM2324): всё питание MK (VDD/VDDA, VBAT, VREF+, RV101)
и их конденсаторы — на цепи +3V3_MCU, которая соединяется с +3.3V только через JP101.
Джампер снят -> MK обесточен: амперметр между выводами JP101 -> ток потребления MK.
Снимать JP101 только при неактивных шилде и внешних источниках на выводах MK: при VDD = 0
выводы FT не держат 5 В (DS13560 табл. 20/21 — уровни FT заданы при наличии VDD).
Подтяжки на +3.3V с других листов (R704 BTN, W5500, флэш, SD, I2C) при снятом JP101
поднимают MK через входы — для точного IDD это нужно учитывать.





C102 100n + C104 4.7u — у выв. 6 VDD/VDDA (DS13560 рис. 15 Power supply scheme).
VBAT (4) -> +3V3_MCU, C105 100n у выв. 4: батареи нет: по DS13560 §3.7.1 VBAT питает
RTC/LSE/backup при отсутствии VDD, при подключении к VDD домен RTC просто питается от VDD.

VREF+ (5): FB101 от +3V3_MCU + C107 100n (DS13560 рис. 15: 100 нФ + 1 мкФ, 1 мкФ — только для VREFBUF).
Бусина, а не 10–47 Ом: ток VREF+ АЦП был бы на резисторе падение в единицы LSB (12 бит, 0.8 мВ/LSB),
бусина даёт ~0 по постоянному току и гасит ВЧ от цифры.
VREFBUF (2.048/2.5 В, VDDA >= 2.4/2.8 В): ВЫПЯТЬ FB101 и запаять C109 1u — иначе буфер
работает на +3V3_MCU, допустимо VREF+ от 2 В до VDDA (DS13560 §3.7.1).
AREF разъёма Uno (JB01.3) не подключён: внешняя опора АЦП с шилда не поддерживается.

NRST: C103 100n вплотную к выв. 10 (DS13560 рис. 27 Recommended NRST pin protection:
внутр. подтяжка RPU, табл. 60). На листе leds C701 и R703 — DNP: итого 100 нФ
и только внутренняя RPU, как на NUCLEO MB1136. IRHEN=1, NRST_MODE=11 (заводские, RM0444 §5.1.2) — не менять.
BOOT0: заводские option bytes nBOOT_SEL = 1, nBOOT0 = 1. nBOOT1 = 1 (RM0444 Rev 6 табл. 17 FLASH_OPTR.
Factory value) -> вывод PA14–BOOT0 не опрашивается (RM0444 табл. 8 Boot modes). При пустой flash
бит EMPTY направляет загрузку в System memory (RM0444 §2.5.4) — ROM-загрузчик (USART1 PA9/PA10,
AN2606 — локально не проверял). Кнопка BOOT0 не нужна.





LSE: Y101 32.768 кГц Epson FC-135 Q13FC13500002, 3.2×1.5 мм; CL = 7 пФ, ESR <= 70 кОм, C0 = 1.0 пФ тип.
(datasheet Epson FC-135, ~/Downloads/parts/xtal/). C106/C108 = 2 × (CL − Cstray) = 2 × (7 − ~3.6) ~ 6.8 пФ COG
(Cstray — выводы + дорожки, оценка). Критерий DS13560 табл. 43: gm_crit кварца <= Gmcritmax.
gm_crit = 4 × ESR × (2pi f)^2 × (C0 + CL)^2 = 4 × 70k × (2pi × 32768)^2 × ((1.13)^2)^2 ~ 0.76..0.82 мкА/В.
LSEDRV = 01 (Gmcritmax 0.75 мкА/В) мало. В прошивке SDK выставить LSEDRV = 10 (medium-high, 1.7 мкА/В), запас ~2.
Альтернатива для закупки в РФ: FC-135 32.7680KA-A3 (CL 12.5 пФ) -> C = 18 пФ и LSEDRV = 11 (2.7), запас лишь ~1.2.
Кварц и C106/C108 вплотную к выв. 2/3, без дорожек под кварцем (DS13560 §5.3.7, AN2867).




Подстроечник: RV101 10k между +3V3_MCU (=VDDA) и GND, движок -> R101 1k -> C101 100n -> PA4 (ADC_IN4).
RC 1k/100n: fc ~ 1.6 кГц. C101 — накопитель для выборки АЦП. Ход движка 0..VDDA.
PA4 — TT_a (3.6 В), поэтому отдан под бортовой потенциометр, а не на разъём Uno.
RV101 питается именно от +3V3_MCU, а не от +3.3V: на TT_a положительная инжекция запрещена
(DS13560 табл. 22: IINJ TT_a = −5/0 мА), а от +3.3V движок был бы выше VDD при снятом JP101
или при падении на амперметре. Цена: RV101 добавляет к току JP_IDD постоянные 3.3 В/10 кОм ~ 0.33 мА.
Для измерения Stop/Standby (единицы мкА) RV101 выпаять.

UCPD dead battery (DS13560 прим. 4 к табл. 12): после сброса на PA8 (W_INT), PB15 (SPI2_MOSI),
PD0 (D5), PD2 (D7) может быть включён Rd ~5.1 кОм на GND, если на PA9/PA10/PD1/PD3 высокий уровень
(PA10 — TXD FT232, PD1/PD3 — Uno D6/D8 от шилда). На эти выводы поставлены только сигналы, которым
кратковременная подтяжка к GND безопасна (не CS!): W_INT до строба читается 0. В начале прошивки —
сгробировать UCPD1_STROBE/UCPD2_STROBE в SYSCFG_CFGR1. Справедливо и для STM32G071 (там тоже UCPD).


Совместимость с STM32G071CBT6: использованы только USART1, LPUART1, SPI2, I2C1, ADC, TIM1/2/3/16/17,
всё есть у G071 с теми же AF и выводами (DS12232 табл. 13–17). Не используются: USB, FDCAN, SPI3,
I2C3, USART5/6, LPUART2, TIM4. Версии ...N (VDDIO2) не ставить — теряются PC6/PC7 (W_RST/LED1).
TT-выводы (не 5 В): только PA4 (POT) и PA5 (LED0) — оба бортовые: на разъёмах Uno только FT.
W_RST (PC6) и LED0 (PA5) переставлены под трассировку: LED0 на PA5 — ШИМ TIM2_CH1 AF2 (DS13560 табл. 13, DS12232 табл. 13).





Назначение выводов U101 (LQFP-48, GP). Источник: DS13560 Rev 6 табл. 12 (выводы, FT/TT), табл. 13/15/17/18 (AF0–AF7);
для STM32G071CBT6 те же AF проверены по DS12232 Rev 4 рис. 5, табл. 13–17.
Назначение переставлено под трассировку (порядок контактов J801/J802/JB06 и стороны корпуса на плате):
D13..D4 и I2C1 — верх корпуса подряд, D3 — справа, D2..D0 и A2..A5 — низ, Uno D0/D1 — LPUART1 (PB10/PB11),
A4/A5 — подряд на Uno (PA5 = LED0, PA4 = POT), D12 = SPI1_MISO (PB4), D11 = SPI1_MOSI (PB5), D10 = SS (GPIO);
AF0 однакова у G0B1 и G071 (DS13560 табл. 15, DS12232 табл. 14). ICSP на плате нет.

| # | Имя | Функция | AF | Примечание |
|---|---|---|---|---|
| 1 | PC13 | BTN | GPIO/EXTI13 | FT | кнопка USER (лист leds), активный 0; PC13 только сток <=3 мА (DS прим.1 к табл.12) |
| 2 | PC14 | OSC32_IN | OSC32_IN | FT | LSE 32.768 кГц |
| 3 | PC15 | OSC32_OUT | OSC32_OUT | FT | LSE 32.768 кГц |
| 8 | PF0 | GPIO_PF0 | GPIO (TIM14_CH1 AF2) | FT | свободный, на J_LA_R: HSE не ставится |
| 9 | PF1 | GPIO_PF1 | GPIO (TIM15_CH1N AF2) | FT | свободный, на J_LA_R |
| 10 | PF2-NRST | NRST | NRST | RST/FT | RESET: leds, ST-LINK через JP_SWD, шилд через диод |
| 11 | PA0 | A0 | ADC_IN0 | FT_a | Uno A0 |
| 12 | PA1 | A1 | ADC_IN1 | FT_ea | Uno A1 |
| 13 | PA2 | A2 | ADC_IN2 | FT_a | Uno A2 |
| 14 | PA3 | A3 | ADC_IN3 | FT_ea | Uno A3 |
| 15 | PA4 | POT | ADC_IN4 | TT_a | подстроечник RV101 (на плате, не на Uno) |
| 16 | PA5 | LED0 | TIM2_CH1 AF2 | TT_ea | LD1 (лист leds) |
| 17 | PA6 | A4 | ADC_IN6 | FT_ea | Uno A4 (I2C2_SDA AF8 — только G0B1) |
| 18 | PA7 | A5 | ADC_IN7 | FT_a | Uno A5 (I2C2_SCL AF8 — только G0B1) |
| 19 | PB0 | SD_CS | GPIO | FT_ea | CS microSD (w32 CS_card) |
| 20 | PB1 | FL_CS | GPIO | FT_ea | CS W25Q32 (w32 CS_memory) |
| 21 | PB2 | CARD_DET | GPIO/EXTI2 | FT_ea | детект microSD (w32 CARD_DET) |
| 22 | PB10 | D0 | LPUART1_RX AF1 | FT_fa | Uno D0/RX |
| 23 | PB11 | D1 | LPUART1_TX AF1 | FT_fa | Uno D1/TX |
| 24 | PB12 | D2 | GPIO/EXTI12 | FT_fa | Uno D2 |
| 25 | PB13 | SPI2_SCK | SPI2_SCK AF0 | FT_fs | W5500 + W25Q32 + microSD |
| 26 | PB14 | SPI2_MISO | SPI2_MISO AF0 | FT_fs | W5500 + W25Q32 + microSD |
| 27 | PB15 | SPI2_MOSI | SPI2_MOSI AF0 | FT_fcs | W5500 + W25Q32 + microSD; UCPD1_CC2 Rd (прим.4) |
| 28 | PA8 | W_INT | GPIO/EXTI8 | FT_fcs | W5500 INTn; UCPD1_CC1 Rd (прим.4) — вход с подтяжкой, до строба читается 0 |
| 29 | PA9 | U1_TX | USART1_TX AF1 | FT_fds | к RXD FT232 (лист ft232rl, метка RX) |
| 30 | PC6 | W_RST | GPIO | FT_s | W5500 RSTn (на плате, не на Uno), только GP-корпус |
| 31 | PC7 | LED1 | TIM3_CH2 AF1 | FT_s | LD2 (лист leds), только GP-корпус |
| 32 | PA10 | U1_RX | USART1_RX AF1 | FT_fds | от TXD FT232 (лист ft232rl, метка TX) |
| 33 | PA11 | D3 | TIM1_CH4 AF2 | FT_fus | Uno D3 PWM, EXTI11 |
| 34 | PA12 | W_CS | GPIO | FT_fus | W5500 SCSn |
| 35 | PA13 | MCU_SWDIO | SWDIO AF0 | FT_es | к JP_SWD |
| 36 | PA14-BOOT0 | MCU_SWCLK | SWCLK AF0 | FT_s | к JP_SWD; BOOT0 игнорируется (nBOOT_SEL=1) |
| 37 | PA15 | D4 | GPIO | FT_s | Uno D4 |
| 38 | PD0 | D5 | TIM16_CH1 AF2 | FT_cs | Uno D5 PWM; UCPD2_CC1 Rd (прим.4) |
| 39 | PD1 | D6 | TIM17_CH1 AF2 | FT_ds | Uno D6 PWM |
| 40 | PD2 | D7 | GPIO | FT_cs | Uno D7; UCPD2_CC2 Rd (прим.4) |
| 41 | PD3 | D8 | GPIO | FT_ds | Uno D8 |
| 42 | PB3 | D13 | SPI1_SCK AF0 | FT_a | Uno D13 / SPI SCK (TIM1_CH2 AF1) |
| 43 | PB4 | D12 | SPI1_MISO AF0 | FT_a | Uno D12 / SPI MISO |
| 44 | PB5 | D11 | SPI1_MOSI AF0, TIM3_CH2 AF1 | FT | Uno D11 PWM / SPI MOSI |
| 45 | PB6 | D10 | TIM1_CH3 AF1 | FT_fa | Uno D10 PWM / SPI SS (GPIO) |
| 46 | PB7 | D9 | TIM17_CH1N AF2 | FT_fa | Uno D9 PWM |
| 47 | PB8 | I2C1_SCL | I2C1_SCL AF6 | FT_f | TMP100 + Uno SCL |
| 48 | PB9 | I2C1_SDA | I2C1_SDA AF6 | FT_f | TMP100 + Uno SDA |
| 4 | VBAT | +3V3_MCU | – | S | батареи нет |
| 5 | VREF+ | VREF+ | – | S | через FB101 от +3V3_MCU |
| 6 | VDD/VDDA | +3V3_MCU | – | S | C102, C105 100n + C104 4.7u |
| 7 | VSS/VSSA | GND | – | S | |


Sheet: /cpu/
File: cpu.kicad_sch
**Title: MCU STM32G0B1CCT6 (LQFP-48)**
Size: A2 | Date: 2026-10-18 | **Rev:**
KiCad E.D.A. 10.0.7 | Id: 2/9





USB J201 (ST-LINK):
- D+ (J201.3) -> R213 0R -> PA12 (цепь STL_D+); D- (J201.2) -> R214 0R -> PA11 (цепь STL_D-)
  [F103DS табл. 5: PA11 = USBDM, PA12 = USBDP]. В прежней версии D+/D- были перепутаны.
- U201 USBLC6-2SC6 первым у разъёма: 1,6 = I/O1 (D+), 3,4 = I/O2 (D-), 5 = VBUS, 2 = GND
  [USBLC6-2 DS стр. 1], так же как U301 у J301 (лист ft232rl). 1-6 и 3-4 — одна цепь (метки J201_D+/J201_D-).
  Суффиксы +/- в именах цепей — чтобы KiCad распознал дифпары J201_D+/- и STL_D+/-.
- Renumeration как в [MB1136 лист 4]: Q1 9013, R5 36k / R6 10k, R7 100R, R1 1k5.
  Q201 = MMBT3904 вместо 9013: функционально подходит любой малосигнальный NPN (ST ставит 9013).
  MMBT3904 — стандартный SOT-23 с однозначной распиновкой 1=B 2=E 3=C, Basic в JLCPCB (C20526).
  R212 на D+ со стороны разъёма (до R213). R216 от VBUS_STL (до F201/D204), как от U5V у ST:
  без кабеля в J201 база Q201 не подтянута даже при питании платы от J301.
  BMP по высокому уровню на PA15 (10k к VBUS) определяет ревизию V2.1 [BMP stlink_common.c].
- VBUS: J201 -> VBUS_STL -> F201 MF-MSMF075 (Ihold 0.75 A, R1max 0.45 Ом; MSMF050 с R1max 1.0 Ом
  давал VCC FT232 < 4.0 В в худшем случае [Bourns MF-MSMF]) -> D204 B120 -> +5V; рядом C210 10u + C212 100n.
  OR-ing двух USB на диодах, как STPS1L30A в [MB1184 лист 2]; с J301 тот же путь VBUS_FT -> FB301 -> D301.
  Обратная подача в VBUS хоста недопустима [FTDI AN_146 §2.4.1].
  Падение до +5V: F201 R1max 1.0 Ом [MF-MSMF DS] + Vf B120 -> при 0.4 А +5V может быть ~4.1..4.4 В.
  Не проверено: этого хватает для LDO (dropout 0.14 В), но FT232 требует VCC >= 4.0 В [DS_FT232R §6.2].





U202: расчёт замены LDO —
в правой колонке листа.





F103: C201..C205 100n — по одному на VDD 24/36/48 и VDDA 9.
C206 4.7u общий на VDD [F103DS рис. 14 Power supply scheme].
VBAT (1) на +3V3_STL (через JP201): батареи нет [MB1136 лист 4; F103DS §2.3.9].






Линии к цели (STM32G0B1, только SWD; SWO у Cortex-M0+ нет):
- PB13 SWCLK -> R220 22R -> SWCLK; PB14 SWDIO -> R219 22R -> SWDIO;
  PB0 NRST -> R221 22R -> RESET [MB1136 лист 4: R5, R8, R13 = 22R].
  Выводы — [DAPLINK IO_Config.h, docs/hic/stm32f103xb.md].
- PB12 (вход SWDIO) -> R222 100R -> узел PB14 до 22R
  [MB1136 R24 100R; MB1184 R80]. DAPLink читает SWDIO только
  через PB12 (SWDIO_IN_PIN) — без R222 чтение SWD не работает.
- PA5 -> R223 0R -> узел PB13: Black Magic Probe (platform stlink)
  выдаёт SWCLK с PA5, SWDIO — PB14, вход SWDIO — PB12, NRST — PB0
  [BMP platform.h, platform.c]. DAPLink PA5 не настраивает (вход),
  BMP не настраивает PB13 (вход) — конфликта нет.
  Под DAPLink R223 можно не ставить; под BMP R223 обязателен.
- SWO удалён (у G0 нет): нет R22 и иерархической метки SWO.
  PA10 -> R208 100k -> GND, чтобы вход не висел. PA10 во всех
  прошивках — вход: DAPLink stm32f103xb: SWO_UART = 0, PA10 не
  конфигурируется [DAPLINK DAP_config.h]; BMP: вход USART1 RX,
  подтяжка вверх только при включённом SWO [BMP swo_uart.c] —
  против 100k ~2 В, ток ~20 мкА; выходов на линии нет.
- Иерархические метки: прежний тип (output), интерфейс не менялся.





Прошивка: DAPLink (HIC stm32f103xb, Apache-2.0) или Black Magic Probe.
Штатная прошивка ST на чистый F103 не ставится (нужен загрузчик ST).
Неиспользуемые выводы F103 — NC (флаги). У DAPLink PA1 (RTS), PA2 (TX),
PB6, PB15 — выходы, PA3 — вход с подтяжкой [DAPLINK uart.c, gpio.c];
у BMP PA6, PA7, PA8 [BMP platform.h, stlink_common.c].
PA2/PA3 (VCP DAPLink, USART2) не выведены: VCP на плате делает FT232.
PA0 = T_VCC: делитель R204/R210 4k7/4k7 [MB1136]; BMP меряет напряжение
цели АЦП на PA0 [BMP platform.c adc_init]; DAPLink: PA0 — вход CTS
с подтяжкой [DAPLINK uart.c] — безвредно.








J202 — SWD самого F103 (заливка DAPLink/BMP):
1 = 3V3, 2 = SWDIO (PA13), 3 = SWCLK (PA14).
4 = NRST F103 (connect under reset), 5 = GND.




Y201 8 МГц HC49: YXC X49SD8MSD2SC, CL = 20 пФ, ESR <= 60 Ом [DS YXC HC-49US].
F103DS табл. 22: CL1 = CL2 5..25 пФ, Cstray (выводы + плата) ~5..10 пФ.
Под CL = 20 пФ надо C = 2 x (20 - Cstray) = 20..30 пФ, но 33 пФ вне 5..25 пФ F103DS — не ставим.
Оставлено 22 пФ C0G: эффективная CL = 11 + (5..10) = 16..21 пФ при номинале кварца 20 пФ.
Сдвиг частоты от недогрузки — десятки ppm; для USB FS (допуск 0.25 % = ±2500 ppm) несущественно.




LED_STLINK (PA9), двухцветная схема как LD1 в [MB1184]: R201/R202 330R [MB1184 лист 2].
PA9 = 1 -> горит D202, PA9 = 0 -> горит D201. PA9 в Z: цепь +3.3V-D201-R201-R202-D202-GND,
сумма минимальных Vf: D201 NCD0805R1 (C84256, красный) 1.5 В + D202 KT-0805G (C2297, зелёный)
2.6 В @5 мА = 4.1 В > 3.3 В -> оба гаснут [даташиты NCD0805R1, KT-0805G].
Не использовать пару с суммой Vf < 3.3 В (два красных/ИК).
R211 0R в катоде D202 — как в [MB1184].





JP201 = JP_STL_PWR: +3.3V (выход U202) -> +3V3_STL — всё питание домена F103: VDD 24/36/48, VDDA 9,
VBAT 1, C201..C205, C206, подтяжка NRST R215, LED_STLINK (D201 через PA9), коллектор Q201 (подтяжка D+ 1k5),
делитель T_VCC R204/R210, J202 (SWD самого F103).
Снять JP201 = выключить программатор: F103 без питания, USB J201 не энумерируется (нет 1k5 на D+).
F103 не держит линии SWD; вместе со снятыми JP_SWD (лист headers) — полная изоляция МК.
Делитель T_VCC и D201 переведены на +3V3_STL, чтобы при снятом JP201 не подпитывать F103 через PA0/PA9.
D203 (индикатор питания) оставлен на +3.3V — показывает питание платы. U202 и всё остальное — без изменений.
D203 KT-0805G (C2297, InGaN, Vf 2.6..3.1 В) + R203 330R: I = (3.3 - Vf)/330 = 0.6..2.1 мА.

U202: AP7361C-33E (SOT-223, 1 A) вместо AP2112K-3.3 (SOT-23-5, 600 мА).
Бюджет +3.3V: W5500 132 мА + F103 <= 50 + G0B1 + флэш + SD до 100
+ LED = 230..340 мА. Vin = +5V - Vf(D204) ~ 4.6 В ->
P = (4.6 - 3.3) x I = 0.30..0.44 Вт.
AP2112K: θJA 184 °C/W [AP2112 DS] -> ΔT 55..81 °C, Tj до ~106 °C (Ta 25).
AP7361C SOT-223: θJA 110 °C/W на мин. площадке [AP7361C DS, Thermal]
-> ΔT 33..49 °C; полигон под табом снижает. Tj max 150 °C [Abs. Max].
Dropout (3.3 В): 90 тип. / 140 макс. мВ при 300 мА [AP7361C DS].
SOT223 (суффикс E): 1 = IN, 2 = GND (таб), 3 = OUT [AP7361C DS,
Pin Descriptions] = символ Regulator_Linear:AP7361C-33E.
C203 4.7u вход (>= 1 мкФ), C207 10u выход (>= 2.2 мкФ керамика)
[AP7361C DS, Pin Descriptions]: X5R/X7R 0805, с учётом DC-bias
ёмкость остаётся выше минимума.

NRST F103: R215 100k + C209 100n [MB1136].
BOOT0 (44) и PB2/BOOT1 (20) — 100k на GND: старт из флэш;
для загрузчика ROM — BOOT0 к 3.3 В вручную (BOOT1 = 0 достаточно).
PC13 — 10k на GND [MB1136]: BMP читает PC13 как признак ревизии
(0 -> не V1) [BMP stlink_common.c]. PC14 — NC: у ST резистор на PC14
не устанавливается [MB1136]; R18 удалён.

| | | |
|---|---|---|
| Sheet: /st_link/ | | |
| File: st_link.kicad_sch | | |
| **Title: STLINK/V2-1** | | |
| Size: A3 | Date: 2026-06-29 | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 3/9 |





3V3OUT(17): только локальная цепь FT_3V3 + C303 100н. На общую +3.3V НЕ подключать [DS табл. 3.2].


J301, питание VBUS_FT (вариант A, плата self-powered от +5V):
- U301 USBLC6-2SC6 первым у разъёма: 1,6 = I/O1 (D+), 3,4 = I/O2 (D-), 5 = VBUS, 2 = GND [ULC стр.1; AN146 §2.2.1]. Выводы 1 и 6 (3 и 4) на плате соединить: обе пары в одной цепи.
- C302 10н и FB301 у разъёма [AN146 §2.4.4 Fig 2.5; DS Fig 6.1].
- D301 Шоттки VBUS_FT -> +5V: нет обратной подачи с +5V (J201) в VBUS хоста [AN146 §2.4.1]. Такой же диод стоит у J201 (лист st_link).
- D+/D- (цепи FT_D+/FT_D-; суффиксы +/- - дифпара для KiCad) напрямую на FT232: внутр. последовательные R и 1.5к на USBDP [DS табл. 3.1]; ферриты на D+/D- запрещены [AN146 §2.4.4].

Экран J301 не соединять с GND напрямую: R301 0 Ом (DC) и/или C301 (ВЧ), подбор при EMC-испытаниях [AN146 §2.2.2]. C301 4.7n 50 В X7R (DNP) - оценка: AN146 §2.2.2 номинал не задаёт.

RESET#: R302 1к / R303 2.2к от VBUS_FT до D301 [DS §6.2 Fig 6.2; AN146 Fig 2.6]. Нет кабеля в J301 -> RESET#=0: FT232 в сбросе, UART-выводы в Z, 1.5к на USBDP не подтянут. VBUS 4.40..5.25 В -> RESET# = VBUS*2.2/3.2 = 3.03..3.61 В: > Vin max 1.9 В [DS табл. 5.11], < VCC+0.5 [DS табл. 5.1]. Делитель уменьшен с 4.7к/10к: обратная утечка D301 B120 при питании платы от J201 течёт в VBUS_FT и через R303 поднимает RESET#. Порог 1.3 В теперь при I = 0.59 мА, что выше гарантированного IR max 0.5 мА (VR=20 В, 25°C [B1]); при 85°C запас ~6.5x к типовой утечке (Fig.3 [B1], экстраполяция на 5 В). Ток с VBUS 1.6 мА.



VCC(20) от +5V, C305 100н + C306 4.7мк у вывода [DS Fig 6.1, 6.2]. Внутр. генератор: VCC 4.0..5.25 В [DS §6.2 прим. 2]. При питании только от J301 VCC = VBUS - Vf(D301); B120 Vf <= 0.5 В при 1 А [B1].




R304/R305 1к последовательно в TXD/RXD - как RP1B/RP1C в [NANO]: ограничивают ток при несогласованном питании/конфликте выходов. TX = TXD FT232 -> USART_RX MK; RX = USART_TX MK -> RXD FT232. Входы FT232 подтянуты внутр. 200к к VCCIO [DS §6.2 прим. 1].

VCCIO(4) от +3.3V платы, C304 100н [DS табл. 3.2; §6.2 прим. 3]. Почему не от 3V3OUT: без кабеля FT232 в сбросе, а MK работает и подаёт 3.3 В на RXD; при VCCIO от 3V3OUT (по DS §6.2 в сбросе 1.5к ни к чему не подтянут - вероятно, LDO выключен; не подтверждено) это питало бы VCCIO через защитные диоды. +3.3V получается из той же +5V, что VCC (требование DS табл. 3.2).

CBUS0 = TXLED#, CBUS1 = RXLED# - заводские значения EEPROM [DS табл. 3.4, §7.5 Fig 7.5]. Аноды через 330 Ом (R306/R307) к VCCIO (+3.3V). D302/D303 KT-0805G (C2297, InGaN), Vf 2.6..3.1 В: I = (3.3 - Vf - Vol)/330; без учёта Vol 0.6..2.1 мА; Vol <= 0.5 В при 2 мА [DS табл. 5.4] - при Vf у верхней границы ток мал, яркость проверить на образце.

FT_PROG [AN124 стр.11]: проверить CBUS0=TXLED#, CBUS1=RXLED#. Питание: если плата может работать только от J301 - Bus Powered, Max Bus Power = реальное потребление платы (<= 500 мА): если всегда есть собственное питание - Self Powered, 0 мА [DS §6.2].

Не используются (NC): CBUS2..4, DTR/RTS/CTS/DSR/DCD/RI, OSCI/OSCO (внутр. генератор), ID J301. TEST(26) и AGND(25) - на GND: TEST обязателен на GND [DS табл. 3.2, 3.3].

Sheet: /ft232rl/
File: ft232rl.kicad_sch

**Title: FT232RL**

| Size: A4 | Date: 2026-07-04 | Rev: |
|---|---|---|
| KiCad E.D.A. 10.0.7 | | Id: 4/9 |


Y401 25 МГц: YXC X49SD25MSD2SC, CL 20 пФ, ESR <= 40 Ом, ±20 ppm [DS YXC].
W5500 DS 5.5.3 стр.60: C0 <= 7 пФ, ±30 ppm. CL 18 пФ в LCSC нет -> CL 20 пФ.
C402/C401 = 2·(CL − Cstray) = 2·(20 − ~4) = 32 → 33 пФ (E24), C0G/NP0.
WIZnet (DS рис.3, W5500-Ref C13/C14) ставит 18p: CL_eff ≈ 9 + Cstray ≈ 13 пФ.
Ethernet ±50 ppm. Cstray (выводы + трассы) — оценка; частоту проверить.


R404-R409 22R: согласование линий SPI/управления — инженерная оценка,
у WIZnet их нет. R ≈ Z0 − Rвых драйвера; на плате — у источника
(MK: SCLK/MOSI/SCS/RST; W5500: MISO/INT), уточнить по осциллограмме.
R401-R403 10k pull-up SCSn/INTn/RSTn со стороны W5500 — как
W5500 Ethernet Shield v1.01 (R20, R21, R9): лог.1, пока MK в сбросе.


PMODE[2:0] = 111: all capable, auto-neg (DS стр.10).
Было 10k на GND = 000 (10BT half, без auto-neg).
10k на +3.3V — как Shield v1.01 (R17-R19);
внутр. pull-up 50-112k (DS стр.59).


RSVD 38-42: DS стр.10 «NC», внутр. pull-down;
10k на GND — как Shield v1.01 (R1-R5), WIZ850io.
RSVD 23: DS стр.9 «must be tied to GND» — на GND.
VBG 18: DS стр.8 «must be left floating» — NC.
NC 12/13/46/47, DNC 7 — скрытые выводы
типа no_connect в символе W5500.

LED D401-D404: KT-0805G (C2297, InGaN), Vf 2.6-3.1 В;
R424-R427 330R: I = (3.3 − Vf)/330 = 0.6-2.1 мА (без Vol).
ACTLED/LINKLED: D403/D404 ≤ 2.1 + J401 ≈ 4 < 8 мА (IOL).
Имена цепей MDI для дифпар KiCad (суффикс P/N): TXP/TXN,
RXP/RXN; со стороны W5500 RXIP/RXIN — цепи RXI_P/RXI_N.










R429/R430 330R — как
W5500-Ref R8/R9.
I ≈ (3.3 − Vf)/330 ≈ 4 мА
(Vf ≈ 2 В — оценка, в
даташ. HR911105A нет).
IOL W5500 8 мА @0.4 В
(DS стр.59); с D403/D404
суммарно < 6.1 мА.





MDI: W5500-Ref (R1/R2/R6/R7 49R9 1%, R3 10R 1%, C9/C10 6n8,
C8 22n, C15 10n), DG стр.3. 49R9 (E96): 2×49.9 = 100 Ом.
TXP→TD+ (J401.1), RXP→RD+ (J401.3): как в W5500-Ref (линии
у R21/R22 перекрещены) и HR911105A (P1 TD+, P3 RD+). DG
стр.3 — обобщённый рисунок. Auto-MDIX нет (DS 5.5.6).






FB401 + 3V3A: AVDD (выв. 4/8/11/15/17/21) и R419-R421 через бусину —
W5500-Ref L1, прим. (1)g: 100-2000 Ом @100 МГц. GZ2012D601TF: 600 Ом, 0.5 А.
C403-C413, C409 — на 3V3A; C405, C414 — на +3.3V (VDD). AGND = GND (DG стр.3).
R428 12k4 1% (E96): задан DS стр.8 (EXRES1 12.4 кОм 1%), в E24 нет.





| | | |
|---|---|---|
| Sheet: /w5500/ | | |
| File: w5500.kicad_sch | | |
| **Title:** | | |
| Size: A4 | Date: | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 5/9 |


















Arduino Uno R3 (без ICSP). Нумерация выводов разъёмов — как в шаблоне KiCad Arduino_Uno
(IOH 1..10 = SCL, SDA, AREF, GND, D13..D8; IOL 1..8 = D7..D0; POWER 1..8 = NC, IOREF, RESET, 3V3, 5V,
GND, GND, VIN; ANALOG 1..6 = A0..A5). Все сигналы Uno — напрямую на выводы МК класса FT (5 В-толерантны
при наличии VDD, DS13560 табл. 12). IOREF = +3.3V: шилд видит логику 3.3 В.
SCL/SDA = I2C1 (PB8/PB9, общая шина с TMP100, подтяжки 4.7k на листе tmp10x).
A4/A5 — каналы АЦП (PA6/PA7); для старых шилдов с I2C на A4/A5 они же I2C2_SDA/SCL
(AF8, только STM32G0B1: DS13560 табл. 14; у G071 на PA6/PA7 I2C нет, DS12232 табл. 13).

VIN: D801 B120 от +5V, катод к VIN шилда. Шилд с собственным питанием на VIN (CNC Shield, GSM)
не может подать напряжение в +5V платы и в USB-хост (обратный ток блокируется диодом).
На VIN платы = +5V − Vf (~0.3–0.5 В). Внешнее питание платы через VIN не предусмотрено.


RESET шилда: D802 BAT54WS, анод — NRST, катод — вывод RESET разъёма.
Кнопка шилда тянет RESET к GND -> NRST = Vf ~0.25–0.3 В при токе внутр. подтяжки (~40–80 мкА)
< VIL(NRST) (DS13560 табл. 60). 5 В с шилда на RESET запирают диод и в NRST не попадают.
Ограничение: шилд не видит сброс платы (вывод RESET разъёма не повторяет уровень NRST).

AREF (J801.3) не подключён: внешняя опора АЦП с шилда не поддерживается (такие шилды не планируются).
Опора АЦП STM32 — VREF+ от +3V3_MCU через FB101 (лист cpu).

JP801 = JP_SWD (как CN2 на NUCLEO / CN3 на Discovery):
нечётный ряд — ST-LINK (STL_SWCLK, STL_SWDIO, STL_RESET), чётный — МК (PA14, PA13, NRST).
Три джампера 1–2, 3–4, 5–6 = программатор подключён к своему МК.
Джамперы сняты -> нечётный ряд = SWD-выход на внешнюю плату; GND брать с гребёнки ЛА
(J805/J806) или J202, питание цели отдельно, уровни 3.3 В. Выбран 2x3 без пары GND-GND:
джамперы после отладки снимаются целиком, GND на перемычке не нужен.

Гребёнки логического анализатора, 1x27 каждая (одинаковые, по левому и правому краю платы,
подпись каждого вывода — на шелкографии):
J806 J_LA_R (цифровой ряд Uno): SCL, SDA, 3V3, GND, D13..D8, D7..D0 (порядок IOH+IOL),
  GND, SPI2 SCK/MISO/MOSI, SD_CS, W_INT, U1_TX, U1_RX, 5V.
На обеих гребёнках есть GND, 3V3 и 5V; AREF на гребёнку не выведен (только на J801).
J805 J_LA_L (POWER/ANALOG): GND, 3V3, NRST, 5V, GND, VIN, A0..A5, GND, BTN, PF0, PF1, POT,
  LED0, FL_CS, CARD_DET, SWDIO(MK), SWCLK(MK), W_CS, LED1, W_RST, GND, GND.
  Порядок J805.14–25 задан трассировкой: в нём линии выходят из-под МК к гребёнке без пересечений.
Шина SPI2 общая для W5500, W25Q32 и microSD: SCK/MISO/MOSI выведены один раз (на J_LA_R).
CS флэш, CS W5500 и детект SD — на J_LA_L, CS SD — на J_LA_R
(W_CS и SD_CS переставлены на МК под трассировку: SD_CS = PB0, W_CS = PA12). Свободных GPIO у МК в LQFP-48 только два (PF0, PF1
оставшиеся места — GND и SWD со стороны МК.
U1_TX = PA9 (МК -> RXD FT232), U1_RX = PA10 (TXD FT232 -> МК).


| | | |
|---|---|---|
| Sheet: /headers/ | | |
| File: headers.kicad_sch | | |
| **Title: Uno R3, гребёнки ЛА, JP_SWD** | | |
| Size: A3 | Date: 2026-10-18 | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 6/9 |




| | | |
|---|---|---|
| Sheet: /w32/ | | |
| File: w32.kicad_sch | | |
| **Title: W25** | | |
| Size: A4 | Date: 2026-07-27 | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 7/9 |


Подтяжки I2C R601/R602 4.7k на +3.3V — одна пара на шину.
TMP100 DS SBOS231I §8.2.1: рекомендовано 5 кОм, ток SCL/SDA ≤ 3 мА → Rp ≥ (3.3−0.4)/3 мА ≈ 1 кОм.
TI SLVA689 ф. (6): Rp(max) = tr/(0.8473·Cb) = 300 нс/(0.8473·40 пФ) ≈ 8.9 кОм (400 кГц).
Cb ≈ 40 пФ — оценка, не измерена. 4.7k — ближайший к 5k номинал E24.


C601/C602: 100 нФ X7R 0805 вплотную к V+/GND U601/U602 (было 10 мкФ).
В DS TMP100 противоречие: §8.1 и §8.2.1 — 0.1 мкФ, §9 и §10.1 — 0.01 мкФ.
Взято 0.1 мкФ (не меньше обоих значений, типовая практика).





Адреса (TMP100 DS SBOS231I Табл. 2):
U601: ADD1 = V+, ADD0 = V+ → 1001110b = 0x4E
U602: ADD1 = GND, ADD0 = V+ → 1001010b = 0x4A
ADD0/ADD1 — напрямую на GND/V+ или float (DS §8.2.1), резисторы R60-R63 1k удалены.
Состояние ADDx защёлкивается при первом обмене по шине (DS §7.3.2.2).

| | | |
|---|---|---|
| Sheet: /tmp10x/ | | |
| File: tmp10x.kicad_sch | | |
| **Title:** | | |
| Size: A4 | Date: | **Rev:** |
| KiCad E.D.A. 10.0.7 | | Id: 8/9 |




Sheet: /leds/
File: leds.kicad_sch

**Title:**

| Size: A4 | Date: | **Rev:** |
|---|---|---|
| KiCad E.D.A. 10.0.7 | | Id: 9/9 |