# République Algérienne Démocratique et Populaire Ministère de l'Enseignement Supérieur et de la Recherche Scientifique

USTHB Archi
Faculté d'Electronique et d'Informatique

Département Informatique

Registre ← Mémoire

## Formats des Instructions Machine

#### INSTRUCTIONS DE TRANSFERT DE DONNÉES • Mov : Transferer valeur Dépl (octet haut, s'il y'a Dépl $Reg/M\acute{e}m \leftrightarrow Reg/M\acute{e}m$ ( $M\acute{e}m \leftrightarrow M\acute{e}m$ non autorisé) 0 0 0 d r/m Dépl (octet bas s'il y'a Dépl relatif) Reg/Mém ↔ Reg/Mém ( s'il n'y a pas Dépl Relatif) 1 0 0 0 1 0 d r/m reg Registre/ Mémoire $\leftarrow$ valeur immédiate 0 0 0 1 1 0 Donnée (octet bas) Donnée (octet haut, si w=1) W 0 1 1 donnée (octet haut, si w=1) $Registre \leftarrow Imm\'ediate$ Donnée (octet bas) Accumulateur ← Mémoire 0 0 0 0 0 Adr. effective (octet haut, si w=1) 1 Adresse effective (octet bas) W 0 1 0 0 0 1 Mémoire ← Accumulateur w Adresse effective (octet bas) Adresse effective (Octet haut) 0 0 0 RSeg Registre segment ← Registre / Mémoire 1 1 1 0 mod 0 r/m Déplacement Bas Déplacement Haut $\textit{Registre / M\'emoire} \leftarrow \textit{Registre segment}$ 0 0 0 1 1 0 0 0 RSeg r/m Déplacement Bas Déplacement Haut • PUSH: Empiler valeur Déplacement Bas Déplacement Haut Registre /Mémoire 1 1 0 mod r/m Registre 0 1 0 1 0 0 0 0 RSeg Registre segment 1 1 0 • POP: Dépiler valeur Registre /Mémoire 0 0 0 mod r/m Registre 0 1 0 1 1 reg 0 0 RSeg 1 1 Registre segment 0 • XCHG: Echanger valeur Registre / Mémoire ↔ Registre 0 0 1 W mod r/m Registre ↔ Accumulateur 0 0 1 0 reg IN: Lecture d'un port d'E/S Accumulateur ← Immédiat (8 bits) n° du port Accumulateur ← DX 0 0 w • Out: Ecriture dans un port d'E/S Immédiat (8 bits) ← Accumulateur n° du port $DX \leftarrow Accumulateur$ • XLAT: Translater 1 0 1 0 1 • LEA: Transférer adresse effective dans registre Registre ← Mémoire 1 0 0 0 1 1 r/m • LDS: Transférer adresse segment et adresse effective dans DS et registre

r/m

1 0 0 0 1 0

| • LES: Transférer adresse segmen                                      | nt et adresse effective dans E                        | S et registre   |  |  |  |  |  |  |  |  |  |  |  |  |
|---|---|---|--|--|--|--|--|--|--|--|--|--|--|--|
| Registre ← Mémoire  | 1 1 0 0 0 1 0 0                                       | mod reg r/m   |  |  |  |  |  |  |  |  |  |  |  |  |
| • LAHF: Transférer le contenu du l                                    | PSW dans AH   | · · · · · · · · · · · · · · · · · · ·   | -  |  |  |  |  |  |  |  |  |  |  |  |
|   | 1 0 0 1 1 1 1 1                                       |   |  |  |  |  |  |  |  |  |  |  |  |  |
| • SAHF: Transférer le contenu de A                                    | AH dans PSW   |   |  |  |  |  |  |  |  |  |  |  |  |  |
|   | 1 0 0 1 1 1 0   |   |  |  |  |  |  |  |  |  |  |  |  |  |
| • <b>PUSHF</b> : Empiler PSW  |   |   |  |  |  |  |  |  |  |  |  |  |  |  |
| •   | 1 0 0 1 1 1 0 0                                       |   |  |  |  |  |  |  |  |  |  |  |  |  |
| • POPF: Depiler PSW   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |
|   | 1 0 0 1 1 1 0 1                                       |   |  |  |  |  |  |  |  |  |  |  |  |  |
|   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |
|   | INSTRI  | JCTIONS ARITHMÉTIQUES   |  |  |  |  |  |  |  |  |  |  |  |  |
| .   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |
|   | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ | b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> | $\begin{array}{ c c c c c c c c c c c c c c c c c c c$ | $\begin{array}{ c c c c c c c c c c c c c c c c c c c$ |  |  |  |  |  |  |  |  |  |  |
|   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |
| • ADD : Addition  |   |   |  |  |  |  |  |  |  |  |  |  |  |  |
| Reg/Mém ↔ Reg ( S'il y'a Dépl Relatif)                                | 0 0 0 0 0 0 d w                                       | mod reg r/m   | Dépl (octet bas)                                       | Dépl (octet haut, si w=1)                              |  |  |  |  |  |  |  |  |  |  |
| Reg / Mém ↔ Reg (s'il pas Dépl. Relatif)                              | 0 0 0 0 0 d w   | mod reg r/m   |  | T  |  |  |  |  |  |  |  |  |  |  |
| Registre/ Mémoire ← Valeur immédiate                                  | 1 0 0 0 0 0 s w                                       | mod 0 0 0 r/m   | Donnée (octet bas)                                     | donnée (octet haut, si w=1)                            |  |  |  |  |  |  |  |  |  |  |
| Accumulateur ← Valeur immédiate                                       | 0 0 0 0 0 1 0 w                                       | donnée  | donnée (si w=1)  |  |  |  |  |  |  |  |  |  |  |  |
| • <u>ADC</u> : Addition avec retenue                                  |   |   | 1  |  |  |  |  |  |  |  |  |  |  |  |
| Registre / Mémoire ← Registre  Registre / Mémoire ← Valeur immédiate  | 0 0 0 1 0 0 d w 1 0 0 0 0 s w                         | mod         reg         r/m           mod         0         1         0         r/m                                     | donnée   | donnée (si w=1)  |  |  |  |  |  |  |  |  |  |  |
| Accumulateur ← Valeur immédiate                                       | 0 0 0 1 0 1 0 w                                       | donnée  | donnée (si w=1)  | doffilee (St W=1)                                      |  |  |  |  |  |  |  |  |  |  |
| NO charámantation   |   |   | ,  | J  |  |  |  |  |  |  |  |  |  |  |
| Incrémentation  Registre/ Mémoire                                     | 1 1 1 1 1 1 W   | mod 0 0 0 r/m   | ]  |  |  |  |  |  |  |  |  |  |  |  |
| Registre  | 0 1 0 0 0 reg   |   | J  |  |  |  |  |  |  |  |  |  |  |  |
| • AAA: Ajustement AscII pour l'add                                    | dition  | 1   |  |  |  |  |  |  |  |  |  |  |  |  |
| THAT I Justinion From Four Tude                                       | 0 0 1 1 0 1 1 1                                       |   |  |  |  |  |  |  |  |  |  |  |  |  |
| • DAA : Ajustement décimal pour l'a                                   | addition  | 1   |  |  |  |  |  |  |  |  |  |  |  |  |
| <u>PAAT</u> Tyddionione ddoiniai pour fe                              | 0 0 1 0 0 1 1 1                                       |   |  |  |  |  |  |  |  |  |  |  |  |  |
| • <u>SuB</u> : Soustraction   |   | 1   |  |  |  |  |  |  |  |  |  |  |  |  |
| Registre / Mémoire ↔ Registre   | 0 0 1 0 1 0 d w                                       | mod reg r/m   |  |  |  |  |  |  |  |  |  |  |  |  |
| Registre/ Mémoire $\leftarrow$ Valeur immédiate                       | 1 0 0 0 0 0 s w                                       | mod 1 0 1 r/m   | donnée   | donnée (si w=1)  |  |  |  |  |  |  |  |  |  |  |
| Accumulateur ← Valeur immédiate                                       | 0 0 1 0 1 1 0 w                                       | donnée  | donnée (si w=1)  |  |  |  |  |  |  |  |  |  |  |  |
| • <u>SBB:</u> Soustraction avec retenue                               |   |   | 7  |  |  |  |  |  |  |  |  |  |  |  |
| Registre / Mémoire ↔ Registre   | 0 0 0 1 1 0 d w                                       | mod reg r/m   |  | T  |  |  |  |  |  |  |  |  |  |  |
| Registre/ Mémoire ← Valeur immédiate  Accumulateur ← Valeur immédiate | 1 0 0 0 0 0 0 s w 0 0 1 1 1 0 w                       | mod 0 1 1 r/m   | donnée   | donnée (si w=1)  |  |  |  |  |  |  |  |  |  |  |
|   | 0 0 0 1 1 1 1 0 w                                     | donnée  | donnée (si w=1)  |  |  |  |  |  |  |  |  |  |  |  |
| DEC: Décrémentation  Registre/ Mémoire                                | 1 1 1 1 1 1 W   | mod 0 0 1 r/m   | 1  |  |  |  |  |  |  |  |  |  |  |  |
| Registre  | 0 1 0 0 1 reg   | 11100 10 11 1/111   |  |  |  |  |  |  |  |  |  |  |  |  |
|   |   | I   |  |  |  |  |  |  |  |  |  |  |  |  |
| • AAS: Ajustement AscII pour la sc                                    | 0 0 1 1 1 1 1 1 1 1                                   |   |  |  |  |  |  |  |  |  |  |  |  |  |
| • DAS: Ajustement décimal pour la                                     |   | 1   |  |  |  |  |  |  |  |  |  |  |  |  |
| - <u>was.</u> Ajustement decimal pour la                              | 0 0 1 0 1 1 1   |   |  |  |  |  |  |  |  |  |  |  |  |  |

| • NEG: Changement de signe                                   |  | 7   |   |
|--|--|---|---|
| Registre/ Mémoire  | 1 1 1 1 0 1 1 w mod 0 1 1 r/m                          |   |   |
| • <u>MuL:</u> Multiplication (non signé<br>Registre/ Mémoire | e)  1 1 1 1 0 1 1 w mod 1 0 0 r/m                      | ]   |   |
| • <u>IMUL :</u> Multiplication (signée)<br>Registre/ Mémoire | 1 1 1 1 0 1 1 w mod 1 0 1 r/m                          | ]   |   |
| • AAM: Ajustement ascll pour la                              | <del> </del>   | 1   |   |
|  | 1 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0                        | ]   |   |
| • <u>DIV:</u> Division (non signée) Registre/ Mémoire        | 1 1 1 1 0 1 1 w mod 1 1 0 r/m                          | ]   |   |
| • <u>IDIV :</u> Division (signée)<br>Registre/ Mémoire       | 1 1 1 1 0 1 1 w mod 1 1 1 r/m                          | ]   |   |
| • AAD: Ajustement ascll pour la                              | Division   |   |   |
|  | 1 1 0 1 0 1 0 1 0 0 0 0 1 0 1 0                        |   |   |
| • <u>CBW</u> : Conversion de Byte en                         | Word   |   |   |
| ,  | 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0                | b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> | b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> |
| • <u>CWD</u> : Conversion de Word en                         | Duord  |   |   |
| • <u>CWD:</u> Conversion de Word en                          | 1 0 0 1 1 0 0 1  |   |   |
| 0  |  |   |   |
| • <u>CMP</u> : Comparaison                                   | 0 0 1 1 1 0 d w mod Pos dm                             | 7   |   |
| Registre / Mémoire ↔ Registre                                | 0 0 1 1 1 1 0 d w mod Reg r/m                          |   |   |
| Registre/ Mémoire ← Valeur immédiate                         | 1 0 0 0 0 0 s w mod 1 1 1 r/m                          | donnée  | donnée (si w=1)   |
| Accumulateur ← Valeur immédiate                              | 0 0 1 1 1 1 0 w donnée                                 | donnée (si w=1)   |   |
|  | $\begin{array}{ c c c c c c c c c c c c c c c c c c c$ | $\begin{array}{ c c c c c c c c c c c c c c c c c c c$  | $b_7  b_6  b_5  b_4  b_3  b_2  b_1  b_0 $   |
| • AND: ET logique  |  |   |   |
| Registre / Mémoire ↔ Registre                                | 0 0 1 0 0 0 d w mod reg r/m                            | 7   |   |
| Registre/ Mémoire ← Valeur immédiate                         | 1 0 0 0 0 0 0 w mod 1 0 0 r/m                          | donnée  | donnée (si w=1)   |
| Accumulateur ← Valeur immédiate                              | 0 0 1 0 0 1 0 w donnée                                 | donnée (si w=1)   | doffice (St w=1)  |
|  | U U U U U U U U U U U U U U U U U U U                  | doffice (Si W-1)  |   |
| • <u>OR :</u> Ou logique                                     |  | ٦   |   |
| Registre / Mémoire ← Registre                                | 0 0 0 1 0 d w mod reg r/m                              |   |   |
| Registre/ Mémoire ← Valeur immédiate                         | 1 0 0 0 0 0 0 w mod 0 0 1 r/m                          | donnée  | donnée (si w=1)   |
| Accumulateur ← Valeur immédiate                              | 0 0 0 1 1 1 0 w donnée                                 | donnée (si w=1)   |   |
| • XOR: Ou exclusif logique                                   |  | _   |   |
| Registre / Mémoire ← Registre                                | 0 0 1 1 0 0 d w mod reg r/m                            |   |   |
| Registre/ Mémoire ← Valeur immédiate                         | 1 0 0 0 0 0 0 w mod 1 1 0 r/m                          | donnée  | donnée (si w=1)   |
| Accumulateur ← Valeur immédiate                              | 0 0 1 1 0 1 0 w donnée                                 | donnée (si w=1)   |   |
| • <u>Not :</u> Non logique                                   |  | 7   |   |
| Registre/ Mémoire  | 1 1 1 1 0 1 1 w mod 0 1 0 r/m                          |   |   |
| • <u>TEST :</u> ET logique avec résulta                      | t dans PSW   | 7   |   |
| Registre ← Registre/ Mémoire                                 | 1 0 0 0 1 0 0 w mod reg r/m                            |   |   |
| Registre/ Mémoire ← Valeur immédiate                         | 1 1 1 1 0 1 1 w mod 0 0 0 r/m                          | donnée  | donnée (si w=1)   |
| Accumulateur ← Valeur immédiate                              | 1 0 1 0 1 0 0 w donnée                                 | donnée (si w=1)   |   |
| • SHL/SAL: Décalage arithméti                                | que logique à gauche                                   |   |   |
| Registre/ Mémoire ← CL / 1                                   | 1 1 0 1 0 0 v w mod 1 0 0 r/m                          |   |   |
| Archi  | Resp. Dr. M. FEREDJ                                    | <del>-</del>  |   |

| • SHR: Décalage logique à droite   |   |   |   |   |
|--|---|---|---|---|
| Registre/ Mémoire ← CL / 1   | 1 1 0 1 0 0 v w                                 | mod 1 0 1 r/m   |   |   |
| • SAR: Décalage arithmétique à gau   | che   |   |   |   |
| Registre/ Mémoire ← CL / 1   | 1 1 0 1 0 0 v w                                 | mod 1 1 1 r/m   |   |   |
| • RoL: Rotation à gauche   |   |   |   |   |
| Registre/ Mémoire ← CL / 1   | 1 1 0 1 0 0 v w                                 | mod 0 0 0 r/m   |   |   |
| • ROR: Rotation à droite   |   |   | •   |   |
| Registre/ Mémoire ← CL / 1   | 1 1 0 1 0 0 v w                                 | mod 0 0 1 r/m   |   |   |
| • RCL: Rotation à travers la retenue                                       | à gauche  |   |   |   |
| Registre/ Mémoire ← CL / 1   | 1 1 0 1 0 0 v w                                 | mod 0 1 0 r/m   |   |   |
| • RCR: Rotation à travers la retenue                                       | à droite  |   |   |   |
| Registre/ Mémoire ← CL / 1   | 1 1 0 1 0 0 v w                                 | mod 0 1 1 r/m   |   |   |
|  |   |   | •   |   |
|  | INSTRUCTIONS DE MAN                             | IPULATION DES CHAÎNES   | DE CADACTÈDES   |   |
|  | INSTRUCTIONS DE MIAN                            | IFOLATION DES CHAINES   | DE CARACTERES   |   |
|  | $b_7$ $b_6$ $b_5$ $b_4$ $b_3$ $b_2$ $b_1$ $b_0$ | b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> | b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> | b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> |
|  |   |   |   |   |
| • REP : Répetition   |   |   |   |   |
| ······································                                     | 1 1 1 1 0 0 1 1                                 |   |   |   |
| • Movs : Transfert de chaîne de cara                                       | ectòres   |   |   |   |
| Byte/Word  | 1 0 1 0 0 1 0 w                                 |   |   |   |
| • CMPS: Comparaison de chaînes de  | e caractères                                    |   |   |   |
| Byte/Word  | 1 0 1 0 0 1 1 w                                 |   |   |   |
| - COAC - Dochorcho dono choîno do  |   |   |   |   |
| • <u>SCAS:</u> Recherche dans chaîne de<br>Byte/Word                       | 1 0 1 0 1 1 1 w                                 |   |   |   |
| Lang. Charren and dama una abaî  |   |   |   |   |
| <ul> <li><u>Lobs</u>: Chargement dans une chaît<br/>Byte/Word</li> </ul>   | 1 0 1 0 1 1 0 w                                 |   |   |   |
|  |   |   |   |   |
| <ul> <li><u>STOS:</u> Lecture d'une chaîne de car<br/>Byte/Word</li> </ul> | racteres 1 0 1 0 1 w                            |   |   |   |
| ,  |   |   |   |   |
|  | INSTRUCTIONS DE BRA                             | ANCHEMENT (TRANSFERT  | DE CONTRÔLE)  |   |
|  |   | ,   | ,   |   |
|  | $b_7  b_6  b_5  b_4  b_3  b_2  b_1  b_0$        | $b_7 \ b_6 \ b_5 \ b_4 \ b_3 \ b_2 \ b_1 \ b_0$   | b <sub>7</sub> b <sub>6</sub> b <sub>5</sub> b <sub>4</sub> b <sub>3</sub> b <sub>2</sub> b <sub>1</sub> b <sub>0</sub> | $b_7  b_6  b_5  b_4  b_3  b_2  b_1  b_0 $   |
|  |   |   |   |   |
| • <u>CALL</u> : Appel de procédure   |   |   |   |   |
| Intra-Segment Direct   | 1 1 1 0 1 0 0                                   | Adresse effective (octet bas)   | Adresse effective (Octet haut)  |   |
| Intra-Segment indirect   | 1 1 1 1 1 1 1 1                                 | mod 0 1 0 r/m   |   |   |
| Inter-Segment Direct   |   | Adresse segment (octet bas)   | Adresse segment (Octet haut)  |   |
| Inter-Segment indirect   | 1 1 1 1 1 1 1 1 1                               | mod 0 1 1 r/m   |   |   |
| • <u>RET :</u> Retour de procédure   | -   |   |   |   |
| Intra-Segment  | 1 1 0 0 0 0 1 1                                 |   |   |   |
| Intra-Segment avec élimination des paramètres                              | 1 1 0 0 0 0 1 0                                 | donnée (octet bas)  | donnée (Octet haut)   |   |
| Inter-Segment  | 1 1 0 0 1 0 1 1                                 |   |   | •   |
| Intre-Segment avec élimination des paramètres                              | 1 1 0 0 1 0 1 0                                 | donnée (octet bas)  | donnée (Octet haut)   |   |
|  |   |   |   |   |

| • <u>JMP</u> : Branchement inconditionnel |   |   |   |   |   |   |   |                             |                              |                           |
|---|---|---|---|---|---|---|---|-----------------------------|------------------------------|---------------------------|
| Intra-Segment Direct                      | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1                           | Déplacement (octet bas)      | Déplacement ( Octet haut) |
| Intra-Segment Direct court                | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1                           | Déplacement                  |                           |
| Intra-Segment indirect                    | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1                           | mod 1 0 0 r/m                |                           |
| Inter-Segment Direct                      |   |   |   |   |   |   |   | Adresse segment (octet bas) | Adresse segment (Octet haut) |                           |
| Inter-Segment indirect                    | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1                           | mod 1 0 1 r/m                |                           |

#### • <u>Jx</u>: Branchement Conditionnel

| JZ / JE    | : Branchement si égal ou zéro              | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | Déplacement |
|------------|--|---|---|---|---|---|---|---|---|-------------|
| JNZ / JNE  | : Branchement si non égal ou non zéro      | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | Déplacement |
| JL / JNGE  | : Branchement si inférieur                 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | Déplacement |
| JLE / JNG  | : Branchement si inférieur ou égal         | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | Déplacement |
| JNL / JGE  | : Branchement si supérieur ou égal         | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | Déplacement |
| JNLE / JG  | : Branchement si supérieur                 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | Déplacement |
| JB / JNAE  | : Branchement si inférieur                 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | Déplacement |
| JBE / JNA  | : Branchement si inférieur ou égal         | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | Déplacement |
| JNB / JAE  | : Branchement si supérieur ou égal         | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | Déplacement |
| JNBE / JA  | : Branchement si supérieur                 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | Déplacement |
| JP / JPE   | : Branchement si parité paire              | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | Déplacement |
| JNP / JPO  | : Branchement si Parité impaire            | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | Déplacement |
| JS         | : Branchement si signée                    | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | Déplacement |
| JNS        | : Branchement si non signée                | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | Déplacement |
| JO         | : Branchement si overflow                  | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | Déplacement |
| JNO        | : Branchement si non overflow              | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | Déplacement |
| JCXZ       | : Branchement si CX est égal à zéro        | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | Déplacement |
| LOOP       | : Boucle                                   | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | Déplacement |
| LOOPZ/LOOP | E: Boucle tant que égal ou zéro            | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | Déplacement |
| LOOPNE/LOC | DPNZ: Boucle tant que non égal ou non zéro | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | Déplacement |

• **INT**: Appel d'interruption

| in in a minima param     |   |   |   |   |   |   |   |   |        |
|--------------------------|---|---|---|---|---|---|---|---|--------|
| Numéro de l'interruption | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | Numèro |
| INT 03                   | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |        |
| INTO                     | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |        |

• **IRET**: Retour d'interruption

# INSTRUCTIONS DE CONTRÔLE DU REGISTRE D'ETAT DU MICROPROCESSEUR

• CLC: Remise à 0 du bit CF

| b\_6 | b\_5 | b\_4 | b\_3 | b\_2 | b\_1 | b\_0 | b\_7 | b\_6 | b\_5 | b\_4 | b\_3 | b\_2 | b\_1 | b\_0 | b\_7 | b\_6 | b\_5 | b\_4 | b\_3 | b\_2 | b\_1 | b\_0 |

• STG: Miso à 1 du bit CF

• <u>STC</u>: Mise à 1 du bit CF

• <u>CMC</u>: Inversion du bit CF

• <u>CLD</u>: Remise à 0 du bit DF

• <u>STD</u>: Mise à 1 du bit DF


| • | CLI: | Remise | à 0 | du | bit | ΙF |
|---|------|--------|-----|----|-----|----|
|---|------|--------|-----|----|-----|----|

| 1 1 1 1 | 1 | 0 | 1 0 | 1 |
|---------|---|---|-----|---|
|---------|---|---|-----|---|

• STI: Mise à 1 du bit IF

| 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
|---|---|---|---|---|---|---|---|
|---|---|---|---|---|---|---|---|

• **HLT**: Arrêt attente interruption



• WAIT: Attente du signal test du Coprocesseur

| ı | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
|---|---|---|---|---|---|---|---|---|
|   |   |   |   |   |   |   |   |   |

• ESC : Code échappement qui indique que l'instruction suivante est destiné au coprocesseur

| 1 | 1 | 0 |  | 1 | 1 |  | Х |  | Х | Х | mod | Х | Х | Х | r/m |  |
|---|---|---|--|---|---|--|---|--|---|---|-----|---|---|---|-----|--|
|---|---|---|--|---|---|--|---|--|---|---|-----|---|---|---|-----|--|

• LOCK : Verrouillage du bus système

| 1 |  | 1 |  | 1 |  | 1 |  | 0 |  | 0 |  | 0 |  | 0 |  |
|---|--|---|--|---|--|---|--|---|--|---|--|---|--|---|--|
|---|--|---|--|---|--|---|--|---|--|---|--|---|--|---|--|

# MODES D'ADRESSAGE (REGISTRES SEGMENTS PAR DÉFAUT SONT DS ET SS) ET CODES DES REGISTRES

| MOD | 00            | 04                 | 10                  | 11    |       |  |
|-----|---------------|--------------------|---------------------|-------|-------|--|
| R/M | UU            | 01                 | 10                  | W = 0 | W = 1 |  |
| 000 | [BX+SI]<br>DS | Dépl8[BX+SI]<br>DS | Dépi16[BX+SI]<br>DS | AL    | AX    |  |
| 001 | [BX+DI]<br>DS | Dépl8[BX+DI]<br>DS | Dépl16[BX+DI]<br>DS | CL    | СХ    |  |
| 010 | [BP+SI]<br>SS | Dépl8[BP+SI]<br>SS | Dépl16[BP+SI]<br>SS | DL    | DX    |  |
| 011 | [BP+DI]<br>SS | Dépl8[BP+DI]<br>SS | Dépl16[BP+DI]<br>SS | BL    | вх    |  |
| 100 | [SI]<br>DS    | Dépl8[SI]<br>DS    | Dépl16[SI]<br>DS    | АН    | SP    |  |
| 101 | [DI]<br>DS    | Dépl8[DI]<br>DS    | Dépl16[DI]<br>DS    | CH    | BP    |  |
| 110 | Dépl16<br>DS  | Dépl8[BP]<br>SS    | Dépl16[BP]<br>SS    | DH    | SI    |  |
| 111 | [BX]<br>DS    | Dépl8[BX]<br>DS    | Dépl16[BX]<br>DS    | ВН    | DI    |  |

| Registres | Codes |  |  |  |
|-----------|-------|--|--|--|
| AL et AX  | 000   |  |  |  |
| CL et CX  | 001   |  |  |  |
| DL et DX  | 010   |  |  |  |
| BL et BX  | 011   |  |  |  |
| AH et SP  | 100   |  |  |  |
| CH et BP  | 101   |  |  |  |
| DH et SI  | 110   |  |  |  |
| BH et DI  | 111   |  |  |  |
| ES        | 00    |  |  |  |
| CS        | 01    |  |  |  |
| SS        | 10    |  |  |  |
| DS        | 11    |  |  |  |

Archi Resp. Dr. M. FEREDJ

### FORCEMENT DES REGISTRES SEGMENTS PAR DÉFAUTS PAR D'AUTRES REGISTRES SEGMENTS

| Registre Pointeur ou Indexe                        | Registre Segment Par Défaut | Qui peut être forcé par |
|--|-----------------------------|-------------------------|
| IP   | CS                          | aucun                   |
| SP   | SS                          | aucun                   |
| BP   | SS                          | DS, ES, ou CS           |
| SI ou DI (pas pour manipuler chaîne de caractères) | DS                          | ES, SS ou CS            |
| SI   | DS                          | ES, SS ou CS            |
| DI   | ES                          | aucun                   |

#### **Remarques:**

1. Dans le cas de forcement d'un segment par défaut par un autre, on doit ajouter le préfixe (1 octet) suivant à l'instruction machine :

2. Les valeurs du bit  $\underline{\mathbf{D}}$  sont :

$$D = \begin{cases} 1 & \text{Si argument destinataire est un registre} \\ 0 & \text{Si argument source est un registre} \end{cases}$$

3. Les valeurs du bit  $\underline{W}$  sont :

$$W = \begin{cases} 1 & \text{Si la donnée manipulée est sur 16 bits} \\ 0 & \text{Si la donnée est sur 8 bits} \end{cases}$$

4. Les valeurs du bit  $\underline{S}$  sont :

$$S = \begin{cases} 1 & \text{Si l'opération est signée} \\ 0 & \text{Sinon} \end{cases}$$

5. Les valeurs du bit  $\underline{V}$  sont :

$$V = \begin{cases} 1 & \text{Si le reg. CL est utilisé dans décalage/rotation} \\ 0 & \text{Sinon} \end{cases}$$